數(shù)字電路與邏輯設(shè)計總結(jié)(雙學(xué)位)_第1頁
數(shù)字電路與邏輯設(shè)計總結(jié)(雙學(xué)位)_第2頁
數(shù)字電路與邏輯設(shè)計總結(jié)(雙學(xué)位)_第3頁
數(shù)字電路與邏輯設(shè)計總結(jié)(雙學(xué)位)_第4頁
數(shù)字電路與邏輯設(shè)計總結(jié)(雙學(xué)位)_第5頁
已閱讀5頁,還剩22頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、第三章第三章 組合邏輯電路組合邏輯電路1、理解組合邏輯電路及特點、理解組合邏輯電路及特點 根據(jù)數(shù)字電路邏輯功能的不同,可將其分成兩大類:一類稱組合邏輯電路(簡稱為組合電路),另一類稱為時序邏輯電路(簡稱為時序電路)。 組合邏輯電路,是指任意時刻的輸出僅與該時刻的輸入有關(guān),而與該時刻之前的電路狀態(tài)無關(guān)的一種數(shù)字電路,這是組合邏輯電路在邏輯功能上的共同特點。 組合邏輯電路由基本邏輯門組合而成,可以有多個輸入端,也可以有多個輸出端,但信號只能從輸入端傳遞到輸出端,輸出端信號不能反饋到輸入端,故輸出與電路原狀態(tài)無關(guān)(無記憶性)。2、掌握組合邏輯電路的分析、掌握組合邏輯電路的分析 對組合邏輯電路進行分析

2、的目的是為了得出其所能完成的邏輯功能。組合邏輯電路的分析步驟如下:1)、從輸入端到輸出端逐級寫出邏輯函數(shù)表達(dá)式。2)、用公式法、卡諾圖將函數(shù)式化簡,得到最簡函數(shù)表達(dá)式。3)、由函數(shù)式列出真值表,從真值表中確定電路的邏輯功能。3、掌握組合邏輯電路的設(shè)計、掌握組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計,是根據(jù)實際的邏輯問題,求出能完成這一邏輯功能的最簡邏輯電路。所謂最簡,是指設(shè)計的電路所用到的器件數(shù)最少,器件的種類最少,且器件間的連線也最少。組合邏輯電路的設(shè)計可按下列步驟進行:1)、進行邏輯抽象)、進行邏輯抽象2)、寫出邏輯函數(shù)式)、寫出邏輯函數(shù)式3)、將邏輯函數(shù)式化簡或變換成適當(dāng)?shù)男问剑?、將邏輯函?shù)式

3、化簡或變換成適當(dāng)?shù)男问?)、根據(jù)化簡或變換后的邏輯函數(shù)式畫出邏輯圖)、根據(jù)化簡或變換后的邏輯函數(shù)式畫出邏輯圖 n線2n線譯碼器,如74138,74139等; 兩種編碼之間的轉(zhuǎn)換,如8421BCD碼轉(zhuǎn)換為格雷碼,8421BCD碼轉(zhuǎn)換為余3碼等。此類譯碼器為4線4線轉(zhuǎn)換; 顯示譯碼器,用于控制數(shù)碼顯示器(LED、LCD等)。如74LS47、74LS48等。重點掌握(重點掌握():):用譯碼器和門電路實現(xiàn)邏輯函數(shù)用譯碼器和門電路實現(xiàn)邏輯函數(shù)重點掌握(重點掌握():):用數(shù)據(jù)選擇器和門電路實現(xiàn)邏輯函數(shù)用數(shù)據(jù)選擇器和門電路實現(xiàn)邏輯函數(shù)重點掌握(重點掌握():): 何為半加器何為半加器 何為半減器何為半減

4、器 何為全加器何為全加器 何為全減器何為全減器8、了解何為競爭冒險、了解何為競爭冒險 ()所謂競爭冒險,是指電路在穩(wěn)態(tài)下的工作情況。事實,在一個較復(fù)雜的數(shù)字系統(tǒng)中,由于信號傳遞所經(jīng)過的途徑不相同,且門電路的傳輸中又存在延遲時間,因此,到達(dá)同一個門的輸入信號有先有后,從而產(chǎn)生與穩(wěn)態(tài)情況下相違背的輸出電平。使系統(tǒng)出現(xiàn)錯誤,所以必須預(yù)先采取措施加以解決,競爭冒險現(xiàn)象就屬于此類問題。重點掌握(重點掌握():): 掌握邊沿觸發(fā)(包括上升沿和下降沿)的掌握邊沿觸發(fā)(包括上升沿和下降沿)的D觸發(fā)器觸發(fā)器的各項特性(狀態(tài)轉(zhuǎn)換真值表、次態(tài)方程等)。的各項特性(狀態(tài)轉(zhuǎn)換真值表、次態(tài)方程等)。 掌握邊沿觸發(fā)(包括上

5、升沿和下降沿)的掌握邊沿觸發(fā)(包括上升沿和下降沿)的JK觸發(fā)觸發(fā)器的各項特性(狀態(tài)轉(zhuǎn)換真值表、次態(tài)方程等)。器的各項特性(狀態(tài)轉(zhuǎn)換真值表、次態(tài)方程等)。我們知道,在組合邏輯電路中,任何一個給定時刻的穩(wěn)定輸出僅僅取決于該時刻的輸入。而在數(shù)字邏輯電路中,還有一類電路被稱為有記憶電路,即某一給定時刻的輸出不僅取決于該時刻的輸入,而且還和以前的輸入、即現(xiàn)在電路所處的工作狀態(tài)有關(guān),這類電路稱為時序邏輯電路,簡稱時序電路。三、牢牢掌握時序電路的分析(三、牢牢掌握時序電路的分析() (1)確定時序電路工作方式。時序電路有同步電路和異步電路之分:同步電路中各觸發(fā)器的時鐘端均與總的時鐘相連,而異步電路則不然。(2)寫驅(qū)動方程。(3)確定狀態(tài)方程(也稱為次態(tài)方程)。(4)寫輸出方程。(5)列狀態(tài)表。狀態(tài)表即狀態(tài)轉(zhuǎn)換真值表,它是將電路

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論