計算機組成原理的試卷和答案(共4頁)

1、精選優(yōu)質文檔-傾情為你奉上一、單項選擇題1. Pentium屬于_B_位結構的微處理器。A 64 B 32 C 16 D 82. 馮諾依曼機的基本工作方式的特點是_C_。A 多指令流多數(shù)據(jù)流 B 堆棧操作C 按地址訪問并順序執(zhí)行指令 D 存貯器按內容選擇地址3. 根據(jù)國標規(guī)定，每個漢字在計算機內占用_B_個字節(jié)存儲。A 1 B 2 C 3 D 44. 計算機系統(tǒng)多級層次中，從下層到上層，各級相對順序正確的應當是_C_。A 匯編語言機器級操作系統(tǒng)機器級高級語言機器級B 傳統(tǒng)機器語言機器級高級機器語言機器級匯編語言機器級C 微程序機器級傳統(tǒng)機器語言機器匯編語言機器級D 匯編語言機器級應用語言機器級

2、高級語言機器級5. 采用2的補碼形式表示時，定點16位字長的字能表示的整數(shù)范圍是_A_。A 215 （2151） B （2151）（2151）C （2151）215 D 2152156. 浮點數(shù)據(jù)格式中的階碼常用_D_表示法。A 原碼 B 補碼 C 反碼 D 移碼7. 8421BCD碼0.所對應的十進制數(shù)為_A_。A 652.16 B 1618.13 C 652.13 D 1618.068. 某SRAM芯片的存儲容量為64K×16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為_D_。A 64，16 B 16，64 C 64，8 D 16，169. 主存儲器和CPU之間增加Cache的目的是_A_。

3、A 解決CPU和主存之間的速度匹配問題B 擴大主存貯器的容量C 擴大CPU中通用寄存器的數(shù)量D 既擴大主存的容量，又擴大CPU通用寄存器的數(shù)量10. 某單片機的系統(tǒng)程序，不允許用戶改變，則可以選用_B_作為存儲芯片。A SRAM B 閃速存儲器 C cache D 輔助存儲器11. 指令周期是指_C_。A CPU從主存取出一條指令的時間B CPU執(zhí)行一條指令的時間C CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時間D 時鐘周期時間12. 程序控制類指令的功能是_D_。A 進行算術運算和邏輯運算B 進行主存與CPU之間的數(shù)據(jù)傳送C 進行CPU和I/O設備之間的數(shù)據(jù)傳送D 改變程序執(zhí)行的順序1

4、3. 假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校驗的字符碼是_D_。A B C D 14. 下面有關“中斷”的敘述，_A_是不正確的。A 一旦有中斷請求出現(xiàn)，CPU立即停止當前指令的執(zhí)行，轉而去受理中斷請求B CPU響應中斷時暫停運行當前程序，自動轉移到中斷服務程序C 中斷方式一般適用于隨機出現(xiàn)的服務D 為了保證中斷服務程序執(zhí)行完畢以后，能正確返回到被中斷的斷點繼續(xù)執(zhí)行程序，必須進行現(xiàn)場保存操作15. 在下面描述的RISC指令系統(tǒng)中不正確的表述是_C_。A 選取使用頻率高的一些簡單指令，指令條數(shù)少B 指令長度固定C 指令格式種類多D 只有取數(shù)/存數(shù)指令訪問存儲器16. 運算器雖有許

5、多部件組成，但核心部分是_B_。A 數(shù)據(jù)總線 B 算術邏輯運算單元C 多路開關 D 累加寄存器17. 在數(shù)據(jù)傳送過程中，數(shù)據(jù)由串行變并行或由并行變串行，其轉換是通過_A_。A 移位寄存器 B 數(shù)據(jù)寄存器 C 鎖存器 D 指令寄存器18. “與非”門中的某一個輸入值為“0”，那么它的輸出值_B_。A 為“0” B 為“1”C 取決于正邏輯還是負邏輯 D 取決于其他輸入端的值19. 由與非門構成的基本RS觸發(fā)器兩個輸入端1R,0S=時，觸發(fā)器的狀態(tài)為_A_。A 0Q,1Q= B 1Q,1Q=C 1Q,0Q= D 0Q,0Q=20. CPI中文含義是_C_。A CPU執(zhí)行時間 B 指令條數(shù)C 每條指

6、令需要的時鐘周期數(shù) D 每秒百萬條指令二、對錯判斷題1. 存儲系統(tǒng)中，引入虛擬存儲器主要是為了提高主存訪問速度。 （錯） 2. 微程序設計技術是利用軟件方法設計操作控制的一門技術，它具有規(guī)整性、可維護性、靈活性等一系列優(yōu)點。 （對）3. DMA技術的出現(xiàn)使得外圍設備可通過DMA控制器直接訪問內存。 （對）4. CPU訪問存儲器的時間是由存儲器的容量決定的，存儲容量與越大，訪問存儲器所需的時間越長。 （錯）5. 大多數(shù)微型機的總線由地址總線，數(shù)據(jù)總線和控制總線組成，所以被稱為三總線結構計算機。 （錯）6. 堆棧是先進后出原則存取數(shù)據(jù)的存儲器。 （對）7. 同模擬相比，數(shù)字信號的特點是它的離散性。

7、一個數(shù)字信號只有兩種取值，分別表示為“0”和“1”。在邏輯代數(shù)中，有三種基本邏輯運算：與、或、非。 （對）8. “只有當一件事的幾個條件全部具備之后，這件事才發(fā)生”，這種關系稱為或邏輯。（錯）9. 組合電路的特點是電路任意時刻輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與該時刻前的電路狀態(tài)無關。 （對）10. 為了檢測數(shù)據(jù)傳輸中出現(xiàn)的錯誤，常用奇偶校驗方法?？梢允褂闷嫘ｒ?，也可以使用偶校驗。 （對）三、簡答題1. 計算機如何區(qū)分指令還是數(shù)據(jù)？答：時間上講，取指令事件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內存讀出的指令流流向控制器（指令寄存器）。從內存讀出的數(shù)據(jù)流流向運算器（通

8、用寄存器）。2. 何謂“異或”門，寫出其邏輯表達式、畫出其電路符號、列出其真值表。答： BABABAF=+=3. 什么是存儲保護？通常采用什么方法？答：當多個用戶共享主存時，為使系統(tǒng)能正常工作，應防止由于一個用戶程序出錯而破壞其它用戶的程序和系統(tǒng)軟件，還要防止一個用戶程序不合法的訪問不是分給它的主存區(qū)域。為此，系統(tǒng)提供存儲保護。通常采用的方法是：存儲區(qū)域保護和訪問方式保護。4. 什么是計算機體系結構中的并行性？有哪些提高并行性的基本技術方法？答：并行性：在同一時刻或是同一時間間隔內完成兩種或兩種以上性質相同或不相同的工作。提高并行性的三種技術途徑：時間重疊、資源重復、資源共享。5. 以可屏蔽中

9、斷為例，說明一次完整的中斷過程主要包括哪些環(huán)節(jié)？答：(1) 設備提出中斷請求(2) 當一條指令執(zhí)行結束時CPU響應中斷(3) CPU設置“中斷屏蔽”標志，禁止中斷(4) 保存程序斷點（PC）(5) 識別中斷源(6) 用軟件方法保存CPU現(xiàn)場(7) 為設備服務（中斷服務、中斷處理）(8) 恢復CPU現(xiàn)場(9) “中斷屏蔽”標志復位，開放中斷(10) 返回主程序6. 請說明指令周期、機器周期、時鐘周期之間的關系 答：指令周期是指取出并執(zhí)行一條指令的時間，指令周期常常用若干個CPU周期數(shù)來表示，CPU周期也稱為機器周期，而一個CPU周期又包含若干個時鐘周期（也稱為節(jié)拍脈沖或T周期）。7. 何謂CRT

10、的顯示分辨率、灰度級？ 答：分辨率是指顯示器所能表示的像素個數(shù)。像素越密，分辨率越高，圖像越清晰。分辨率取決于顯像管熒光粉的粒度、熒光屏的尺寸和CRT電子束的聚焦能力。同時刷新存儲器要有與顯示像素數(shù)相對應的存儲空間，用來存儲每個像素的信息?；叶燃壥侵负诎罪@示器中所顯示的像素點的亮暗差別，在彩色顯示器中則表現(xiàn)為顏色的不同?；叶燃壴蕉?，圖像層次越清楚逼真。四、應用題1. 已知時鐘頻率5MHz的8086微處理器能夠用4個時鐘周期傳送16位數(shù)據(jù)，請計算其處理器總線帶寬。答：16÷（4×0.2×10-6）bps20×106 bps2.5 MB/S2. 異步通信方式

11、傳送ASCII碼，數(shù)據(jù)位8位，奇校驗1位，停止位1位。計算當波特率（比特率）為4800時，每秒傳送的字符數(shù)是多少？每個數(shù)據(jù)位的時間長度是多少？ 答：每個字符格式包含10個位，因此字符傳送速率4800波特/10480字符/秒每個數(shù)據(jù)位時間長度T1/48000.208ms3. 化簡如下邏輯表達式：CBCBBCAABCA+答：AC4. 一個十六進制表達的代碼BE是采用單精度格式保存的浮點數(shù)，求其真值（可以用二進制表達）。 答：轉換為二進制數(shù)形式：BE1011 1110 0101 1000 0000 0000 0000 0000則：S1，表示負數(shù)E7CH124，e1241273M101 1000 0000 0000 0000 0000二進制表達的真值數(shù)據(jù)：（1. 1011）×230.（23242627）0.5. CPU執(zhí)行一段程序時，cache完成存取的次數(shù)為3800