微電子工藝-工藝集成與封裝測試(共104頁).ppt

1、1微電子工藝微電子工藝(5) -工藝集成與封裝測試工藝集成與封裝測試2第第12章章 工藝集成工藝集成第第13章章 工藝監(jiān)控工藝監(jiān)控第第14章章 封裝與測試封裝與測試312.1 金屬化與多層互連金屬化與多層互連12.2 CMOS集成電路工藝集成電路工藝12.3 雙極型集成電路工藝雙極型集成電路工藝412.1 金屬化與多層互連金屬化與多層互連n金屬及金屬性材料在芯片上的應(yīng)用被稱為金金屬及金屬性材料在芯片上的應(yīng)用被稱為金屬化，形成的整個金屬及金屬性材料結(jié)構(gòu)稱屬化，形成的整個金屬及金屬性材料結(jié)構(gòu)稱金屬化系統(tǒng)。金屬化系統(tǒng)。n金屬化材料可分為三類：金屬化材料可分為三類：互連材料；互連材料；接觸材料；接觸材

2、料；MOSFET柵電極材料。柵電極材料。512.1 金屬化與多層互連金屬化與多層互連 互連材料指將同一芯片內(nèi)的各個獨立的元互連材料指將同一芯片內(nèi)的各個獨立的元器件連接成為具有一定功能的電路模塊；接觸器件連接成為具有一定功能的電路模塊；接觸材料是指直接與半導(dǎo)體材料接觸的材料，以及材料是指直接與半導(dǎo)體材料接觸的材料，以及提供與外部相連的連接點；提供與外部相連的連接點；MOSFET柵電極柵電極材料是作為材料是作為MOSFET器件的一個組成局部，器件的一個組成局部，對器件的性能起著重要作用。對器件的性能起著重要作用。612.1.1 歐姆接觸歐姆接觸n歐姆接觸指金屬與半導(dǎo)體的接觸電阻值遠(yuǎn)小于半導(dǎo)體本歐姆

3、接觸指金屬與半導(dǎo)體的接觸電阻值遠(yuǎn)小于半導(dǎo)體本身電阻。身電阻。n金金/半接觸的電流密度：半接觸的電流密度：n肖特基勢壘高度：肖特基勢壘高度：n接觸電阻：接觸電阻：n低摻雜接觸電阻：低摻雜接觸電阻：n高摻雜接觸電阻：高摻雜接觸電阻：mb 1nkTqVkTq2eeTAJb0VcdJdVRkTqcTqAkRbeDcNRNb21s319Dmexp;cm10712.1.2 布線技術(shù)布線技術(shù) 集成電路對互連布線有以下要求：集成電路對互連布線有以下要求： 布線材料有低的電阻率和良好的穩(wěn)定布線材料有低的電阻率和良好的穩(wěn)定性；性； 布線應(yīng)具有強(qiáng)的抗電遷移能力；布線應(yīng)具有強(qiáng)的抗電遷移能力； 布線材料可被精細(xì)刻蝕，并

4、具有抗環(huán)布線材料可被精細(xì)刻蝕，并具有抗環(huán)境侵蝕的能力；境侵蝕的能力； 布線材料易于淀積成膜，粘附性要好，布線材料易于淀積成膜，粘附性要好，臺階覆蓋要好，并有良好的可焊性。臺階覆蓋要好，并有良好的可焊性。81、電遷移現(xiàn)象、電遷移現(xiàn)象n在大電流密度作用下金屬化引線的質(zhì)量輸運(yùn)現(xiàn)象。質(zhì)量輸在大電流密度作用下金屬化引線的質(zhì)量輸運(yùn)現(xiàn)象。質(zhì)量輸運(yùn)沿電子流方向，結(jié)果在一方形成空洞，另一方形成小丘。運(yùn)沿電子流方向，結(jié)果在一方形成空洞，另一方形成小丘。n中值失效時間中值失效時間MTF 指指50%互連線失效的時間互連線失效的時間 ：kTEJACMTFac/exp292、穩(wěn)定性、穩(wěn)定性 金屬與半導(dǎo)體之間的任何反響，都

5、會對金屬與半導(dǎo)體之間的任何反響，都會對器件性能帶來影響。如硅在鋁中具有一定的器件性能帶來影響。如硅在鋁中具有一定的固溶度，假設(shè)芯片局部形成固溶度，假設(shè)芯片局部形成“熱點，硅會熱點，硅會溶解進(jìn)入鋁層中，致使硅片外表產(chǎn)生蝕坑，溶解進(jìn)入鋁層中，致使硅片外表產(chǎn)生蝕坑，進(jìn)而出現(xiàn)尖楔現(xiàn)象，造成淺結(jié)穿通?？朔@進(jìn)而出現(xiàn)尖楔現(xiàn)象，造成淺結(jié)穿通。克服這種影響的主要方法是選擇與半導(dǎo)體接觸穩(wěn)定種影響的主要方法是選擇與半導(dǎo)體接觸穩(wěn)定的金屬類材料作為阻擋層或在金屬鋁中參加的金屬類材料作為阻擋層或在金屬鋁中參加少量半導(dǎo)體硅元素，使其含量到達(dá)或接近固少量半導(dǎo)體硅元素，使其含量到達(dá)或接近固溶度，這就防止了硅溶解進(jìn)入鋁層。溶度

6、，這就防止了硅溶解進(jìn)入鋁層。 103、金屬布線的工藝特性、金屬布線的工藝特性 n附著性要好，指所淀積的金屬薄膜與襯底硅附著性要好，指所淀積的金屬薄膜與襯底硅片外表的氧化層等應(yīng)具有良好的附著性。片外表的氧化層等應(yīng)具有良好的附著性。n臺階覆蓋性好，是指如果襯底硅片外表存在臺階覆蓋性好，是指如果襯底硅片外表存在臺階，在淀積金屬薄膜時會在臺階的陰面和臺階，在淀積金屬薄膜時會在臺階的陰面和陽面間產(chǎn)生很大的淀積速率差，甚至在陰面陽面間產(chǎn)生很大的淀積速率差，甚至在陰面角落根本無法得到金屬的淀積。這樣會造成角落根本無法得到金屬的淀積。這樣會造成金屬布線在臺階處開路或無法通過較大的電金屬布線在臺階處開路或無法通

7、過較大的電流。流。 114、合金工藝、合金工藝 n金屬膜經(jīng)過圖形加工以后，形成了互連線。但是，金屬膜經(jīng)過圖形加工以后，形成了互連線。但是，還必須對金屬互連線進(jìn)行熱處理，使金屬牢固地附還必須對金屬互連線進(jìn)行熱處理，使金屬牢固地附著于襯底硅片外表，并且在接觸窗口與硅形成良好著于襯底硅片外表，并且在接觸窗口與硅形成良好的歐姆接觸。這一熱處理過程稱為合金工藝。的歐姆接觸。這一熱處理過程稱為合金工藝。n合金工藝有兩個作用：其一增強(qiáng)金屬對氧化層的復(fù)合金工藝有兩個作用：其一增強(qiáng)金屬對氧化層的復(fù)原作用，從而提高附著力；其二是利用半導(dǎo)體元素原作用，從而提高附著力；其二是利用半導(dǎo)體元素在金屬中存在一定的固溶度。在

8、金屬中存在一定的固溶度。1212.1.3 多層互連多層互連 多層互連，一方面可以使單位芯片面積上可用的多層互連，一方面可以使單位芯片面積上可用的互連布線面積成倍增加，允許可有更多的互連線；互連布線面積成倍增加，允許可有更多的互連線；另一方面使用多層互連系統(tǒng)能降低因互連線過長導(dǎo)另一方面使用多層互連系統(tǒng)能降低因互連線過長導(dǎo)致的延遲時間的過長。因此，多層互連技術(shù)成為集致的延遲時間的過長。因此，多層互連技術(shù)成為集成電路開展的必然。成電路開展的必然。 多層互連系統(tǒng)主要由金屬導(dǎo)電層和絕緣介質(zhì)層組多層互連系統(tǒng)主要由金屬導(dǎo)電層和絕緣介質(zhì)層組成。因此可從金屬導(dǎo)電層和絕緣介質(zhì)層的材料特性，成。因此可從金屬導(dǎo)電層和

9、絕緣介質(zhì)層的材料特性，工藝特性，以及互連延遲時間等多個方面來分析工藝特性，以及互連延遲時間等多個方面來分析ULSI對多層互連系統(tǒng)的要求。對多層互連系統(tǒng)的要求。 1312.1.3 多層互連多層互連 否是完成器件結(jié)構(gòu)硅片CVD介質(zhì)薄膜平坦化光刻接觸孔和通孔PECVD鈍化層是否最后一層金屬化測試封裝1412.1.4 銅多層互連系統(tǒng)工藝流程銅多層互連系統(tǒng)工藝流程 1512.1.4 銅多層互連系統(tǒng)工藝流程銅多層互連系統(tǒng)工藝流程 1612.2 CMOS集成電路工藝集成電路工藝 1712.2.1 隔離工藝隔離工藝 在CMOS電路的一個反相器中，p溝和n溝MOSFET的源漏，都是由同種導(dǎo)電類型的半導(dǎo)體材料構(gòu)成

10、，并和襯底阱的導(dǎo)電類型不同，因此，MOSEET本身就是被pn結(jié)所隔離，即是自隔離。只要維持源/襯底pn結(jié)和漏/襯底pn結(jié)的反偏，MOSFET便能維持自隔離。而在pMOS和nMOS元件之間和反相器之間的隔離通常是采用介質(zhì)隔離。CMOS電路的介質(zhì)隔離工藝主要是局部場氧化工藝和淺槽隔離工藝。1812.2.1 隔離工藝隔離工藝1、局部場氧化工藝、局部場氧化工藝1912.2.1 隔離工藝隔離工藝2、淺槽隔離工藝、淺槽隔離工藝2012.2.2 阱工藝結(jié)構(gòu)阱工藝結(jié)構(gòu) 2112.2.3 薄柵氧化技術(shù)薄柵氧化技術(shù) 柵氧化層是柵氧化層是MOS器件的核心。隨著器件尺寸的不斷縮小，器件的核心。隨著器件尺寸的不斷縮小，

11、柵氧化層的厚度也要求按比例減薄，以加強(qiáng)柵控能力，抑制柵氧化層的厚度也要求按比例減薄，以加強(qiáng)柵控能力，抑制短溝道效應(yīng)，提高器件的驅(qū)動能力和可靠性等。但隨著柵氧短溝道效應(yīng)，提高器件的驅(qū)動能力和可靠性等。但隨著柵氧化層厚度的不斷減薄，會遇到一系列問題，如：柵的漏電流化層厚度的不斷減薄，會遇到一系列問題，如：柵的漏電流會呈指數(shù)規(guī)律劇增；硼雜質(zhì)穿透氧化層進(jìn)入導(dǎo)電溝道等。為會呈指數(shù)規(guī)律劇增；硼雜質(zhì)穿透氧化層進(jìn)入導(dǎo)電溝道等。為解決上述難題，通常采用超薄氮氧化硅柵代替純氧化硅柵。解決上述難題，通常采用超薄氮氧化硅柵代替純氧化硅柵。氮的引入能改善氮的引入能改善SiO2/Si界面特性，因為界面特性，因為Si-N鍵

12、的強(qiáng)度比鍵的強(qiáng)度比Si-H鍵、鍵、Si-OH鍵大得多，因此可抑制熱載流子和電離輻射等所鍵大得多，因此可抑制熱載流子和電離輻射等所產(chǎn)生的缺陷。將氮引入到氧化硅中的另一個好處是可以抑制產(chǎn)生的缺陷。將氮引入到氧化硅中的另一個好處是可以抑制PMOS器件中硼的穿透效應(yīng)，提高閾值電壓的穩(wěn)定性及器件器件中硼的穿透效應(yīng)，提高閾值電壓的穩(wěn)定性及器件的可靠性。的可靠性。 2212.2.4 非均勻溝道摻雜非均勻溝道摻雜 柵長縮短和短溝道效應(yīng)這對矛盾可以通過非均勻柵長縮短和短溝道效應(yīng)這對矛盾可以通過非均勻溝道摻雜解決，即外表雜質(zhì)濃度低，體內(nèi)雜質(zhì)濃度溝道摻雜解決，即外表雜質(zhì)濃度低，體內(nèi)雜質(zhì)濃度高。這種雜質(zhì)結(jié)構(gòu)的溝道具有

13、柵閾值電壓低，抗短高。這種雜質(zhì)結(jié)構(gòu)的溝道具有柵閾值電壓低，抗短溝道效應(yīng)能力強(qiáng)的特點。這種非均勻溝道的形成有溝道效應(yīng)能力強(qiáng)的特點。這種非均勻溝道的形成有主要有兩種工藝技術(shù)：主要有兩種工藝技術(shù)： 兩步注入工藝，第一步是形成低摻雜淺注入兩步注入工藝，第一步是形成低摻雜淺注入外表區(qū)；第二步是形成高摻雜深注入防穿通區(qū)。外表區(qū)；第二步是形成高摻雜深注入防穿通區(qū)。 在高濃度襯底上選擇外延生長雜質(zhì)濃度低的在高濃度襯底上選擇外延生長雜質(zhì)濃度低的溝道層，即形成梯度溝道剖面。這種方法能獲得低溝道層，即形成梯度溝道剖面。這種方法能獲得低的閾值電壓，高的遷移率和高的抗穿通電壓，但寄的閾值電壓，高的遷移率和高的抗穿通電壓

14、，但寄生結(jié)電容和耗盡層電容大。生結(jié)電容和耗盡層電容大。 2312.2.5 柵電極材料與難溶金屬硅化柵電極材料與難溶金屬硅化物自對準(zhǔn)工藝物自對準(zhǔn)工藝2412.2.6 源源/漏技術(shù)與淺結(jié)形成漏技術(shù)與淺結(jié)形成 1、輕摻雜漏結(jié)構(gòu)、輕摻雜漏結(jié)構(gòu)(LDD) 2、超淺源漏延伸區(qū)結(jié)構(gòu)、超淺源漏延伸區(qū)結(jié)構(gòu) 3、暈圈反型雜質(zhì)摻雜結(jié)構(gòu)和大角度、暈圈反型雜質(zhì)摻雜結(jié)構(gòu)和大角度注入反型雜質(zhì)摻雜結(jié)構(gòu)注入反型雜質(zhì)摻雜結(jié)構(gòu)2512.2.7 CMOS電路工藝流程2612.2.7 CMOS電路工藝流程2712.2.7 CMOS電路工藝流程2812.3 雙極型集成電路工藝雙極型集成電路工藝 雙極型集成電路的根本工藝大致可分為兩大類：

15、雙極型集成電路的根本工藝大致可分為兩大類：一類是需要在元件之間制作電隔離區(qū)的工藝，另一一類是需要在元件之間制作電隔離區(qū)的工藝，另一類是元件之間采取自然隔離的工藝。采用第一類工類是元件之間采取自然隔離的工藝。采用第一類工藝的主要有晶體管藝的主要有晶體管-晶體管邏輯晶體管邏輯(TTL)電路，射極耦電路，射極耦合邏輯合邏輯 (ECL)電路、肖特基晶體管電路、肖特基晶體管-晶體管邏輯晶體管邏輯 (STTL)電路等。隔離工藝有電路等。隔離工藝有pn結(jié)隔離，介質(zhì)隔離及結(jié)隔離，介質(zhì)隔離及pn結(jié)結(jié)-介質(zhì)混合隔離。而采用元件之間自然隔離工介質(zhì)混合隔離。而采用元件之間自然隔離工藝的另一類電路主要是集成注入邏輯藝的

16、另一類電路主要是集成注入邏輯 (I2L)電路。電路。2912.3.1 隔離工藝隔離工藝 雙極型電路采用的隔雙極型電路采用的隔離方法主要有離方法主要有pn結(jié)隔離，結(jié)隔離，介質(zhì)隔離及介質(zhì)隔離及pn結(jié)結(jié)-介質(zhì)混合介質(zhì)混合隔離。隔離。 1、pn結(jié)隔離結(jié)隔離3012.3.1 隔離工藝隔離工藝2、混合隔離、混合隔離3112.3.2 雙極型集成電路工藝流程雙極型集成電路工藝流程 3212.3.2 雙極型集成電路工藝流程雙極型集成電路工藝流程 3312.3.3 多晶硅在雙極型電路中的應(yīng)用多晶硅在雙極型電路中的應(yīng)用 1、多晶硅發(fā)射極、多晶硅發(fā)射極 采用多晶硅形成發(fā)射區(qū)接觸可以大大改善晶采用多晶硅形成發(fā)射區(qū)接觸可

17、以大大改善晶體管的電流增益和縮小器件的縱向尺寸，獲得更體管的電流增益和縮小器件的縱向尺寸，獲得更淺的發(fā)射結(jié)。淺的發(fā)射結(jié)。 2、自對準(zhǔn)發(fā)射極和基區(qū)接觸、自對準(zhǔn)發(fā)射極和基區(qū)接觸3434n金屬化與多層互連金屬化與多層互連 nCMOS集成電路工藝集成電路工藝 n雙極型集成電路工藝雙極型集成電路工藝 35第第13章章 工藝監(jiān)控工藝監(jiān)控13.1 概述概述 13.2 實時監(jiān)控實時監(jiān)控 13.3 工藝檢測片工藝檢測片 13.4 集成結(jié)構(gòu)測試圖形集成結(jié)構(gòu)測試圖形 3613.1 概述概述 n所謂工藝監(jiān)控就是借助于一整套檢測技術(shù)和所謂工藝監(jiān)控就是借助于一整套檢測技術(shù)和專用設(shè)備，監(jiān)控整個生產(chǎn)過程，在工藝過程專用設(shè)備，

18、監(jiān)控整個生產(chǎn)過程，在工藝過程中，連續(xù)提取工藝參數(shù)，在工藝結(jié)束時，對中，連續(xù)提取工藝參數(shù)，在工藝結(jié)束時，對工藝流程進(jìn)行評估。工藝流程進(jìn)行評估。n工藝過程檢測內(nèi)容包括硅與其它輔助材料檢工藝過程檢測內(nèi)容包括硅與其它輔助材料檢測和工藝檢測兩大局部。測和工藝檢測兩大局部。n材料檢測；材料檢測；n工藝檢測。工藝檢測。3713.1 概述概述 n工藝檢測技術(shù)得到了迅速的提高，今后將主要向工藝檢測技術(shù)得到了迅速的提高，今后將主要向著三個方向開展：著三個方向開展：n工藝線實時監(jiān)控；工藝線實時監(jiān)控；n非破壞性檢測，指對硅片直接進(jìn)行檢測；非破壞性檢測，指對硅片直接進(jìn)行檢測；n非接觸監(jiān)測，指對硅片直接進(jìn)行檢測。非接觸監(jiān)

19、測，指對硅片直接進(jìn)行檢測。n當(dāng)前，工藝監(jiān)控一般是同時采用三種方式：當(dāng)前，工藝監(jiān)控一般是同時采用三種方式：n1、通過工藝設(shè)備的監(jiān)控系統(tǒng)，進(jìn)行在線實時監(jiān)控；、通過工藝設(shè)備的監(jiān)控系統(tǒng)，進(jìn)行在線實時監(jiān)控；n2、采用工藝檢測片，通過對工藝檢測片的測試跟、采用工藝檢測片，通過對工藝檢測片的測試跟蹤了解工藝情況；蹤了解工藝情況；n3、配置集成結(jié)構(gòu)測試圖形，通過對微電子測試圖、配置集成結(jié)構(gòu)測試圖形，通過對微電子測試圖形的檢測評估具體具體工藝，工藝設(shè)備，工藝流形的檢測評估具體具體工藝，工藝設(shè)備，工藝流程。程。3813.2 實時監(jiān)控實時監(jiān)控 實時監(jiān)控是指生產(chǎn)過程中通過監(jiān)控裝實時監(jiān)控是指生產(chǎn)過程中通過監(jiān)控裝置對整個

20、工藝線或具體工藝過程進(jìn)行的實置對整個工藝線或具體工藝過程進(jìn)行的實時監(jiān)控，當(dāng)監(jiān)控裝置探測到某一被測條件時監(jiān)控，當(dāng)監(jiān)控裝置探測到某一被測條件到達(dá)設(shè)定閾值，工藝線或具體工藝設(shè)備就到達(dá)設(shè)定閾值，工藝線或具體工藝設(shè)備就自動進(jìn)行工藝調(diào)整；或者報警自停止，自動進(jìn)行工藝調(diào)整；或者報警自停止，由操作人員及時進(jìn)行工藝調(diào)整。由操作人員及時進(jìn)行工藝調(diào)整。3913.3 工藝檢測片工藝檢測片 工藝檢測片，又叫工藝陪片簡稱陪片。工藝檢測片，又叫工藝陪片簡稱陪片。一般使用沒有圖形的大圓片，安插在所要一般使用沒有圖形的大圓片，安插在所要監(jiān)控的工序，陪著生產(chǎn)片正片一起流監(jiān)控的工序，陪著生產(chǎn)片正片一起流水，在該工序完成后取出，通過

21、專用設(shè)備水，在該工序完成后取出，通過專用設(shè)備對陪片進(jìn)行測試，提取工藝數(shù)據(jù)，從而實對陪片進(jìn)行測試，提取工藝數(shù)據(jù)，從而實現(xiàn)對工藝流程現(xiàn)場的監(jiān)控，并在下一工序現(xiàn)對工藝流程現(xiàn)場的監(jiān)控，并在下一工序之前就判定本工序為合格、或返工、或報之前就判定本工序為合格、或返工、或報廢。廢。 4013.3.1 晶片檢測晶片檢測 對晶片的檢測包括對原始的拋光片和對晶片的檢測包括對原始的拋光片和工藝過程中的晶片的檢測。工藝過程中的晶片的檢測。 對拋光片從三個方面進(jìn)行檢驗，幾何尺對拋光片從三個方面進(jìn)行檢驗，幾何尺寸、外觀缺陷和物理特性。寸、外觀缺陷和物理特性。 對工藝過程中的晶片的檢測方法有化學(xué)對工藝過程中的晶片的檢測方法

22、有化學(xué)腐蝕法、腐蝕法、X射線形貌照相法和銅綴飾技術(shù)。射線形貌照相法和銅綴飾技術(shù)。4113.3.2 氧化層檢測氧化層檢測 1、厚度測量，包括比色法、斜面干預(yù)法、橢圓偏振法、厚度測量，包括比色法、斜面干預(yù)法、橢圓偏振法和分光光度計法。和分光光度計法。 2、針孔檢測，包括化學(xué)腐蝕法、液晶顯示、銅染色、針孔檢測，包括化學(xué)腐蝕法、液晶顯示、銅染色和和MOS結(jié)構(gòu)測試法等。結(jié)構(gòu)測試法等。 3、擊穿特性檢測，是、擊穿特性檢測，是MOS器件柵氧化膜和集成電路器件柵氧化膜和集成電路層間絕緣的電學(xué)特性和可靠性的一個重要量度。層間絕緣的電學(xué)特性和可靠性的一個重要量度。 4、C-V測量技術(shù)，廣泛用于測量技術(shù)，廣泛用于S

23、iO2-Si界面性質(zhì)的研究，界面性質(zhì)的研究，高頻高頻C-V法已成為法已成為MOS工藝常規(guī)監(jiān)測手段?？梢詼y量：工藝常規(guī)監(jiān)測手段?？梢詼y量：固定電荷密度、固定電荷密度、Na+密度等。密度等。4213.3.3 光刻工藝檢測光刻工藝檢測 對光刻工藝的檢測包括：掩膜版和硅片對光刻工藝的檢測包括：掩膜版和硅片平整度檢測；掩膜版和硅片上圖形的平整度檢測；掩膜版和硅片上圖形的CDCritical Dimension)尺寸檢測；光刻膠厚尺寸檢測；光刻膠厚度及針孔檢測；掩膜版缺陷及對準(zhǔn)檢測。度及針孔檢測；掩膜版缺陷及對準(zhǔn)檢測。4313.3.4 擴(kuò)散層檢測擴(kuò)散層檢測 1、薄層電阻測量，通常采用兩種方法：、薄層電阻測

24、量，通常采用兩種方法：四探針法和范德堡法。四探針法和范德堡法。 2、結(jié)深測量，包括結(jié)的顯示、結(jié)深測量，包括結(jié)的顯示 、結(jié)深測、結(jié)深測量量 和亞微米結(jié)深測量和亞微米結(jié)深測量 。 3、雜質(zhì)分布測量、雜質(zhì)分布測量 ，包括陽極氧化剝，包括陽極氧化剝層的微分電導(dǎo)法和擴(kuò)展電阻法。層的微分電導(dǎo)法和擴(kuò)展電阻法。44 1、中、大劑量注入檢測，檢測方法與擴(kuò)散、中、大劑量注入檢測，檢測方法與擴(kuò)散層相同，只是檢測的是載流子特性。層相同，只是檢測的是載流子特性。 2、小劑量注入檢測，檢測方法有兩次注入、小劑量注入檢測，檢測方法有兩次注入法、法、MOS晶體管閾值電壓漂移法、脈沖晶體管閾值電壓漂移法、脈沖C-V法和法和擴(kuò)展

25、電阻法等。擴(kuò)展電阻法等。 3、幾種方法的比較，離子注入層中雜質(zhì)原、幾種方法的比較，離子注入層中雜質(zhì)原子的分布一般采用中子活化分析、放射性示蹤法、子的分布一般采用中子活化分析、放射性示蹤法、二次離子質(zhì)譜二次離子質(zhì)譜SIMS、背散射、背散射RBS、和、和俄歇電子能譜俄歇電子能譜AES等方法檢測。等方法檢測。 4513.3.6 外延層檢測外延層檢測1、厚度測量、厚度測量2、圖形漂移和圖形畸變的測量、圖形漂移和圖形畸變的測量 3、電阻率測量、電阻率測量4、雜質(zhì)分布和自摻雜分布測量、雜質(zhì)分布和自摻雜分布測量4613.4 集成結(jié)構(gòu)測試圖形集成結(jié)構(gòu)測試圖形 微電子測試結(jié)構(gòu)和測試圖形必需滿足兩個準(zhǔn)微電子測試結(jié)

26、構(gòu)和測試圖形必需滿足兩個準(zhǔn)那么：那么： 1、要求通過對測試結(jié)構(gòu)和測試圖形的檢測、要求通過對測試結(jié)構(gòu)和測試圖形的檢測能獲得正確的結(jié)果。因此，要根據(jù)電路設(shè)計要求能獲得正確的結(jié)果。因此，要根據(jù)電路設(shè)計要求和實際能到達(dá)的工藝條件來進(jìn)行測試結(jié)構(gòu)和測試和實際能到達(dá)的工藝條件來進(jìn)行測試結(jié)構(gòu)和測試圖形設(shè)計。圖形設(shè)計。 2、要求由測試圖形和測試結(jié)構(gòu)能使用自動、要求由測試圖形和測試結(jié)構(gòu)能使用自動測量系統(tǒng)便捷地獲取數(shù)據(jù)，自動測量系統(tǒng)應(yīng)用最測量系統(tǒng)便捷地獲取數(shù)據(jù)，自動測量系統(tǒng)應(yīng)用最少的探針或探測板。少的探針或探測板。4713.4.1 微電子測試圖形的功能與配置微電子測試圖形的功能與配置 1、微電子測試圖形的功能、微電

27、子測試圖形的功能1提取工藝、器件和電路參數(shù)，評價材提取工藝、器件和電路參數(shù)，評價材料、設(shè)備、工藝和操作人員工作質(zhì)量，料、設(shè)備、工藝和操作人員工作質(zhì)量，實行工藝監(jiān)控和工藝診斷；實行工藝監(jiān)控和工藝診斷；2制定工藝標(biāo)準(zhǔn)和設(shè)計標(biāo)準(zhǔn)；制定工藝標(biāo)準(zhǔn)和設(shè)計標(biāo)準(zhǔn)；3建立工藝模擬、器件模擬和電路模擬建立工藝模擬、器件模擬和電路模擬的數(shù)據(jù)庫；的數(shù)據(jù)庫；4考察工藝線的技術(shù)能力；考察工藝線的技術(shù)能力；5進(jìn)行成品率分析和可靠性分析。進(jìn)行成品率分析和可靠性分析。4813.4.1 微電子測試圖形的功能與配置微電子測試圖形的功能與配置 2、微電子測試圖形的配置方式、微電子測試圖形的配置方式全片式，即工藝陪片全片式，即工藝陪片

28、(PVW)，這種類型是，這種類型是把測試圖形周期性地重復(fù)排列在圓片上，把測試圖形周期性地重復(fù)排列在圓片上，形成形成PVW(Process Validation Wafer的簡稱的簡稱)。 外圍式，這是一種早期常用的方式。它由外圍式，這是一種早期常用的方式。它由位于每個電路位于每個電路(芯片芯片)周圍的測試結(jié)構(gòu)所組成，周圍的測試結(jié)構(gòu)所組成，用于工藝監(jiān)控和可靠性分析。用于工藝監(jiān)控和可靠性分析。插花式，這種方式是在圓片的選定位置用插花式，這種方式是在圓片的選定位置用測試圖形代替整個電路芯片，其數(shù)量和位測試圖形代替整個電路芯片，其數(shù)量和位置由需要而定。置由需要而定。 4913.4.2 幾種常用的測試圖

29、形幾種常用的測試圖形 1、薄層電阻測試圖形、薄層電阻測試圖形5013.4.2 幾種常用的測試圖形幾種常用的測試圖形 1、薄層電阻測試圖形、薄層電阻測試圖形,DCAB CDABVVRI,ADBC DABCVVRI4.532ln2sVVRWII,()ln22AB CDBC DAAB CDBC DARRRWfR5113.4.2 幾種常用的測試圖形幾種常用的測試圖形 1、薄層電阻測試圖形、薄層電阻測試圖形 偏移方形十字形結(jié)構(gòu)偏移方形十字形結(jié)構(gòu) 5213.4.2 幾種常用的測試圖形幾種常用的測試圖形 1、薄層電阻測試圖形、薄層電阻測試圖形大正十字形結(jié)構(gòu)大正十字形結(jié)構(gòu) 5313.4.2 幾種常用的測試圖形

30、幾種常用的測試圖形 1、薄層電阻測試圖形、薄層電阻測試圖形小正十字形結(jié)構(gòu)小正十字形結(jié)構(gòu) 5413.4.2 幾種常用的測試圖形幾種常用的測試圖形 2、平面四探針測試圖形、平面四探針測試圖形210.72622sVVSIIc5513.4.2 幾種常用的測試圖形幾種常用的測試圖形 3、金屬、金屬-半導(dǎo)體接觸電阻測試圖形半導(dǎo)體接觸電阻測試圖形 5613.4.2 幾種常用的測試圖形幾種常用的測試圖形 4、掩模套準(zhǔn)測試結(jié)構(gòu)、掩模套準(zhǔn)測試結(jié)構(gòu) 隨著大規(guī)模、超大規(guī)模集成電路的開展，隨著大規(guī)模、超大規(guī)模集成電路的開展，電路圖形的線寬越來越小，光刻工藝中的套準(zhǔn)問電路圖形的線寬越來越小，光刻工藝中的套準(zhǔn)問題變得越來超

31、重要掩模套準(zhǔn)測試結(jié)構(gòu)就是用來題變得越來超重要掩模套準(zhǔn)測試結(jié)構(gòu)就是用來檢測套準(zhǔn)誤差的。檢測套準(zhǔn)誤差的。 套準(zhǔn)誤差的定量測量可以用光學(xué)方法，也套準(zhǔn)誤差的定量測量可以用光學(xué)方法，也可以用電學(xué)方法。下面介紹幾種與生產(chǎn)工藝相容可以用電學(xué)方法。下面介紹幾種與生產(chǎn)工藝相容的目測和電測的掩模套準(zhǔn)測試結(jié)構(gòu)。的目測和電測的掩模套準(zhǔn)測試結(jié)構(gòu)。5713.4.2 幾種常用的測試圖形幾種常用的測試圖形 5、工藝缺陷測量、工藝缺陷測量隨機(jī)缺陷測試結(jié)構(gòu)隨機(jī)缺陷測試結(jié)構(gòu) 采用電學(xué)測試方法確定與根本工藝結(jié)構(gòu)相關(guān)的缺陷采用電學(xué)測試方法確定與根本工藝結(jié)構(gòu)相關(guān)的缺陷及其密度分布，并可由此預(yù)測成品率的測試結(jié)構(gòu)叫做隨及其密度分布，并可由此

32、預(yù)測成品率的測試結(jié)構(gòu)叫做隨機(jī)缺陷測試結(jié)構(gòu)。有下面幾種：機(jī)缺陷測試結(jié)構(gòu)。有下面幾種： 1鋁條連續(xù)性測試結(jié)構(gòu)鋁條連續(xù)性測試結(jié)構(gòu) 2接觸鏈測試結(jié)構(gòu)接觸鏈測試結(jié)構(gòu) 3柵極鏈測試結(jié)構(gòu)柵極鏈測試結(jié)構(gòu) 4MOS晶體管陣列測試結(jié)構(gòu)晶體管陣列測試結(jié)構(gòu) 5可選址可選址CMOS反相器陣列測試結(jié)構(gòu)反相器陣列測試結(jié)構(gòu) 6環(huán)形振蕩器環(huán)形振蕩器 5813.4.3 微電子測試圖形實例微電子測試圖形實例 n電路約電路約27000個元件，存儲單元用多晶硅做負(fù)載，外個元件，存儲單元用多晶硅做負(fù)載，外圍電路用耗盡型圍電路用耗盡型MOS管做負(fù)載，采用標(biāo)準(zhǔn)管做負(fù)載，采用標(biāo)準(zhǔn)5微米硅柵微米硅柵等平面工藝，芯片尺寸等平面工藝，芯片尺寸3.3

33、4.8mm2，在，在75mm的硅的硅片上對稱插入片上對稱插入5個測試圖形。個測試圖形。n特點：主要測試點排列在測試圖形外圍，特點：主要測試點排列在測試圖形外圍，18個主要測個主要測試點與電路芯片一樣，可使用同樣固定探針卡；每個試點與電路芯片一樣，可使用同樣固定探針卡；每個電路芯片旁，放置了多晶硅負(fù)載電阻的測試結(jié)構(gòu)，用電路芯片旁，放置了多晶硅負(fù)載電阻的測試結(jié)構(gòu)，用于檢測整個硅片上電阻的均勻性，以及由于光刻套偏于檢測整個硅片上電阻的均勻性，以及由于光刻套偏時，濃摻雜的時，濃摻雜的N+源漏橫向擴(kuò)散對多晶電阻值的影響，源漏橫向擴(kuò)散對多晶電阻值的影響，彌補(bǔ)了插入式測試圖形采集數(shù)據(jù)的缺乏；除含有薄層彌補(bǔ)了

34、插入式測試圖形采集數(shù)據(jù)的缺乏；除含有薄層電阻、電容、晶體管增強(qiáng)和耗盡、電阻、電容、晶體管增強(qiáng)和耗盡、CD尺寸等常尺寸等常規(guī)測試結(jié)構(gòu)外，特別針對存儲器電路工藝結(jié)構(gòu)的特點，規(guī)測試結(jié)構(gòu)外，特別針對存儲器電路工藝結(jié)構(gòu)的特點，設(shè)計了幾組隨機(jī)缺陷測試結(jié)構(gòu)。設(shè)計了幾組隨機(jī)缺陷測試結(jié)構(gòu)。5959n實時監(jiān)控實時監(jiān)控 n工藝檢測片工藝檢測片 n集成結(jié)構(gòu)測試圖形集成結(jié)構(gòu)測試圖形 60第第14章章 封裝與測試封裝與測試 n14.1 芯片封裝技術(shù)芯片封裝技術(shù) n14.2 集成電路測試技術(shù)集成電路測試技術(shù) 6114.1 芯片封裝技術(shù)芯片封裝技術(shù) 微電子芯片封裝在滿足器件的電、熱、微電子芯片封裝在滿足器件的電、熱、光、機(jī)械

35、性能的根底上，主要應(yīng)實現(xiàn)芯片光、機(jī)械性能的根底上，主要應(yīng)實現(xiàn)芯片與外電路的互連，并應(yīng)對器件和系統(tǒng)的小與外電路的互連，并應(yīng)對器件和系統(tǒng)的小型化、高可靠性、高性價比也起到關(guān)鍵作型化、高可靠性、高性價比也起到關(guān)鍵作用。用。 6214.1.1 封裝的作用和地位封裝的作用和地位 微電子封裝通常有五種作用，即電源微電子封裝通常有五種作用，即電源分配、信號分配、散熱通道、機(jī)械支撐和分配、信號分配、散熱通道、機(jī)械支撐和環(huán)境保護(hù)。環(huán)境保護(hù)。 器件封裝在國際上已成為獨立的封裝器件封裝在國際上已成為獨立的封裝產(chǎn)業(yè)，并與器件測試、器件設(shè)計和器件制產(chǎn)業(yè)，并與器件測試、器件設(shè)計和器件制造共同構(gòu)成微電子產(chǎn)業(yè)的四大支柱。造共

36、同構(gòu)成微電子產(chǎn)業(yè)的四大支柱。6314.1.2 封裝類型封裝類型 6414.1.2 封裝類型封裝類型 1、芯片粘接技術(shù)、芯片粘接技術(shù) 如果只需將集成電路芯片固定安裝在基板如果只需將集成電路芯片固定安裝在基板上，一般有以下幾種方法。上，一般有以下幾種方法。 (1)Au-Si合金共熔法。合金共熔法。 (2)焊料合金片焊接法。焊料合金片焊接法。 (3)導(dǎo)電膠粘接法。導(dǎo)電膠粘接法。 (4)有機(jī)樹脂粘接法。有機(jī)樹脂粘接法。 6514.1.2 封裝類型封裝類型 2、芯片互連技術(shù)、芯片互連技術(shù) 芯片互連技術(shù)主要有引線鍵合芯片互連技術(shù)主要有引線鍵合(WB)、載帶自動焊、載帶自動焊(TAB)和倒和倒裝焊裝焊(FC

37、B)三種。三種。 (1)WB。WB是一種傳統(tǒng)的、最常用的、也是最成熟的芯片是一種傳統(tǒng)的、最常用的、也是最成熟的芯片互連技術(shù)，至今各類芯片的焊接仍以互連技術(shù)，至今各類芯片的焊接仍以WB為主。它又可分為熱壓為主。它又可分為熱壓焊、超聲焊和熱壓超聲焊焊、超聲焊和熱壓超聲焊(又稱金絲球焊又稱金絲球焊)三種方式。三種方式。 (2)TAB。 TAB是連接芯片焊區(qū)和基板焊區(qū)的是連接芯片焊區(qū)和基板焊區(qū)的“橋梁，它橋梁，它包括芯片焊區(qū)凸點形成、載帶引線制作、載帶引線與芯片凸點焊包括芯片焊區(qū)凸點形成、載帶引線制作、載帶引線與芯片凸點焊接接(稱為內(nèi)引線焊接稱為內(nèi)引線焊接)、載帶、載帶-芯片互連焊后的基板粘接和最后的

38、載芯片互連焊后的基板粘接和最后的載帶引線與基板焊區(qū)的外引線焊接幾個局部。帶引線與基板焊區(qū)的外引線焊接幾個局部。 3FCB。FCB是芯片面朝下，將芯片焊區(qū)與基板焊區(qū)直接是芯片面朝下，將芯片焊區(qū)與基板焊區(qū)直接互連的技術(shù)?；ミB的技術(shù)。 6614.1.2 封裝類型封裝類型 3、一級微電子封裝、一級微電子封裝 一級封裝是將一個或多個一級封裝是將一個或多個IC芯片用適宜的材芯片用適宜的材料料(金屬、陶瓷、塑料或它們的組合金屬、陶瓷、塑料或它們的組合)封裝起來，同封裝起來，同時，在芯片的焊區(qū)與封裝的外引腳間用芯片互連方時，在芯片的焊區(qū)與封裝的外引腳間用芯片互連方法連接起來，使之成為有實用功能的電子元器件或法

39、連接起來，使之成為有實用功能的電子元器件或組件。組件。 一級封裝包括封裝外殼制作在內(nèi)的單芯片組件一級封裝包括封裝外殼制作在內(nèi)的單芯片組件和多芯片組件兩大類。和多芯片組件兩大類。 6714.1.2 封裝類型封裝類型 3、一級微電子封裝、一級微電子封裝 6814.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 1、DIP和和PGA技術(shù)技術(shù) 6914.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 2、SOP和和QFP技術(shù)技術(shù) 7014.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù) BGA即即“焊球陣列。它是在基板的下面按陣列方式引焊球陣列。它是在基板的下面按陣列方式引出球形引腳，在基板上面裝配

40、出球形引腳，在基板上面裝配LSI芯片有的芯片有的BGA引腳與芯引腳與芯片在基板的同一面，是片在基板的同一面，是LSI芯片用的一種外表安裝型封裝。芯片用的一種外表安裝型封裝。它的出現(xiàn)解決了它的出現(xiàn)解決了QFP等周邊引腳封裝長期難以解決的多等周邊引腳封裝長期難以解決的多I/0引引腳數(shù)腳數(shù)LSI、VLSI芯片的封裝問題。芯片的封裝問題。 目前市場上出現(xiàn)的目前市場上出現(xiàn)的BGA封裝，按基板的種類，主要分為封裝，按基板的種類，主要分為PBGA(塑封塑封BGA)、CBGA(陶瓷陶瓷BGA)、CCGA(陶瓷焊柱陣陶瓷焊柱陣列列)、TBGA(載帶載帶BGA)、MBGA(金屬金屬BGA)、FCBGA(倒裝倒裝芯

41、片芯片BGA)和和EBGA(帶散熱器帶散熱器BGA)等。等。 7114.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù)PBGA封裝結(jié)構(gòu)封裝結(jié)構(gòu) 7214.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù) CBGA封裝結(jié)構(gòu)封裝結(jié)構(gòu) 7314.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù)CCGA封裝結(jié)構(gòu)封裝結(jié)構(gòu) 7414.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù)TBGA封裝結(jié)構(gòu)封裝結(jié)構(gòu) 7514.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 3、BGA技術(shù)技術(shù)FCBGA封裝結(jié)構(gòu)封裝結(jié)構(gòu) 7614.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 4

42、、CSP技術(shù)技術(shù) CSP，即芯片尺寸封裝。這種產(chǎn)品具有的特即芯片尺寸封裝。這種產(chǎn)品具有的特點包括：體積??；可容納的引腳最多；電性能良好；點包括：體積??；可容納的引腳最多；電性能良好；散熱性能優(yōu)良。散熱性能優(yōu)良。 目前市場上開發(fā)出目前市場上開發(fā)出CSP有數(shù)十種，歸結(jié)起來，有數(shù)十種，歸結(jié)起來，大致可分為以下幾類：大致可分為以下幾類：1)柔性基板封裝；柔性基板封裝；2)剛性基剛性基板；板；3)引線框架式；引線框架式；4)微小模塑型；微小模塑型；5)圓片級將在圓片級將在本節(jié)后面進(jìn)行詳細(xì)介紹；本節(jié)后面進(jìn)行詳細(xì)介紹；6)疊層型。疊層型。7714.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 5、FC技術(shù)技術(shù)

43、FC(Flip Chip)即倒裝片或倒裝片法，也是人們常說的即倒裝片或倒裝片法，也是人們常說的凸點芯片，是沒有封裝的芯片封裝。制作方法與凸點芯片，是沒有封裝的芯片封裝。制作方法與WLP完全完全相同，只是它的凸點還包括相同，只是它的凸點還包括Au凸點、凸點、Cu凸點、凸點、Ni-Au、Ni-Cu-Au、In等凸點；凸點間的節(jié)距比等凸點；凸點間的節(jié)距比CSP的節(jié)距更小。而的節(jié)距更小。而BGA和和CSP那么是那么是FC的擴(kuò)展和應(yīng)用。制作的擴(kuò)展和應(yīng)用。制作FC凸點的工藝凸點的工藝方法十分廣泛，根據(jù)不同需求，當(dāng)前主要有蒸發(fā)方法十分廣泛，根據(jù)不同需求，當(dāng)前主要有蒸發(fā)/濺射法、濺射法、電鍍法、化學(xué)鍍法、打球

44、法、焊料置球法、模板印制法、電鍍法、化學(xué)鍍法、打球法、焊料置球法、模板印制法、激光凸點法、移置凸點法、柔性凸點法、疊層法和噴射法激光凸點法、移置凸點法、柔性凸點法、疊層法和噴射法等。其中的電鍍法、置球法、印制法、化學(xué)鍍法及打球法等。其中的電鍍法、置球法、印制法、化學(xué)鍍法及打球法應(yīng)用居多，而以印制法和電鍍法最具有開展前途。應(yīng)用居多，而以印制法和電鍍法最具有開展前途。 7814.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 6、FBP技術(shù)技術(shù) FBP(F1at Bump Package)技術(shù)，即平面凸點式封裝技術(shù)。技術(shù)，即平面凸點式封裝技術(shù)。FBP是是為了改善為了改善QFN生產(chǎn)過程中的諸多問題而得以研

45、發(fā)的，生產(chǎn)過程中的諸多問題而得以研發(fā)的，F(xiàn)BP的外形與的外形與QFN相近，引腳分布也可以一一對應(yīng)，外觀上的主要不同點在于：傳統(tǒng)相近，引腳分布也可以一一對應(yīng)，外觀上的主要不同點在于：傳統(tǒng)QFN的引腳與塑膠底部的引腳與塑膠底部(底面底面)在同一平面，而在同一平面，而FBP的引腳那么凸出于塑膠底的引腳那么凸出于塑膠底部，從而在部，從而在SMT時，使焊料與集成電路的結(jié)合面由平面變?yōu)榱Ⅲw，因此時，使焊料與集成電路的結(jié)合面由平面變?yōu)榱Ⅲw，因此在在PCB的裝配工藝中有效地減少了虛焊的可能性；同時目前的裝配工藝中有效地減少了虛焊的可能性；同時目前FBP采用的采用的是鍍金工藝，在實現(xiàn)無鉛化的同時不用提高鍵合溫度

46、就能實現(xiàn)可靠的焊是鍍金工藝，在實現(xiàn)無鉛化的同時不用提高鍵合溫度就能實現(xiàn)可靠的焊接，從而減少了電路板組裝廠的相關(guān)困擾，使電路板的可靠性更高。總接，從而減少了電路板組裝廠的相關(guān)困擾，使電路板的可靠性更高?？傊隗w積上，之，在體積上，F(xiàn)BP可以比可以比QFN更小、更薄，真正滿足輕薄短小的市場更小、更薄，真正滿足輕薄短小的市場需求。其穩(wěn)定的性能，杰出的低阻抗、高散熱、超導(dǎo)電性能同時滿足了需求。其穩(wěn)定的性能，杰出的低阻抗、高散熱、超導(dǎo)電性能同時滿足了現(xiàn)在的集成電路設(shè)計趨勢?，F(xiàn)在的集成電路設(shè)計趨勢。FBP獨特的凸點式引腳設(shè)計也使焊接更簡單、獨特的凸點式引腳設(shè)計也使焊接更簡單、更牢固。更牢固。 7914.

47、1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 7、MCMMCP技術(shù)技術(shù) 多芯片組件多芯片組件Multi-Chip Module, MCM是在混合集成電路是在混合集成電路(Hybrid Integrated Circuit，HIC)根底上開展起來的一種高技術(shù)電子產(chǎn)品，它是將多個根底上開展起來的一種高技術(shù)電子產(chǎn)品，它是將多個LSI、VLSI芯片和其他元器件高密度組裝在多層互連基板上，然后封裝在同一殼芯片和其他元器件高密度組裝在多層互連基板上，然后封裝在同一殼體內(nèi)，以形成高密度、高可靠的專用電子產(chǎn)品，它是一種典型的高級混合集成組體內(nèi)，以形成高密度、高可靠的專用電子產(chǎn)品，它是一種典型的高級混合集成組件。而

48、多芯片封裝件。而多芯片封裝(MultiChip Package，MCP)那么是適應(yīng)個人計算機(jī)、無線通那么是適應(yīng)個人計算機(jī)、無線通信，特別是移動通信的飛速開展和群眾化普及所要求的多功能、高性能、高可靠信，特別是移動通信的飛速開展和群眾化普及所要求的多功能、高性能、高可靠性及低本錢的要求，使用并安裝少量商用芯片，制作完成的封裝產(chǎn)品。性及低本錢的要求，使用并安裝少量商用芯片，制作完成的封裝產(chǎn)品。MCP的的電路設(shè)計和結(jié)構(gòu)設(shè)計靈活方便，可采用標(biāo)準(zhǔn)化的先進(jìn)封裝，進(jìn)行標(biāo)準(zhǔn)的電路設(shè)計和結(jié)構(gòu)設(shè)計靈活方便，可采用標(biāo)準(zhǔn)化的先進(jìn)封裝，進(jìn)行標(biāo)準(zhǔn)的SMT批量批量生產(chǎn)，工藝成熟，制作周期短，成品率高；所采用的各類生產(chǎn)，工藝

49、成熟，制作周期短，成品率高；所采用的各類IC芯片都是商品化產(chǎn)品，芯片都是商品化產(chǎn)品，不僅可以采購到，而且價格也相對較低。所有這些都使最終產(chǎn)品的本錢也相對較不僅可以采購到，而且價格也相對較低。所有這些都使最終產(chǎn)品的本錢也相對較低。由此可見，低。由此可見，MCM和和MCP是類似的，并無本質(zhì)上的差異，對是類似的，并無本質(zhì)上的差異，對MCM的論述同樣的論述同樣也適用于也適用于MCP。8014.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 8、系統(tǒng)級封裝技術(shù)系統(tǒng)級封裝技術(shù)單級集成模塊單級集成模塊(SLIM)8114.1.3 幾種典型封裝技術(shù)幾種典型封裝技術(shù) 9、圓片級封裝圓片級封裝(WLP)技術(shù)技術(shù) WLP

50、局部結(jié)構(gòu)示意圖局部結(jié)構(gòu)示意圖 典型典型WLP的工藝流程的工藝流程 8214.1.4 未來封裝技術(shù)展望未來封裝技術(shù)展望 微電子封裝技術(shù)將向以下方向開展。微電子封裝技術(shù)將向以下方向開展。 (1)具有的具有的I/0數(shù)更多。數(shù)更多。 (2)具有更好的電性能和熱性能。具有更好的電性能和熱性能。 (3)更小、更輕、更薄，封裝密度更高。更小、更輕、更薄，封裝密度更高。 (4)更便于安裝、使用、返修。更便于安裝、使用、返修。 (5)可靠性更高。可靠性更高。 (6)品種多、更新快、追求更高的性價比。品種多、更新快、追求更高的性價比。 (7)符合環(huán)保要求。符合環(huán)保要求。8314.2 集成電路測試技術(shù)集成電路測試技

51、術(shù) 微電子產(chǎn)品特別是集成電路的生產(chǎn)，微電子產(chǎn)品特別是集成電路的生產(chǎn)，要經(jīng)過幾十步甚至幾百步的工藝，其中任要經(jīng)過幾十步甚至幾百步的工藝，其中任何一步的錯誤，都可能是最后導(dǎo)致器件失何一步的錯誤，都可能是最后導(dǎo)致器件失效的原因。同時幅員設(shè)計是否合理，產(chǎn)品效的原因。同時幅員設(shè)計是否合理，產(chǎn)品可靠性如何，這些都要通過集成電路的參可靠性如何，這些都要通過集成電路的參數(shù)及功能測試才可以知道。以集成電路由數(shù)及功能測試才可以知道。以集成電路由設(shè)計開發(fā)到投入批量生產(chǎn)的不同階段來分，設(shè)計開發(fā)到投入批量生產(chǎn)的不同階段來分，相關(guān)的測試可以分為原型測試和生產(chǎn)測試相關(guān)的測試可以分為原型測試和生產(chǎn)測試兩大類。兩大類。8414

52、.2.1 簡介簡介 1、電學(xué)特性測試、電學(xué)特性測試 電學(xué)特性測試的目的是最大限度地覆蓋可能存電學(xué)特性測試的目的是最大限度地覆蓋可能存在于在于IC中的所有的失效源。測試中的所有的失效源。測試IC電學(xué)特性的步電學(xué)特性的步驟通常是：驟通常是：連接測試；連接測試；功能與動態(tài)功能與動態(tài)(交流交流)特特性測試；性測試；直流特性測試。直流特性測試。8514.2.1 簡介簡介 2、可靠性測試、可靠性測試8614.2.1 簡介簡介 3、測試數(shù)據(jù)的統(tǒng)計分析、測試數(shù)據(jù)的統(tǒng)計分析 面對集成電路測試得到的大量測試數(shù)據(jù)，面對集成電路測試得到的大量測試數(shù)據(jù)，需要用適當(dāng)?shù)姆椒▉斫y(tǒng)計分析和整理，使之變?yōu)樾枰眠m當(dāng)?shù)姆椒▉斫y(tǒng)計分

53、析和整理，使之變?yōu)槿菀桌斫夂捅阌谑褂玫男问?，如各種曲線、圖表容易理解和便于使用的形式，如各種曲線、圖表和統(tǒng)計結(jié)果等。用這些統(tǒng)計數(shù)據(jù)可以方便地鑒定和統(tǒng)計結(jié)果等。用這些統(tǒng)計數(shù)據(jù)可以方便地鑒定器件質(zhì)量，確定參數(shù)標(biāo)準(zhǔn)，分析產(chǎn)品失效，控制器件質(zhì)量，確定參數(shù)標(biāo)準(zhǔn)，分析產(chǎn)品失效，控制生產(chǎn)工藝等。生產(chǎn)工藝等。 常用于分析單個器件合成批器件的曲線與常用于分析單個器件合成批器件的曲線與圖表形式有：曲線圖；圖表形式有：曲線圖；shmoo圖圖/組合組合shmoo圖；圖；三維圖和等高線圖等。三維圖和等高線圖等。8714.2.1 簡介簡介 4、測試本錢、測試本錢 集成電路的測試本錢來源于測試設(shè)備與測集成電路的測試本錢來源

54、于測試設(shè)備與測試行為兩個方面。試行為兩個方面。 測試設(shè)備方面的本錢又可以具體分成硬件測試設(shè)備方面的本錢又可以具體分成硬件與軟件兩局部。與軟件兩局部。 測試行為帶來的消耗來源于測試時間和測測試行為帶來的消耗來源于測試時間和測試人員費(fèi)用。試人員費(fèi)用。8814.2.2 數(shù)字電路測試方法數(shù)字電路測試方法 數(shù)字電路測試涉及三個根本概念。數(shù)字電路測試涉及三個根本概念。 輸入測試向量，也叫輸入向量或測試向量，輸入測試向量，也叫輸入向量或測試向量，指并行加到被測電路直接輸入的假設(shè)干指并行加到被測電路直接輸入的假設(shè)干0、1的組合。的組合。例如一個例如一個8輸入被測器件，它的一個測試向量可為輸入被測器件，它的一個

55、測試向量可為01110011。 測試圖形，輸入測試向量與被測器件在施加測試圖形，輸入測試向量與被測器件在施加此輸入時的無錯誤輸出響應(yīng)的總稱。此輸入時的無錯誤輸出響應(yīng)的總稱。 測試序列，一系列理想情況下可以此判斷被測試序列，一系列理想情況下可以此判斷被測器件有無失效的測試圖形。測試序列有完全、簡測器件有無失效的測試圖形。測試序列有完全、簡化或最簡，以及偽隨機(jī)等區(qū)別?；蜃詈?，以及偽隨機(jī)等區(qū)別。8914.2.2 數(shù)字電路測試方法數(shù)字電路測試方法 在測試方法上通常有以下幾種。在測試方法上通常有以下幾種。 1、實裝測試法、實裝測試法 2、比較測試法、比較測試法 3、測試圖形存儲法、測試圖形存儲法 4、

56、實時測試圖形產(chǎn)生法、實時測試圖形產(chǎn)生法 5、折中法、折中法9014.2.3 數(shù)字電路失效模型數(shù)字電路失效模型 數(shù)字集成電路測試中通?？紤]的失效有：數(shù)字集成電路測試中通常考慮的失效有： 固定錯誤固定錯誤(Stuckat Faults)； 干擾錯誤干擾錯誤(Bridging Faults)； 固定開路錯誤固定開路錯誤(Stuckopen Faults)； 圖形敏感錯誤圖形敏感錯誤(Pattern Sensitive Faults)。 前兩種失效存在于各種工藝的數(shù)字集成電路前兩種失效存在于各種工藝的數(shù)字集成電路中，固定開路錯誤通常應(yīng)用于中，固定開路錯誤通常應(yīng)用于CMOS工藝的數(shù)字工藝的數(shù)字IC測試，

57、而最后一種，一般用于具有規(guī)那么結(jié)構(gòu)測試，而最后一種，一般用于具有規(guī)那么結(jié)構(gòu)的特定器件，如的特定器件，如RAM和和ROM。9114.2.3 數(shù)字電路失效模型數(shù)字電路失效模型 (1)固定錯誤固定錯誤輸入輸入ABC無錯誤無錯誤輸出輸出存在存在s-a失效時的實際輸出失效時的實際輸出ZA s-a-0A s-a-1B s-a-0B s-a-1C s-a-0C s-a-1Z s-a-0Z s-a-10001111111010011111111010101111111010111101111011001111111011011111011011101111110011110101010019214.2.3 數(shù)

58、字電路失效模型數(shù)字電路失效模型 (2)干擾錯誤干擾錯誤輸入測試向量A B C正確輸出錯誤輸出可判斷的失效情況0 1 110A s-a-1或Z s-a-01 0 110B s-a-1或Z s-a-01 1 010C s-a-1或Z s-a-01 1 101A或B或C s-a-0或Z s-a-09314.2.3 數(shù)字電路失效模型數(shù)字電路失效模型 (3)與與CMOS工藝相關(guān)的失效工藝相關(guān)的失效 9414.2.3 數(shù)字電路失效模型數(shù)字電路失效模型 另外，數(shù)字集成電路中還存在一些偶發(fā)性另外，數(shù)字集成電路中還存在一些偶發(fā)性錯誤，可分為兩類：錯誤，可分為兩類： 傳輸錯誤傳輸錯誤：射線、電源電壓波動等造成的：

59、射線、電源電壓波動等造成的數(shù)據(jù)錯誤；數(shù)據(jù)錯誤； 間歇性錯誤間歇性錯誤：電路中的某些不當(dāng)造成隨機(jī)：電路中的某些不當(dāng)造成隨機(jī)出現(xiàn)的錯誤。出現(xiàn)的錯誤。 在產(chǎn)生測試圖形時充分考慮以上的問題，在產(chǎn)生測試圖形時充分考慮以上的問題，以最大限度地覆蓋可能存在的失效。以最大限度地覆蓋可能存在的失效。9514.2.4 IDDQ-準(zhǔn)靜態(tài)電流測試分析法準(zhǔn)靜態(tài)電流測試分析法 一個一個p管短路的管短路的CMOS反相器的電流電壓波形反相器的電流電壓波形9614.2.4 IDDQ-準(zhǔn)靜態(tài)電流測試分析法準(zhǔn)靜態(tài)電流測試分析法 IDDQ測試有三種方案。測試有三種方案。 (1)每向量測試一次；每向量測試一次； (2)對測試圖形有選擇

60、地進(jìn)行對測試圖形有選擇地進(jìn)行IDDQ測試；測試； (3)增補(bǔ)測試圖形。增補(bǔ)測試圖形。 進(jìn)行進(jìn)行IDDQ測試的方法有兩種：片外測試和測試的方法有兩種：片外測試和芯片內(nèi)監(jiān)控。后者也稱內(nèi)建電流測試芯片內(nèi)監(jiān)控。后者也稱內(nèi)建電流測試(BIC test，Buildin Current Testing)。由于。由于VLSI中的絕大局中的絕大局部都采用部都采用CMOS工藝，工藝，IDDQ測試對純數(shù)字及數(shù)模測試對純數(shù)字及數(shù)模混合電路測試都是一種有效的手段。混合電路測試都是一種有效的手段。 9714.2.5 模擬電路及數(shù)?；旌想娐窚y試模擬電路及數(shù)?；旌想娐窚y試 1、模擬電路測試、模擬電路測試模擬電路的失效情況大致