計(jì)算機(jī)組成原理復(fù)習(xí)重點(diǎn)及要求

1、學(xué)習(xí)必備歡迎下載計(jì)算機(jī)組成原理復(fù)習(xí)重點(diǎn)及要求第二章運(yùn)算方法和運(yùn)算器1定點(diǎn)數(shù)的表示方法：掌握定點(diǎn)數(shù)的概念；掌握定點(diǎn)數(shù)的機(jī)器碼表示（主要是原碼、補(bǔ)碼和 移碼）。2定點(diǎn)數(shù)的運(yùn)算方法：掌握補(bǔ)碼加減運(yùn)算方法、溢出概念及檢測(cè)方法；理解原碼乘除運(yùn)算方 法3定點(diǎn)運(yùn)算器：掌握全加器的功能；掌握行波進(jìn)位加減法器的結(jié)構(gòu)及工作原理；理解多功能 ALU的結(jié)構(gòu)原理；掌握定點(diǎn)運(yùn)算器的基本結(jié)構(gòu)及其特點(diǎn)（包括 單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)和 三總線結(jié)構(gòu)）。4浮點(diǎn)數(shù)的表示方法：掌握浮點(diǎn)數(shù)的概念；掌握浮點(diǎn)數(shù)表示的一般格式；掌握浮點(diǎn)數(shù)規(guī)格化 表示的方法及其意義。5浮點(diǎn)數(shù)的運(yùn)算方法：掌握浮點(diǎn)數(shù)的加減運(yùn)算方法及步驟。第三章存儲(chǔ)系統(tǒng)1. 理解多

2、級(jí)存儲(chǔ)器體系結(jié)構(gòu)的意義及各級(jí)存儲(chǔ)器的主要作用；掌握主存各項(xiàng)性能指標(biāo)的含義。2. SRAM?儲(chǔ)器：理解存儲(chǔ)器芯片的邏輯結(jié)構(gòu)（包括存儲(chǔ)陣列、雙譯碼方式、讀寫控制等）； 掌握SRAM存儲(chǔ)器芯片的外部引腳特征（包括地址、數(shù)據(jù)、控制引腳）；掌握SRAM存儲(chǔ)器 的優(yōu)、缺點(diǎn)及主要用途；掌握 SRAM?儲(chǔ)器容量擴(kuò)充方法（包括位擴(kuò)展、字?jǐn)U展、字位同 時(shí)擴(kuò)展、多種字長(zhǎng)訪問(wèn)，以及與 CPU的連接等）。3. DRAM存儲(chǔ)器：掌握DRAM存儲(chǔ)器的存儲(chǔ)原理；理解 DRAM存儲(chǔ)器的刷新問(wèn)題及刷新方法； 掌握DRAM存儲(chǔ)器芯片的外部引腳特征；掌握 DRAM存儲(chǔ)器的優(yōu)、缺點(diǎn)及主要用途。4. ROM存儲(chǔ)器：掌握ROM存儲(chǔ)器的種類

3、；掌握幾種可編程 ROM勺擦、寫特點(diǎn)。5. Cache存儲(chǔ)器：掌握cache存儲(chǔ)器的作用及工作原理，理解程序局部性原理的意義；掌握cache-主存系統(tǒng)性能指標(biāo)的計(jì)算方法（包括命中率、平均訪問(wèn)時(shí)間及效率）；掌握各種主存與cache的地址映射方式及其特點(diǎn)，理解各種映射方式下的主存與 cache的地址格式及 其各字段的含義；理解替換策略對(duì) cache存儲(chǔ)器的意義。6虛擬存儲(chǔ)器：掌握虛擬存儲(chǔ)器的作用及相關(guān)概念；掌握各式虛擬存儲(chǔ)器的工作原理及特點(diǎn) （包括頁(yè)式、段式和段頁(yè)式虛擬存儲(chǔ)器）；掌握各式虛擬存儲(chǔ)器的地址變換過(guò)程，理解各 自的虛地址格式及其各字段的含義。第四章指令系統(tǒng)1 指令系統(tǒng)的基本概念：掌握機(jī)器

4、指令、指令系統(tǒng)、系列機(jī)、CISC RISC等概念。2指令格式：掌握指令格式的基本組成；掌握操作碼及其設(shè)計(jì)方法；掌握地址碼及其設(shè)計(jì)方 法；理解指令字及指令字長(zhǎng)度的相關(guān)概念。3尋址方式：掌握各種指令及數(shù)據(jù)的尋址方式；掌握指令格式中地址碼及其尋址方式的綜合 設(shè)計(jì)方法。4典型指令：掌握計(jì)算機(jī)系統(tǒng)典型指令的種類及其功能；掌握精簡(jiǎn)指令系統(tǒng)的主要特點(diǎn)。第五章中央處理器1. CPU的功能和組成：掌握CPU勺四項(xiàng)基本功能；掌握 CPU的基本組成部件及其功能；掌握 CPU內(nèi)部數(shù)據(jù)通路的分析方法，特別注意避免數(shù)據(jù)通路使用上的沖突。2. 指令周期：掌握指令周期、CPU周期（機(jī)器周期）、時(shí)鐘周期的基本概念，以及它們之間

5、 的關(guān)系；掌握指令周期的分析方法（如何劃分 CPU周期、如何避免數(shù)據(jù)通路沖突、如何繪制指令周期流程圖、如何確定各個(gè) CPU周期所需的控制信號(hào)等）。3時(shí)序產(chǎn)生器和控制方式：理解時(shí)序信號(hào)的作用和體制，掌握用時(shí)序信號(hào)控制操作時(shí)間的方 法。4微程序控制器：掌握微程序控制的基本思想；掌握微命令、微操作（包括相容和相斥） 、 微指令、微程序等概念；掌握微指令格式的基本組成及各部分的作用；掌握微程序控制器 的基本組成及各部分的作用；充分理解機(jī)器指令與微指令之間的差別與聯(lián)系；掌握微指令的編碼方法，包括微命令編碼方法（如直接表示、編碼表示和混合表示等）和微地址形成 方法（主要是多路轉(zhuǎn)移法）。5硬連線控制器：掌握

6、硬連線控制中，操作控制信號(hào)的邏輯表達(dá)式的設(shè)計(jì)方法。第六章總線系統(tǒng)1總線的概念和結(jié)構(gòu)形態(tài)：掌握總線的概念（包括總線、內(nèi)部總線、系統(tǒng)總線、I/O總線、總線帶寬等）；理解總線的結(jié)構(gòu)形態(tài)及其特點(diǎn)（包括單總線結(jié)構(gòu)和多總線結(jié)構(gòu)）；掌握總線 的內(nèi)部組成。2總線接口：掌握總線的幾種信息傳送方式及其特點(diǎn)（包括串行、并行和分時(shí)傳送）；理解接口的作用及功能。3總線的仲裁：理解總線仲裁的意義及仲裁的策略（采用優(yōu)先級(jí)或公平策略）；掌握幾種集中式仲裁法的特點(diǎn)（包括鏈?zhǔn)讲樵儭⒂?jì)數(shù)器定時(shí)查詢和獨(dú)立請(qǐng)求等）。4總線的定時(shí)：掌握總線一次信息傳送的過(guò)程，理解總線定時(shí)的意義；理解同步定時(shí)方式和 異步定時(shí)方式的特點(diǎn)。典型例題解題參考1

7、. 設(shè) x = 20100.11011011, y = 2100（-0.10101100）,按浮點(diǎn)運(yùn)算步驟，求 x + y。（舍入采用 “0 舍1入”法。）解：為方便人工計(jì)算，設(shè)浮點(diǎn)數(shù)格式為：階碼5位，用雙符號(hào)補(bǔ)碼（即變形補(bǔ)碼）表示，以便判斷階碼是否溢出；尾數(shù) 8位，用雙符號(hào)補(bǔ)碼表示，便于規(guī)格化處理。x、y均已規(guī)格化， 它們的浮點(diǎn)表示為X浮=00010，00.11011011y浮=00100,11.01010100求階差并對(duì)階Ex補(bǔ)-Ey #=Ex補(bǔ) + -Ey補(bǔ)=00010 + 11100=11110=(-2)。 所以，Exv Ey , Ex應(yīng)向Ey看齊，即Ex加2, Mx右移2位，得x浮=

8、00100, 00.00110110(11)括弧中的11即為保護(hù)位。尾數(shù)相加尾數(shù)相加時(shí)，保護(hù)位也參與00.0 0 1 1 0 1 1 0 (11)+ 11 . 0 1 0 1 0 1 0 011 . 1 0 0 0 1 0 1 0 (11)規(guī)格化處理尾數(shù)運(yùn)算結(jié)果的符號(hào)位與最高有效數(shù)字位相同，所以未規(guī)格化，應(yīng)執(zhí)行向左規(guī)格化處理，即尾數(shù)左移1位，同時(shí)，階碼減1,得00011，11.00010101(10)舍入處理由于尾數(shù)是負(fù)數(shù)的補(bǔ)碼，且保護(hù)位為10，按“ (舍 1入”法，應(yīng)作舍去處理，結(jié)果為：00011，11.00010101判溢出由于階碼兩個(gè)符號(hào)位相同(為 00),所以階碼未溢出，運(yùn)算結(jié)果正確，

9、即x + y浮=00011，11.00010101011x + y = 2 X(-0.11101011)2. 設(shè) x=2100X-O.11OO11O1), y=2101X-OO1O11O1O),按浮點(diǎn)運(yùn)算步驟，求 X + y。(舍入采用 “0 舍1入”法。)解：為方便人工計(jì)算，設(shè)浮點(diǎn)數(shù)格式為：階碼5位，用雙符號(hào)補(bǔ)碼(即變形補(bǔ)碼)表示，以便判斷階碼是否溢出；尾數(shù) 8位，用雙符號(hào)補(bǔ)碼表示，便于規(guī)格化處理。由于y未規(guī)格化，將其規(guī)格化為：y=2100 X-0.10110100)。于是有x浮=00100, 11.00110011y浮=00100,11.01001100求階差并對(duì)階由于Ex補(bǔ)=Ey補(bǔ)，所以

10、無(wú)需對(duì)階。尾數(shù)相加1 1 . 0 0 1 1 0 0 1 1+ 1 1 . 0 1 0 0 1 1 0 01 0.0 1 1 1 1 1 1 1規(guī)格化處理尾數(shù)運(yùn)算結(jié)果未規(guī)格化，應(yīng)向右規(guī)格化處理，即尾數(shù)右移1位，階碼加1,得00101, 11.00111111(1)舍入處理由于尾數(shù)是負(fù)數(shù)的補(bǔ)碼，且保護(hù)位為1 ,按“ 0舍 1入”法，應(yīng)作舍去處理，結(jié)果為00101, 11.00111111判溢出由于階碼兩個(gè)符號(hào)位相同(為 00)，所以階碼未溢出，運(yùn)算結(jié)果正確，即x + y浮=00101, 11.00111111101x + y = 2 X-0.11000001)3. 設(shè)有一個(gè)16位CPU，可按8位

11、和16位兩種字長(zhǎng)訪存。存儲(chǔ)器按字節(jié)編址。試用16KX 8位的SRAM芯片構(gòu)造64K X 16位的存儲(chǔ)器，并實(shí)現(xiàn)與 CPU的連接。解：由于16位字長(zhǎng)相當(dāng)于2個(gè)字節(jié)，所以，CPU以最低1位地址Ao在內(nèi)部控制輸出兩 個(gè)字節(jié)允許信號(hào)BE。和-BE1，麗控制訪問(wèn)存儲(chǔ)器的字長(zhǎng)。存儲(chǔ)器的組成及與 CPU的連 接如下圖所示。4. 設(shè)某機(jī)米用段式虛擬存儲(chǔ)器，其虛地址格式如下:4位 10位18位基號(hào)段號(hào)1段內(nèi)字號(hào)1則該機(jī)最多可允許24= 16個(gè)用戶程序投入運(yùn)行； 每個(gè)用戶程序最多可包含210= 1024個(gè)段； 每個(gè)段最多可包含218= 256K字；每個(gè)用戶程序的長(zhǎng)度最大為210X218= 228= 256M字5. CPU模型如下圖所示C1 呂R0R1R2R3通用寄存器敗抵地址總堆地址數(shù)據(jù)5數(shù)據(jù)6數(shù)據(jù)7數(shù)據(jù)10r r .304031/ J / 職|（據(jù)地址寄麗/地址o廂地址碼101MOVRO. R1102LADRI.6103ADDRLR2IQ4STO瞠(R3)105JMP101106ANDR1.R3107cachezyDR數(shù)據(jù)韁沖寄存器TT/LJzlPC稈序計(jì)數(shù)稱指令地殂總線7ZT丿卜八,.丿卜八 I卜PSW狀態(tài)字寄存器通往I/O端口CK02Cn時(shí)序發(fā)生器 操作控制器k0C指令 譯碼器,IR| OP碼|地址辰卩圖5