電子科大微電子工藝(第四章)淀積wg3-4-4

1、n本章主要內(nèi)容本章主要內(nèi)容 4.1 引言引言 4.2 4.3 4.4 4.5 1. 集成電路中的各種薄膜集成電路中的各種薄膜高低溫氧化硅（高低溫氧化硅（SiO2）薄膜、氮化硅）薄膜、氮化硅(Si3N4)薄膜、多晶硅薄膜、多晶硅(polySi)薄膜、各種金屬薄膜。薄膜、各種金屬薄膜。多層金屬化2. 多層金屬化多層金屬化 用來連接硅片上高密度堆積器件的那些金屬層薄膜和絕緣介質(zhì)層薄膜。 金屬層金屬層:電路中元器件之間的互連線。 介質(zhì)層介質(zhì)層:硅器件與金屬層之間或金屬層與金屬層之間的 電絕緣層。也稱為層間介質(zhì)層間介質(zhì)（ILD: Inter Layer Dielectric）材料：鋁(Al) 、銅(Cu

2、)名稱：M1、 M2關(guān)鍵層：線條寬度為關(guān)鍵尺寸，如0.18um（底層金屬M1）非關(guān)鍵層：上部金屬層，有更大線寬，如0.5um設(shè)計：金屬層寄生參數(shù)（電阻、電容）影響電路速度與功耗。成本：增加一金屬層，芯片成本增加：15%。金屬層：金屬層：ILD1作用：電學方面隔離晶體管器件和互連金屬層 物理方面隔離晶體管器件和可移動粒子等雜質(zhì)源器件與金屬層之間金屬層與金屬層之間介質(zhì)層（層間介質(zhì)介質(zhì)層（層間介質(zhì)ILD）：）：材料：SiO2或者玻璃3. 薄膜薄膜 淀積淀積 工藝工藝n本章重點介紹氧化硅（SiO2）、氮化硅（Si3N4）等絕緣薄膜以及多晶硅（polySi）薄膜的淀積。主要介紹化學氣相淀積CVD（Che

3、mical Vapor Deposition）工藝。n金屬和金屬化合物薄膜將在后續(xù)章節(jié)中介紹。1). 好的臺階覆蓋能力2). 填充高的深寬比間隙的能力3). 好的厚度均勻性4). 高純度和高密度5). 受控制的化學劑量6). 高度的結(jié)構(gòu)完整性和低的應(yīng)力7). 好的電學特性8). 對襯底材料或下層膜好的粘附性5.集成電路對薄膜的要求（薄膜特性）：集成電路對薄膜的要求（薄膜特性）：4. 薄膜的概念：薄膜的概念：在襯底上生長的薄固體物質(zhì)，在三維結(jié)構(gòu)中厚度遠遠小于長和寬。 （a）臺階覆蓋不好）臺階覆蓋不好 （b）臺階覆蓋好）臺階覆蓋好高的深寬比典型值大于高的深寬比典型值大于3:1，某些應(yīng)用中達到，某些

4、應(yīng)用中達到5:1甚至更大甚至更大（Chemical Vapor Deposition）：n反應(yīng)激活方式：有熱激活、等離子激活反應(yīng)激活方式：有熱激活、等離子激活 ( PECVD ) 和紫外光激活等。和紫外光激活等。n溫度：低溫溫度：低溫 ( 200 500oC)、中溫、中溫 ( 500 1000oC) 和和高溫高溫 ( 1000 1300oC) CVD。n壓力：有常壓壓力：有常壓 ( APCVD ) 和低壓和低壓 ( LPCVD ) CVD。n反應(yīng)室壁溫度：熱壁反應(yīng)室壁溫度：熱壁 CVD 和冷壁和冷壁 CVD 。n氣流方向：有臥式氣流方向：有臥式 CVD 和立式和立式 CVD。 集成電路制造中所

5、用的薄膜材料，包括介質(zhì)膜、半導體集成電路制造中所用的薄膜材料，包括介質(zhì)膜、半導體膜、導體膜等，幾乎都能用膜、導體膜等，幾乎都能用 CVD 工藝來淀積，例如：工藝來淀積，例如：介質(zhì)：介質(zhì)：SiO2、Si3N4、PSG、BSG、Al2O3、TiO2半導體：半導體：Si、Ge、GaAs、GaP、AlN、InAs、多晶硅、多晶硅導體：導體： Al、Ni、Au、Pt、Ti、W、Mo、WSi2 通常使用的化學氣相淀積氣源成核聚焦成束/島生長連續(xù)成膜5. CVD薄膜淀積反應(yīng)步驟薄膜淀積反應(yīng)步驟 1). 氣體傳輸至淀積區(qū)域：反應(yīng)氣體從反應(yīng)腔入口區(qū)域到硅片表面的淀積區(qū)域 2). 膜先驅(qū)物形成：氣相反應(yīng)導致膜先驅(qū)

6、物（將組成膜最初的原子和分子）和副產(chǎn)物的形成 3). 膜先驅(qū)物輸運：大量的膜先驅(qū)物輸運到硅片表面 4). 膜先驅(qū)物粘附：膜先驅(qū)物粘附在硅片表面 5). 膜先驅(qū)物擴散：膜先驅(qū)物向膜生長區(qū)域的表面擴散 6). 表面反應(yīng)：表面化學反應(yīng)導致膜淀積和副產(chǎn)物的生成 7). 副產(chǎn)物從表面解吸附：移除表面反應(yīng)的副產(chǎn)物 8). 副產(chǎn)物從反應(yīng)腔排出：反應(yīng)的副產(chǎn)物從沉積區(qū)域隨氣流流動到反應(yīng)腔出口并排出nCVD 淀積的例子：多晶硅薄膜的淀積的例子：多晶硅薄膜的CVD 淀積過程淀積過程 1). SiH4 (氣態(tài)) SiH2 (氣態(tài)) H2 (氣態(tài)) 氣體傳輸、高溫分解形成膜先驅(qū)物之中間反應(yīng)物SiH2 2). SiH4

7、(氣態(tài)) SiH2 (氣態(tài)) Si2H6 (氣態(tài)) 膜先驅(qū)物形成、并向襯底表面輸運、吸附、擴散 3). Si2H6 (氣態(tài)) 2Si (固態(tài)) + 3H2 (氣態(tài)) 表面反應(yīng)、釋放副產(chǎn)物（成核島生長橋聯(lián)成膜 ） n 硅烷（硅烷（SiH4）的自燃特性）的自燃特性 停滯層停滯層 1). 反應(yīng)速率限制（低壓CVD） 淀積速率受反應(yīng)速度限制，這是由于反應(yīng)溫度或壓力過低(傳輸速率快)，提供驅(qū)動反應(yīng)的能量不足，反應(yīng)速率低于反應(yīng)物傳輸速度，有過量的反應(yīng)物有過量的反應(yīng)物滯留在襯底表面，淀積速率對溫度敏感。 2). 傳輸速率限制（常壓CVD） 淀積速率受反應(yīng)物傳輸速度限制，即不能提供足夠的反不能提供足夠的反應(yīng)物

8、應(yīng)物到襯底表面，速率對溫度不敏感。 1). 生長BPSG（做ILD1） SiH4 PH3B2H6O2 SiO2 PBH2 P2O5和B2O3的含量分別控制4 、26 2). 生長摻磷的PolySi SiH4 PH3 SiPH2APCVD通常用于淀積SiO2和摻雜的SiO2（PSG、BPSG、FSG等），這些薄膜主要用于層間介質(zhì)ILD和槽介質(zhì)填充。 1).用用210的的SiH4淀積淀積SiO2： SiH4O2 SiO2H2 溫度：450500 壓力：760Torr 優(yōu)點：可在金屬鋁連線上淀積SiO2作為ILD 缺點：臺階覆蓋能力和間隙填充能力都很差。正硅酸乙酯正硅酸乙酯 Si（C2H5O4） 8

9、 O3 SiO2 10 H2O 8 CO2 溫度：400 壓力：760Torr 淀積速率：100nm/分 優(yōu)點：溫度低、淀積速率快、臺階覆蓋能力和間隙 填充能力都較好 缺點： 淀積的SiO2膜多孔，致密性差，顆粒多在APCVD SiO2時摻雜PH3就能形成磷硅璃（PSG） PSG的優(yōu)點： a. 吸附可動離子電荷改善器件表面 b. 降低玻璃的軟化點溫度易于平坦化 PSG的缺點： 易吸潮，一般控制P2O5的含量在4以下n在APCVD SiO2時摻雜PH3、B2H6就能形成硼磷硅玻璃（BPSG ），彌補PSG的不足，通常BPSG做為第一層間介質(zhì)ILD1，回流溫度：900 980 （a）回流前 （b）

10、回流后n反應(yīng)速度限制；n硅片可以以很小的間隔垂直放置，生產(chǎn)效率高；n硅片垂直放置后，可避免管壁上掉下的顆粒對硅片的影響；n熱壁方式加熱，溫度均勻性好；n對溫度的控制較之對氣流的控制要容易得多，有利于改善膜厚和組分的均勻性；n良好臺階覆蓋和間隙填充能力。使用LPCVD工藝可以用來淀積氧化硅、氮化硅和多晶硅。1). LPCVD SiO2： 主要用做ILD、淺槽介質(zhì)填充和側(cè)墻等。用SiH4淀積SiO2： SiH4O2 SiO2H2 溫度：450 壓力：0.15.0Torr 缺點：臺階覆蓋能力和間隙填充能力都差。 Si（C2H5O4） SiO2 H2O CO2 溫度： 650750 壓力： 0.15.

11、0Torr 淀積速率：1015nm/分（遠遠小于APCVD） 優(yōu)點：臺階覆蓋能力和間隙填充能力都好，。 缺點：溫度較高，淀積速率慢 用TEOS熱分解淀積SiO2：TEOS室溫下為液態(tài)，室溫下為液態(tài)，沸點沸點168 TEOS工藝系統(tǒng)2TEOS工藝系統(tǒng)3nCVD 法 SiO2 膜中的硅來自外加的反應(yīng)氣體；而熱氧化法 SiO2 膜中的硅來自硅襯底本身，氧化過程中要消耗掉一部分襯底中的硅。nCVD 法的反應(yīng)發(fā)生在 SiO2 的表面，膜厚與時間始終成線性關(guān)系；而熱氧化法時，一旦 SiO2 膜形成以后，反應(yīng)劑必須穿過 SiO2 膜，反應(yīng)發(fā)生在 SiO2/Si 界面上，淀積速率變慢。n CVD 法溫度較低，

12、可減輕雜質(zhì)再分布和硅片的熱形變，但膜的質(zhì)量較差，通常需經(jīng)增密處理；而熱氧化法的溫度高，SiO2 結(jié)構(gòu)致密，膜的質(zhì)量較好，其界面態(tài)、固定電荷、可動電荷等表面電荷密度都比沉積的低。介電常數(shù)為 6.9，遠大于 SiO2 的 3.9；化學穩(wěn)定性好，僅被熱 H3PO4 腐蝕；抗氧化能力強，廣泛用于對氧化的掩蔽。950時，厚度 10nm 的 Si3N4 能掩蔽 700nm 的濕氧氧化；應(yīng)力很大，硅襯底與 Si3N4 間用 SiO2 作為緩沖層；掩蔽 Na+ 離子能力強 ；對各種氣體 、水汽以及 P、B、As、O2、Ga、In 等有較強的掩蔽能力，為極好的鈍化材料。2). LPCVD Si3N4 3 SiH

13、2Cl2 4 NH3 Si3N4 6 HCl 6 H2 溫度： 700800 壓力： 0.15.0Torr 做硬掩膜用于淺槽隔離；用于局部氧化（LOCOS）屏蔽氧化層；用做鈍化層；用做電容介質(zhì)，但不能用做ILD（大電容）。 n影響影響LPCVD Si3N4薄膜質(zhì)量的主要因素：薄膜質(zhì)量的主要因素：總反應(yīng)壓力反應(yīng)物濃度淀積溫度和溫度梯度3). LPCVD 摻雜的PolySi在MOS器件中用做柵電極摻雜的PolySi做多晶電阻SiH4 Si 2H2 溫度：575650 壓力： 0.21.0Torr 淀積速率：1020nm/分n通過摻雜可得到特定的電阻n與SiO2有優(yōu)良的界面特性n和后續(xù)高溫工藝的兼容

14、性n比金屬電極（如Al）更高的可靠性n在陡峭的結(jié)構(gòu)上淀積的均勻性n實現(xiàn)柵的自對準工藝AsH3、PH3、B2H6也可在淀積后進行擴散或離子注入摻雜 更低的工藝溫度（250-450） 對高的深度比間隙有好的填充能力 淀積的膜對硅片有優(yōu)良的粘附能力 高的淀積速率 少的針孔和空洞，因而有高的膜密度 工藝溫度低，因而應(yīng)用范圍廣nPECVD設(shè)備：設(shè)備：通過在真空腔中給反應(yīng)氣體施加等離子體能量（即通常施加射頻功率幾百瓦，頻率幾百千赫茲或幾十兆赫茲），使反應(yīng)氣體激發(fā)產(chǎn)生化學活性很強的分子、原子，從而促使化學反應(yīng)淀積成膜。a. 用 SiH4加O2 淀積SiO2： SiH4O2 SiO2H2 溫度：350 壓力：

15、0.11.0Torr 淀積速率：5060nm/min 缺點：顆粒較多1). PECVD b. 用 SiH4加N2 O淀積SiO2： SiH42N2 OSiO22N2 2H2 溫度：350 壓力：0.11.0Torr 淀積速率：5060nm/min 優(yōu)點：顆粒少PECVD的成膜溫度比APCVD和LPCVD還要低（通常在300400 ）淀積速率高冷壁反應(yīng)，產(chǎn)生顆粒少與APCVD SiO2 比更均勻，針孔少做頂層的鈍化層做ILD和槽填充 SiH4 NH3 SixNY HZ H2 SiH4 N2 SixNY HZ H2 溫度：350 壓力：0.11.0Torr 淀積速率：2030nm/min2). P

16、ECVD 氮化硅氮化硅n冷壁反應(yīng)，產(chǎn)生顆粒少n氮化硅膜的成分不成化學比n應(yīng)力比較大主要做頂層的鈍化層前驅(qū)物易在A 270o 處淀積，形成懸出，導致薄膜淀積空洞氣壓氣壓錐形結(jié)構(gòu)錐形結(jié)構(gòu)淀積淀積/刻蝕刻蝕/淀積淀積影響臺階覆蓋因素影響臺階覆蓋因素吸附的前驅(qū)物的表面遷移率吸附的前驅(qū)物的表面遷移率介質(zhì)在集成電路應(yīng)用中有兩個重要的方面：介質(zhì)在集成電路應(yīng)用中有兩個重要的方面： 一、介電常數(shù)一、介電常數(shù) 二、器件隔離二、器件隔離 降低RC延遲的工藝方法：1)增加金屬互連線電導率; 2)降低層間介質(zhì)介電常數(shù)，即使用低k層間介質(zhì)。 1）DRAM存儲器：提高存儲密度（Ta2O5, k=2030; BST, k值約為幾百.） 2）柵氧化層：避免隧穿效應(yīng)（0.18um, tox=2nm; 90nm, tox=1nm.）Mo 和 TiNn舉例（氣相外延VPE工藝）： VPE本質(zhì)是一種化學氣相淀積（CVD），其工藝如下： SiCl4 H2 SiHCl （用于常壓外延） SiH2Cl2 H2 SiHCl （用于低壓外延） 反應(yīng)溫度：11001200，射頻感應(yīng)加熱外延設(shè)備：國內(nèi)外現(xiàn)流行桶式反應(yīng)爐 根據(jù)要求控