三人多數表決電路

1、實驗十九 三人多數表決電路的設計一、設計目的1、掌握用門電路設計組合邏輯電路的方法。2、掌握用中規(guī)模集成組合邏輯芯片設計組合邏輯電路的方法。3、要求同學們能夠根據給定的題目，用幾種方法設計電路。 二、設計要求1、用三種方法設計三人多數表決電路。2、分析各種方法的優(yōu)點和缺點。3、思考四人多數表決電路的設計方法。要求用三種方法設計一個三人多數表決電路。要求自擬實驗步驟，用所給芯片實現電路。三、參考電路設按鍵同意燈亮為輸入高電平（邏輯為1），否則，不按鍵同意 為輸入低電平（邏輯為0）。輸出邏輯為1表示贊成；輸出邏輯為0表示表示反對。 根據題意和以上設定，列邏輯狀態(tài)表如表19-1。表19-1

2、ABCF00000010010001111000101111011111       由邏輯狀態(tài)表可知，能使輸出邏輯為1的只有四項：第4、6、7、8  項。故，表決器的輯邏表達式應是：                            

3、      從化簡后的邏輯表達式可知，前一項括號中表達的是一個異或門 關系。因此，作邏輯圖如下。                        圖191 三人表決電路 經常用來設計組合邏輯電路的MSI芯片主要是：譯碼器和數據選擇器。設計步驟前幾步同上，寫出的邏輯函數表達式可以不化簡，直接用

4、最小項之和的形式，然后根據題目要求選擇合適的器件，并且畫出原理圖實現。四、實驗設備與器件本實驗的設備和器件如下： 實驗設備：數字邏輯實驗箱，邏輯筆，萬用表及工具； 實驗器件：74LS00、74LS20、74LS138、74LS153等。五、實驗報告要求1、寫出具體設計步驟，畫出實驗線路。2、根據實驗結果分析各種設計方法的優(yōu)點及使用場合。實驗二十 序列脈沖檢測器的設計一、設計目的1、學習時序邏輯電路的設計與調試方法。2、了解序列脈沖發(fā)生器和序列脈沖檢測器的功能區(qū)別及設計方法。二、設計要求及技術指標1、設計一個序列脈沖檢測器，當連續(xù)輸入信號110時，該電路輸出為1，否則輸出為0。2、確定合理的總體

5、方案。對各種方案進行比較，以電路的先進性、結構的繁簡、成本的高低及制作的難易等方面作綜合比較。自擬設計步驟，寫出設計過程，選擇合適的芯片，完成畫出電路圖。3、組成系統。在一定幅面的圖紙上合理布局，通常是按信號的流向，采用左進右出的規(guī)律擺放各電路，并標出必要的說明。注意：還需設計一個序列脈沖產生器，作為序列脈沖檢測器的輸入信號。4、用示波器觀察實驗中各點電路波形，并與理論值相比較，分析實驗結論。三、設計說明與提示 CP Z 序列檢測器 XQD QC QB QA 十進制計數CPCP圖20-1 串行輸入序列脈沖檢測器原理框圖圖20-1串行輸入序列脈沖檢測器原理框圖。它的功能是：對輸入信號X逐位進行檢

6、測，若輸入序列中出現“110”，當最后的“0”在輸入端出現時，輸出Z為“1”；若隨后的輸出信號序列仍為“110”，則輸出端Z仍為“1”。其他情況下，輸出端Z為“0”。其輸入輸出關系如下：時鐘CP12345678輸入X 01101110輸出Z 00010001調試要點：1、分塊調試，即先調試出序列脈沖產生器的電路，再調試序列脈沖檢測器的電路。2、序列脈沖產生器和序列脈沖檢測器應保證同步。脈沖發(fā)生器電路的形式很多，為使電路簡單化，可以用十進制計數器的最高位作為輸出。 四、實驗設備與器件本實驗的設備和器件如下： 實驗設備：數字邏輯實驗箱、雙蹤示波器、邏輯筆，萬用表及工具； 實驗器件：74LS00、7

7、4LS112、74LS290、555定時器和電阻電容若干。四、設計報告要求1、畫出總體原理圖及總電路框圖。2、單元電路分析。3、測試結果及調試過程中所遇到的故障分析。實驗十一 多路智力搶答裝置一、實驗目的1、 學習數字電路中D觸發(fā)器、分頻電路、多諧振蕩器、CP時鐘脈沖源等單元電路的綜合運用。2、 熟悉多路智力搶答裝置的工作原理。3、 了解簡單數字系統實驗、調試及故障排除方法。二、實驗原理圖11-1為供四人用的智力搶答裝置線路，用以判斷搶答優(yōu)先權。 圖11-1智力搶答裝置原理圖 圖中F1為四D觸發(fā)器74LS175，它具有公共置0端和公共CP端,引腳排列見附錄；F2為雙4輸入與非門74LS20；F

8、3是由74LS00組成的多諧振蕩器；F4是由74LS74組成的四分頻電路，F3、F4組成搶答電路中的CP時鐘脈沖源，搶答開始時，由主持人清除信號，按下復位開關S，74LS175的輸出Q1Q4全為0，所有發(fā)光二極管LED均熄滅，當主持人宣布“搶答開始”后，首先作出判斷的參賽者立即按下開關，對應的發(fā)光二極管點亮，同時，通過與非門F2送出信號鎖住其余三個搶答者的電路，不再接受其它信號，直到主持人再次清除信號為止。三、實驗設備與器件1、+5V直流電源； 2、邏輯電平開關；3、邏輯電平顯示器； 4、雙蹤示波器；5、數字頻率計； 6、直流數字電壓表；7、74LS175、74LS20、74LS74和74LS

9、00。四、實驗內容與步驟1、測試各觸發(fā)器及各邏輯門的邏輯功能。2、圖11-1接線，搶答器五個開關接實驗裝置上的邏輯開關、發(fā)光二極管接邏輯電平顯示器。3、斷開搶答器電路中CP脈沖源電路，單獨對多諧振蕩器F3及分頻器F4進行調試，調整多諧振蕩器10K電位器，使其輸出脈沖頻率約4KHz，觀察F3及F4輸出波形及測試其頻率。4、 試搶答器電路功能接通+5電源，CP端接實驗裝置上連續(xù)脈沖源，取重復頻率約1KHz。（1）搶答開始前，開關K1、K2、K3、K4均置“0”，準備搶答，將開關S置“0”，發(fā)光二極管全熄滅，再將S置“1”。搶答開始，K1、K2、K3、，K4某一開關置“1”，觀察發(fā)光二極管的亮、滅情

10、況，然后再將其它三個開關中任一個置“1”，觀察發(fā)光二極的亮、滅有否改變。（2）重復（1）的內容，改變K1、K2、K3、K4任一個開關狀態(tài)，觀察搶答器的工作情況。（3）整體測試斷開實驗裝置上的連續(xù)脈沖源，接入F3及F4，再進行實驗。五、實驗預習要求若在圖11-1電路中加一個計時功能，要求計時電路顯示時間精確到秒，最多限制為2分鐘，一旦超出限時，則取消搶答權，電路如何改進。六、實驗報告1、 分析智力搶答裝置各部分功能及工作原理。2、 總結數字系統的設計、調試方法。3、 分析實驗中出現的故障及解決辦法。實驗十二 數字電子秒表 一、實驗目的1、學習數字電路中JK觸發(fā)器、時鐘發(fā)生器及計數、譯碼顯示等單元

11、電路的綜合應用。2、學習電子秒表的調試方法。二、實驗原理圖12-1為電子秒表的電原理圖。按功能分成三個單元電路進行分析。 1、控制電路圖12-1中單元為用集成JK觸發(fā)器組成的控制電路為三進制計數器，圖12-2為三進制計數器的狀態(tài)轉換圖。其中00狀態(tài)為電子秒表保持狀態(tài), 01狀態(tài)為電子秒表清零狀態(tài), 10狀態(tài)為電子秒表計數狀態(tài)。 JK觸發(fā)器在電子秒表中的職能是為計數器提供清零信號和計數信號。注意：調試的時候先對JK觸發(fā)器清零。2、時鐘發(fā)生器圖12-1中單元為用555定時器構成的多諧振蕩器，是一種性能較好的時鐘源。圖12-1 電子秒表原理圖調節(jié)電位器 RW ，使在輸出端3獲得頻率為50HZ的矩形波

12、信號，當JK觸發(fā)器Q21時，門5開啟，此時50HZ脈沖信號通過門5作為計數脈沖加于計數器的計數輸入端CP2。  圖12-3 74LS90引腳排列   00011011圖12-2 JK觸發(fā)器組成的三進制狀態(tài)轉換圖   4、計數及譯碼顯示二五十進制加法計數器74LS90構成電子秒表的計數單元，如圖12-1中單元所示。其中計數器接成五進制形式，對頻率為50HZ的時鐘脈沖進行五分頻，在輸出端Q3 取得周期為0.1S的矩形脈沖，作為計數器的時鐘輸入。計數器及計數器接成8421碼十進制形式，其輸出端與實驗裝置上譯碼顯示單元的相應輸入端連接，可顯示0.10.

13、9秒；19.9秒計時。注：集成異步計數器74LS9074LS90是異步二五十進制加法計數器，它既可以作二進制加法計數器，又可以作五進制和十進制加法計數器。圖12-3為74LS90引腳排列，表12-1為功能表。表12-1輸 入輸 出功 能清 0置 9時 鐘Q3 Q2 Q1 Q0R0(1)、R0(2)S9(1)、S9(2)CP1 CP2110××0× ×0000清 00××011× ×1001置 90 ×× 00 ×× 0 1Q0 輸 出二進制計數1 Q3Q2Q1輸出五進制計數

14、QAQ3Q2Q1Q0輸出8421BCD碼十進制計數QD Q0Q3Q2Q1輸出5421BCD碼十進制計數1 1不 變保 持通過不同的連接方式，74LS90可以實現四種不同的邏輯功能；而且還可借助R0(1)、R0(2)對計數器清零，借助S9(1)、S9(2)將計數器置9。其具體功能詳述如下：(1) 計數脈沖從CP1輸入，Q0作為輸出端，為二進制計數器。(2) 計數脈沖從CP2輸入，Q3Q2Q1作為輸出端，為異步五進制加法計數器。(3) 若將CP2和Q0相連，計數脈沖由CP1輸入，Q3、Q2、Q1、Q0作為輸出端，則構成異步8421碼十進制加法計數器。(4) 若將CP1與Q3相連，計數脈沖由CP2輸

15、入，Q0、Q3、Q2、Q1作為輸出端，則構成異步二五混合進制計數器。(5) 清零、置9功能。1） 異步清零 當R0(1)、R0(2)均為“1”；S9(1)、S9(2)中有“0”時，實現異步清零功能，即Q3Q2Q1Q00000。2）置9功能當S9(1)、S9(2)均為“1”；R0(1)、R0(2)中有“0”時，實現置9功能，即Q3Q2Q1Q01001。 三、實驗設備 1、5V直流電源； 2、雙蹤示波器； 3、直流數字電壓表； 4、數字頻率計； 5、單次脈沖源； 6、連續(xù)脈沖源； 7、邏輯電平開關； 8、邏輯電平顯示器；9、譯碼顯示器； 10、74LS00×2、555×1、74

16、LS90×3和74LS112、 電位器、電阻和電容若干。 四、實驗內容與步驟由于實驗電路中使用器件較多，實驗前必須合理安排各器件在實驗裝置上的位置，使電路邏輯清楚，接線較短。實驗時，應按照實驗任務的次序，將各單元電路逐個進行接線和調試，即分別測試基本RS觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、時鐘發(fā)生器及計數器的邏輯功能，待各單元電路工作正常后，再將有關電路逐級連接起來進行測試，直到測試電子秒表整個電路的功能。這樣的測試方法有利于檢查和排除故障，保證實驗順利進行。1、 控制電路（JK觸發(fā)器）的測試 測試方法為:加三個單脈沖,看是否完成類似圖12-2的三個有效狀態(tài)的一次循環(huán)。2、 時鐘發(fā)生器的測試 測試方法參考實驗十五，用示波器觀察輸出電壓波形并測量其頻率，調節(jié)RW，使輸出矩形波頻率為50Hz3、 計數器的測試 (1) 計數器接成五進制形式，RO(1)、RO(2)、S9(1)、S9(2)接邏輯開關輸出插口，CP2接單次脈沖源,CP1接高電平“1”，Q3Q0接實驗設備上譯碼顯示輸入端D、C、B、A,按表12-1測試其邏輯功能，記錄之。 (2) 計數器及計數器接成8421碼十進制形式，同內容（1）進行邏輯功能測試。記錄之。 (3) 將計數器、級連，進行邏輯功能測試。記錄之。4、 電子秒表的整體測試 各單元電路測試正常后，按圖12-1把幾個單元電路連接