雙端口存儲器原理實驗

1、華中科技大學實驗報告實驗名稱 雙端口存儲器原理實驗 成績 實驗日期 第 2 次試驗 指導老師 陳國平 專業(yè) 計科 班號 組別 學生姓名 同組學生 一、實驗目的1. 了解雙端口靜態(tài)存儲器IDT7132的工作特性及其使用方法2. 了解半導體存儲器怎樣存儲和讀取數(shù)據(jù)。3. 了解雙端口存儲器怎樣并行讀寫，并分析沖突產(chǎn)生的情況。二、實驗電路圖3.2示出了雙端口存儲器的實驗電路圖。這里使用一片IDT7132（2048×8位），兩個端口的地址輸入A8A10引腳接地，因此實際使用的存儲容量為256字節(jié)。左端口的數(shù)據(jù)輸出接數(shù)據(jù)總線DBUS，右端口的數(shù)據(jù)輸出端接指令總線IBUS。IDT7132有六個控制

2、引腳：CEL#、LR/W#、OEL#、CER#、RR/W#、OER#。CEL#、LR/W#、OEL#控制左端口讀、寫操作；CER#、RR/W#、OER#控制右端口的讀寫操作。CEL#為左端口選擇引腳，低電平有效；當CEL#1時，禁止對左端口的讀、寫操作。LR/W#控制對左端口的讀寫。當LR/W#=1時，左端口進行讀操作；LR/W#0時，左端口進行寫操作。OEL#的作用等同于三態(tài)門，當OEL#0時，允許左端口讀出的數(shù)據(jù)送到數(shù)據(jù)總線DBUS上；當OEL#1時，禁止左端口的數(shù)據(jù)放到DBUS。因此，為便于理解，在以后的實驗中，我們將OEL#引腳稱為RAM_BUS#?？刂朴叶丝诘娜齻€引腳與左端口的三個完

3、全類似，這里不再贅述。有兩點需要說明：（1） 右端口讀出的數(shù)據(jù)（更確切的說法是指令）放到指令總線IBUS上而不是數(shù)據(jù)總線DBUS，然后送到指令寄存器IR。（2） 所有數(shù)據(jù)/指令的寫入都使用左端口，右端口作為指令端口，不需要進行數(shù)據(jù)的寫入，因此我們將右端口處理成一個只讀端口，已將RR/W#固定接高電平，OER#固定接地。這兩點請同學好好理解。存儲器左端口的地址寄存器AR和右端口的地址寄存器PC都使用2片74LS163，具有地址遞增的功能。同時，PC在以后的實驗當中也起到程序計數(shù)器的作用。左右端口的數(shù)據(jù)和左右端口的地址都有特定的顯示燈顯示。存儲器地址和寫入數(shù)據(jù)都由實驗臺操作板上的二進制開關分時給出

4、。當LDAR#0時，AR在T2時從DBUS接收來自SW7SW0的地址；當AR11時，在T2存儲器地址加1。LDAR#和AR1不能同時有效。在下一個時鐘周期，令CEL#0，LR/W#0，則在T2的上升沿開始進行寫操作，將SW7SW07設置的數(shù)據(jù)經(jīng)DBUS寫入存儲器。三、實驗任務1. 按圖3.2所示，將有關控制信號和二進制開關對應接好，仔細復查一遍，然后接通電源。2. 將二進制數(shù)碼開關SW7SW0（SW0為最低位）設置為00H，將其作為存儲器地址置入AR；然后將二進制開關的00H作為數(shù)據(jù)寫入RAM中。用這個方法，向存儲器的10H、20H、30H、40H單元依次寫入10H、20H、30H和40H。3

5、. 使用存儲器的左端口，依次將第2步存入的5個數(shù)據(jù)讀出，觀察各單元中存入的數(shù)據(jù)是否正確。記錄數(shù)據(jù)。注意：禁止兩個或兩個以上的數(shù)據(jù)源同時向數(shù)據(jù)總線上發(fā)送數(shù)據(jù)！在本實驗中，當存儲器進行讀出操作時，務必將SW_BUS#的三態(tài)門關閉。而當向AR送入數(shù)據(jù)時，雙端口存儲器也不能被選中。4. 通過存儲器的右端口，將第2步存入的5個數(shù)據(jù)讀出，觀察結果是否與第3步結果相同。記錄數(shù)據(jù)。5. 雙端口存儲器的并行讀寫和訪問沖突。將CEL#、CER#同時置為0，使存儲器的左右端口同時被選中。當AR和PC的地址不相同時，沒有訪問沖突；地址相同時，由于都是讀操作，也不會沖突。如果左右端口地址相同，且一個進行讀操作，一個進行

6、寫操作，就會發(fā)生沖突。檢測沖突的方法：觀察兩個端口的“忙”信號輸出指示燈BUSYL#和BUSYR#。BUSYL#/BUSYR#燈亮（為0）時，不一定發(fā)生沖突，但發(fā)生沖突時，BUSYL#/BUSYR#必定亮。 四、實驗要求1. 做好實驗預習，掌握IDT7132雙端口存儲器的功能特性和使用方法。2. 寫出實驗報告，內(nèi)容是：(1) 實驗目的。(2) 實驗任務3的數(shù)據(jù)表格。(3) 實驗任務4的數(shù)據(jù)表格。(4) 實驗任務5的檢測結果。五、實驗步驟 1. 置DP=1,DB=0,編程開關撥到正常位置。 按電路圖要求,將有關控制信號和二進制開關對應接好,反復檢查后,接通電源。數(shù)據(jù)通路LDAR#LDPC#CEL

7、#LR/W#RAM_BUS#CER#SW_BUS#電平開關K0K1K2K3K4K5K6AR+1 和 PC+1 兩個信號接地.3. 將二進制數(shù)碼開關SW7-SW0(SW0為最低位)設置為00H,將其作為存儲器地址置入AR;然后將二進制開關的00H作為數(shù)據(jù)寫入RAM中.用這個方法,向存儲器的10H,20H,30H,40H單元依次寫入10H,20H,30H,40H.任務:將00H,10H,20H,30H,40H分別寫入存儲器單元00H,10H,20H,30H,40H.(1) 令K0(LDAR#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS

8、#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#電平開關K0K1K2K3K4K5K6狀態(tài)0×1×110  置SW7-SW0=00H, SW7SW6SW5SW4SW3SW2SW1SW000000000按QD按鈕,將00H打入地址寄存器AR.(2) 令K0(LDAR#)=1, K2(CEL#)=0, K3(LR/W#)=0, K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#電平開關K0K1K2K

9、3K4K5K6狀態(tài)1×00110  置SW7-SW0=00H, SW7SW6SW5SW4SW3SW2SW1SW000000000按QD按鈕,將00H寫入存儲器00H單元.(3) 重復1和2,只是改變SW7-SW0分別為10H,20H,30H,40H,分別將10H,20H,30H,40H  寫入存儲器單元10H,20H,30H,40H. 實驗數(shù)據(jù)記錄表：存儲單元地址存儲單元數(shù)據(jù)/指令00H00H10H10H20H20H30H30H40H40H3.使用存儲器的左端口,依次將第2步存入的5個數(shù)據(jù)讀出,觀察各單元中存入的數(shù)據(jù)是否正確.記錄數(shù)據(jù)。（注意:禁止兩個或

10、兩個以上的數(shù)據(jù)源同時向數(shù)據(jù)總線上發(fā)送數(shù)據(jù)!在本實驗中,當存儲器進行讀出操作時,務必將SW_BUS#的三態(tài)門關閉.而當向AR送入數(shù)據(jù)時,雙端口存儲器也不能被選中. ）任務:從左端口讀出存儲器00H,10H,20H,30H,40H的內(nèi)容.(1) 令K0(LDAR#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#電平開關K0K1K2K3K4K5K6狀態(tài)0×1×110  置SW7-SW0=00H, S

11、W7SW6SW5SW4SW3SW2SW1SW000000000按QD按鈕,將00H打入地址寄存器AR.(2) 先令 K6(SW_BUS#)=1,再令 K2(CEL#)=0, K3(LR/W#)=1, K4(RAM_BUS#)=0, K5(CER#)=1,則在數(shù)據(jù)總線DBUS上顯示出存儲器單元00H的內(nèi)容00H。(3) 重復1和2的方法,只是改變1中SW7-SW0的值分別為10H,20H,30H,40H,則可在數(shù)據(jù)總線DBUS上觀察到存儲器單元10H,20H,30H,40H的內(nèi)容分別為10H,20H,30H,40H.實驗結果記錄表1：存儲單元地址存儲單元數(shù)據(jù)/指令DBUS顯示結果00H00H00

12、00000010H10H0001000020H20H0010000030H30H0011000040H40H010000004.通過存儲器的右端口,將第2步存入的5個數(shù)據(jù)讀出,觀察結果是否與第3步結果相同.記錄數(shù)據(jù)。任務:從右端口讀出存儲器00H,10H,20H,30H,40H的內(nèi)容.(1) 令K1(LDPC#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1, K5(CER#)=1, K6(SW_BUS#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#電平開關K0K1K2K3K4K5K6狀態(tài)×01×110 

13、 置SW7-SW0=00H, SW7SW6SW5SW4SW3SW2SW1SW000000000按QD按鈕,將00H打入PC.(2) 令 K6(SW_BUS#)=1, K2(CEL#)=1, K5(CER#)=1,則在指令總線IBUS上顯示出存儲器單元00H的內(nèi)容00H.(3) 重復1和2的方法,只是改變1中SW7-SW0的值分別為10H,20H,30H,40H,則可在指令總線IBUS上觀察到存儲器單元10H,20H,30H,40H的內(nèi)容分別為10H,20H,30H,40H.實驗結果記錄表2：存儲單元地址存儲單元數(shù)據(jù)/指令IBUS顯示結果00H00H0000000010H10H0001

14、000020H20H0010000030H30H0011000040H40H010000005.雙端口存儲器的并行讀寫和訪問沖突。(1) 令K0(LDAR#)=0, K1(LDPC#)=0, K2(CEL#)=1, K4(RAM_BUS#)=1, K5(CER#)=1,K6(SW_BUS#)=0.數(shù)據(jù)通路LDAR#LDPC#CEL#LR/W#RAM_BUS#CER#SW_BUS#電平開關K0K1K2K3K4K5K6狀態(tài)001×110置SW7-SW0=30H, SW7SW6SW5SW4SW3SW2SW1SW000110000按QD按鈕,將30H打入地址寄存器AR和程序計數(shù)器P

15、C.(2) 置K6(SW_BUS#)=1, K3(LR/W#)=1, K4(RAM_BUS#)=0.先令K5(CER#)=0, K2(CEL#)=1,這時BUSYL#指令燈不亮.令K2(CEL#)=0,這時BUSYL#指令燈亮,表示左端口在右端口之后和右端口同時對同一個地址讀,數(shù)據(jù)總線DBUS顯示30H,指令總線IBUS也顯示30H.再令K2(CEL#)=1,BUSYL#指示燈恢復不亮.(3) 置K6(SW_BUS#)=1, K3(LR/W#)=1, K4(RAM_BUS#)=0.先令K2(CEL#)=0, K5(CER#)=1,這時BUSYR#指示燈不亮.令K5(CER#)=0,這時BUSYR#指示燈亮,表示右端口在左端口之后和左端口同時對同一個地址讀,數(shù)據(jù)總線DBUS顯示30H,指令總線IBUS也顯示30H.再令K5(CER#)=1, BUSYR#指示燈恢復不亮.（注意：將CEL#,CER#同時置為0,使存儲器的左右端口同時被選中.當AR和PC的地址不相同時,由于都是讀操作,也不會沖