數(shù)字集成電路設(shè)計(jì)第2章制造工藝

1、第二章 制造工藝本章分為四部分: 制造工藝概述 設(shè)計(jì)規(guī)則 IC封裝 數(shù)字集成電路工藝的未來趨勢紫外線光掩模版光刻膠可進(jìn)行摻雜,離子注入，擴(kuò)散等工藝2.1引言n版圖版圖是集成電路從設(shè)計(jì)走向制造的橋梁，它包含了集成電路尺寸、各層拓?fù)涠x等器件相關(guān)的物理信息數(shù)據(jù)。n版圖(Layout)集成電路制造廠家根據(jù)這些數(shù)據(jù)來制造掩膜。 掩模版掩模版的作用的作用n掩膜上的圖形決定著芯片上器件或連接物理層的尺寸。因此版圖版圖上的幾何圖形尺寸與芯片上物理上的幾何圖形尺寸與芯片上物理層的尺寸直接相關(guān)層的尺寸直接相關(guān)。 設(shè)計(jì)規(guī)則n由于器件的物理特性和工藝的限制，芯片上物理層的尺寸進(jìn)而版圖的設(shè)計(jì)必須遵守特定特定的規(guī)則的規(guī)

2、則。n這些規(guī)則是各集成電路制造廠家根據(jù)本身的工藝特點(diǎn)工藝特點(diǎn)和技術(shù)水平技術(shù)水平而制定的。n因此不同的工藝，就有不同的設(shè)計(jì)規(guī)則。廠家提供設(shè)計(jì)規(guī)則n設(shè)計(jì)者只能根據(jù)廠家提供的設(shè)計(jì)設(shè)計(jì)者只能根據(jù)廠家提供的設(shè)計(jì)規(guī)則進(jìn)行版圖設(shè)計(jì)規(guī)則進(jìn)行版圖設(shè)計(jì)。n嚴(yán)格遵守設(shè)計(jì)規(guī)則可以極大地避免由于短路、斷路造成的電路失效和容差以及寄生效應(yīng)引起的性能劣化。 2.2 CMOS集成電路的制造N管的立體圖單阱工藝雙阱CMOS工藝的截面圖在CMOS工藝中,它要求把一個(gè)N管或P管都建立在同一硅材料上,因此有時(shí)我們會(huì)在襯底上建立一個(gè)稱為阱的特殊區(qū)域,在這個(gè)區(qū)域中半導(dǎo)體材料的類型與溝道的類型相反。即一個(gè)PMOS晶體管只能建立在n型襯底或

3、n阱內(nèi)，而一個(gè)NMOS晶體管則處于P型襯底或p阱內(nèi)。在現(xiàn)代工藝中越來越多得采用雙阱工藝。2.2.1 硅圓片n制造芯片的基礎(chǔ)材料是一個(gè)單晶輕摻雜圓片。典型直徑在4-12英寸之間，厚度最多為1mm。n一個(gè)初始的P-型圓片的摻雜水平大約為2*1021雜質(zhì)/m3，通常圓片的表面摻雜重些2.2.2 光刻n作用：當(dāng)要進(jìn)行某些工藝步驟，如氧化、刻蝕、金屬和多晶硅淀積，離子注入等時(shí)，需要把某一些區(qū)域采用對(duì)應(yīng)的光掩模遮蔽起來，從而對(duì)其它露出來的區(qū)域進(jìn)行上述的工藝步驟 步驟如下：實(shí)現(xiàn)有選擇性掩蔽的技術(shù)就稱為光刻一個(gè)光刻過程、第一步：氧化，將圓片暴露在約攝氏度的高純度氧和氫的混合氣體中，從而使圓片的整個(gè)表面淀積上一

4、層很薄的SiO2。氧化層既可用做絕緣層也可形成晶體管的柵。、第二步：涂光刻膠，通過旋轉(zhuǎn)圓片在其上均勻涂上一層厚約為um的光敏聚合物，它原本溶于有機(jī)溶劑，暴光后不可溶。這為負(fù)膠，正膠相反。、第三步：光刻機(jī)暴光，把一個(gè)含有我們要轉(zhuǎn)移到硅上的圖形的光柵（玻璃掩模）靠近圓片，若采用負(fù)光刻膠，則掩模上需要加工的區(qū)域是不透明的，其余部分是透明的。、第四步：光刻膠的顯影和烘光，用酸或堿溶液顯影圓片，去掉為暴光部分的光刻膠，然后把圓片放在低溫下慢慢烘光使留下的光刻膠變硬。第五步：酸刻蝕，去掉圓片上未被光刻膠覆蓋部分的材料。如二氧化硅第六步：旋轉(zhuǎn)、清洗和干燥，采用一種特殊的工具用去離子水來清洗圓片，再用氮?dú)膺M(jìn)行

5、干燥。第七步：各種工藝加工步驟，現(xiàn)在便可以對(duì)圓片的暴露部分進(jìn)行各種加工，如離子注入、金屬刻蝕等。第八步：去除光刻膠，用高溫等離子體有選擇地去除剩下的光刻膠而不破壞器件層。n集成電路最小特征尺寸的不斷縮小已成為半導(dǎo)體制造設(shè)備開發(fā)者的沉重負(fù)擔(dān)。因?yàn)橐D(zhuǎn)移的特征尺寸超出光源的波長范圍使達(dá)到所需要的分辨率和精度變得越來越困難。n當(dāng)線寬小到和光源波長可以比擬時(shí)，便會(huì)產(chǎn)生衍射現(xiàn)象，這時(shí)根本就無法暴光。2.2.3一些重復(fù)進(jìn)行的工藝步驟擴(kuò)散和離子注入:這兩個(gè)步驟可要求改變材料某些部分的摻雜濃度。例如：源區(qū)漏區(qū)、阱和襯底接觸的形成，多晶摻雜以及器件閾值的調(diào)整。它要求要摻雜的區(qū)域暴露在外，而圓片的其余部分用SiO

6、2。擴(kuò)散：將圓片放在石英管內(nèi)，再放入加熱爐中，并向管內(nèi)通入含有摻雜劑的氣體，最終使得摻雜劑同時(shí)垂直和水平地?cái)U(kuò)散入暴露的表面部分。最終摻雜劑的濃度在表面最大并隨進(jìn)入材料的深度按高斯分布降低。n離子注入：它的摻雜劑是以離子的形式進(jìn)入材料。n它會(huì)引導(dǎo)離子掃過半導(dǎo)體表面，離子的加速度決定了它們穿透材料的深度，離子流的大小和注入時(shí)間決定了劑量。因此離子法可以獨(dú)立控制注入深度和劑量。n 副作用：破壞晶格。即高能量注入過程中原子核碰撞，造成襯底原子移位，使材料出現(xiàn)缺陷，可采用退火工序解決。n淀積：即在圓片上反復(fù)淀積材料層。例如可化學(xué)氣相淀積（CVD）產(chǎn)生多晶，采用濺射工藝形成鋁互連層。刻蝕：材料一旦淀積后，

7、就可以用有選擇的刻蝕來形成如連線或接觸孔這樣的圖形。例如在刻蝕SiO2時(shí)常用HF酸。平面化：如果要在圓片表面可靠的淀積材料層，則保證半導(dǎo)體表面的平整是非常重要的。否則一層一層的金屬疊在一起會(huì)導(dǎo)致臺(tái)階的產(chǎn)生。2.2.4簡化的CMOS工藝流程（a)基礎(chǔ)材料：P+襯底及P外延層（b)淀積柵氧和氮化硅犧牲層 （作為緩沖層）后(a)整個(gè)工藝從一個(gè)P型襯底開始，它的表面是一層輕摻雜的P型外延層(b)之后淀積一層很薄的SiO2，它在以后將成為晶體管的柵氧層，然后再淀積一層 較厚的氮化硅犧牲層。(c)采用有源區(qū)掩膜互補(bǔ)區(qū)進(jìn)行等離子 刻蝕絕緣溝槽后(c)接著利用有源區(qū)掩膜的互補(bǔ)區(qū)域進(jìn)行等離子刻蝕，以形成隔離器件

8、的溝槽。(d)溝槽填充氧化物、CMP平整化及 移去氮化硅犧牲層后(d)在完成溝道阻擋注入后，溝槽內(nèi)填滿SiO2，接著進(jìn)行一系列的工序來平整表面。 這時(shí)，氮化硅犧牲層被移去。(e) N阱和VTP調(diào)整的離子注入(f) P阱和VTn調(diào)整的離子注入(e)用n阱掩膜只暴光n阱區(qū)域（圓片的其余部分為一層厚緩沖材料所覆蓋），之后 進(jìn)行注入-退火工序來調(diào)整阱的摻雜。接著是第二次注入步驟以調(diào)整P管的閾值 電壓。這一注入只對(duì)柵氧下面的區(qū)域的摻雜產(chǎn)生影響。(f)采用類似的操作（用其他摻雜劑）來形成P阱并調(diào)整N管的閾值。(g)多晶硅淀積與刻蝕后(h) n+源/漏及P+源/漏注入后。 這些步驟也摻雜多晶硅(g)借助多晶

9、硅掩膜的幫助將一多晶硅薄層進(jìn)行化學(xué)淀積并形成圖形。多晶硅用來 作為晶體管的柵電極和互連線材料。(h)依次用離子注入分別對(duì)P和N晶體管的源區(qū)和漏區(qū)（p+和n+)進(jìn)行摻雜。SiO2絕緣層淀積及接觸孔 刻蝕后在此之后，刻蝕掉未被多晶硅覆蓋的柵氧薄層，同樣的注入也用來對(duì)多晶硅表面 進(jìn)行摻雜以減小它的電阻率。因?yàn)槲磽诫s的多晶硅具有非常高的電阻率。接下來的工藝步驟是淀積多層金屬互連層、接觸孔、通孔等注意：在摻雜之前形成圖形的多晶硅柵實(shí)際確定了溝道的確切位置，從而也確定了 源區(qū)和漏區(qū)的位置這一過程稱為自對(duì)準(zhǔn)工藝，它使源和漏這兩個(gè)區(qū)域 相對(duì)于柵具有非常精確的位置，并有助于減小晶體管中的寄生電容。(j) 第一層

10、鋁淀積及圖形形成后(k) SiO2絕緣層淀積、通孔刻 蝕及第二層鋁淀積和圖形 形成后(ik)淀積絕緣材料（多為SiO2),刻蝕接觸孔或通孔，淀積金屬（多為鋁和銅，但在 較低的互連層中也常使用鎢），以及形成金屬層圖形。 在這中間的平面化步驟采用化學(xué)機(jī)械拋光以保證即便存在多個(gè)互連層時(shí)表面 仍保持適度的平整。 在最后一層金屬淀積之后，最終要淀積一層鈍化層即覆蓋玻璃來加以保護(hù)。此后， 還常常要再淀積一層氮化物，因?yàn)槟苁剐酒姆莱毙阅芨谩?最后一道工序是刻蝕出用來焊接引線的壓焊塊的開孔。二、設(shè)計(jì)規(guī)則設(shè)計(jì)者和工藝工程師之間的橋梁工藝層的概念是將當(dāng)前在CMOS中使用的難以理解的一組掩膜轉(zhuǎn)化成一組簡單的概念

11、化的版圖層。主要基于以下內(nèi)容：襯底或阱；擴(kuò)散區(qū)（n+和p+),他們定義了可以形成晶體管的區(qū)域，這些區(qū)域通常稱為有源區(qū)， 再在有源區(qū)上摻雜形成晶體管。摻雜的區(qū)域稱為注入?yún)^(qū)；一個(gè)或多個(gè)多晶硅層，用以形成晶體管的柵電極（也可用做互連層）；多個(gè)金屬互連層；接觸孔和通孔，提供層與層之間的連接。層內(nèi)限制規(guī)則 第一組規(guī)則定義了在每一層中圖形的最小尺寸，以及在同一層中圖形間的最小間距。層間限制規(guī)則由于涉及到許多層，所以對(duì)版圖的理解需要具有將所畫的二維版圖想象成三維實(shí)際器件的能力。1.晶體管規(guī)則。一個(gè)晶體管是由有源層和多晶層重疊而成。2.接觸孔和通孔規(guī)則。3.阱和襯底接觸。為了在用metal1實(shí)現(xiàn)的電源線和一個(gè)

12、P型材料間建立起一個(gè) 歐姆接觸，必須提供一個(gè)P+擴(kuò)散區(qū)。接觸孔和通孔的說明寬度規(guī)則示例錯(cuò)誤間距示例錯(cuò)誤交疊規(guī)則示例錯(cuò)誤交疊規(guī)則示例2.3 設(shè)計(jì)規(guī)則設(shè)計(jì)者和工藝工程師之間的橋梁n設(shè)計(jì)規(guī)則提供了一組制造各種掩模的規(guī)范，這些掩模是形成圖案的工藝過程所必須的。n它允許圖形允許的最小線寬以及在同一層和不同層上圖形之間最小間距的限制與要求。n在一組設(shè)計(jì)規(guī)則中，最基本的要素是最小線寬版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則 有幾種方法可以用來描述設(shè)計(jì)規(guī)則。其中包括： 以以微米分辨率微米分辨率來規(guī)定的微米規(guī)則來規(guī)定的微米規(guī)則 以以特征尺寸為基準(zhǔn)的特征尺寸為基準(zhǔn)的規(guī)則規(guī)則 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則n層次層次 人

13、們把設(shè)計(jì)過程抽象成若干易人們把設(shè)計(jì)過程抽象成若干易于處理的概念性版圖層次，這些于處理的概念性版圖層次，這些層次代表線路轉(zhuǎn)換成硅芯片時(shí)所層次代表線路轉(zhuǎn)換成硅芯片時(shí)所必需的掩模圖形。必需的掩模圖形。 n襯底或阱，它們有P型（對(duì)NMOS器件）和n型（對(duì)PMOS管）。n擴(kuò)散區(qū)（n+ 和p+），它們定義了可以形成晶體管的區(qū)域，這些區(qū)域通常稱為有源區(qū)。n一個(gè)或多個(gè)多晶硅層，用以形成晶體管的柵電極（同時(shí)也可用做互連層）。n多個(gè)金屬互連層。n接觸孔和通孔，提供層與層之間的連接。版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則層次表示 含義 標(biāo)示圖 NWELL N阱層 Locos N+或P+有源區(qū)層 Poly 多晶硅層 Con

14、tact 接觸孔層 Metal 金屬層 Pad 焊盤鈍化層 NWELL硅柵的層次標(biāo)示 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nNWELL層相關(guān)的設(shè)計(jì)規(guī)則 編 號(hào)描 述尺 寸目的與作用1.1N阱最小寬度10.0保證光刻精度和器件尺寸1.2N阱最小間距10.0防止不同電位阱間干擾1.3N阱內(nèi)N阱覆蓋P+2.0保證N阱四周的場注N區(qū)環(huán)的尺寸1.4N阱外N阱到N+距離8.0減少閂鎖效應(yīng) 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nN阱設(shè)計(jì)規(guī)則示意圖 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則n P+、N+有源區(qū)相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸目的與作用2.1P+、N+有源區(qū)寬度3.5保證器件尺寸，減少窄溝道效應(yīng)2.2P+

15、、N+有源區(qū)間距3.5減少寄生效應(yīng)版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nP+、N+有源區(qū)設(shè)計(jì)規(guī)則示意圖 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nPoly相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸目的與作用3.1多晶硅最小寬度3.0保證多晶硅線的必要電導(dǎo)3.2多晶硅間距2.0防止多晶硅聯(lián)條3.3與有源區(qū)最小外間距1.0保證溝道區(qū)尺寸3.4多晶硅伸出有源區(qū)1.5保證柵長及源、漏區(qū)的截?cái)?.5與有源區(qū)最小內(nèi)間距3.0保證電流在整個(gè)柵寬范圍內(nèi)均勻流動(dòng)版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nPoly相關(guān)設(shè)計(jì)規(guī)則示意圖 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則n Contact相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸目的與作用4.1接

16、觸孔大小2.0 x2.0保證與鋁布線的良好接觸4.2接觸孔間距2.0保證良好接觸4.3多晶硅覆蓋孔1.0防止漏電和短路4.4有源區(qū)覆蓋孔1.5防止PN結(jié)漏電和短路4.5有源區(qū)孔到柵距離1.5防止源、漏區(qū)與柵短路4.6多晶硅孔到有源區(qū)距離1.5防止源、漏區(qū)與柵短路4.7金屬覆蓋孔1.0保證接觸，防止斷條版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則ncontact設(shè)計(jì)規(guī)則示意圖 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nMetal相關(guān)的設(shè)計(jì)規(guī)則列表 編 號(hào)描 述尺 寸目的與作用5.1金屬寬度2.5保證鋁線的良好電導(dǎo)5.2金屬間距2.0防止鋁條聯(lián)條 版圖幾何設(shè)計(jì)規(guī)則版圖幾何設(shè)計(jì)規(guī)則nMetal設(shè)計(jì)規(guī)則示意圖 反相器實(shí)例

17、 n層內(nèi)限制規(guī)則:它定義了每一層中圖形的最小尺寸,以及在同一層中圖形間的最小間距.n層間限制規(guī)則:它考慮的是層與層之間的連接關(guān)系.版圖驗(yàn)證版圖驗(yàn)證 n設(shè)計(jì)規(guī)則的驗(yàn)證（設(shè)計(jì)規(guī)則的驗(yàn)證（DRCDRC） 設(shè)計(jì)規(guī)則的驗(yàn)證（設(shè)計(jì)規(guī)則的驗(yàn)證（DRCDRC）由下述命令格式書寫）由下述命令格式書寫成檢查文件：成檢查文件：出錯(cuò)條件出錯(cuò)輸出出錯(cuò)條件出錯(cuò)輸出 在運(yùn)行過程中，如果所畫版圖出現(xiàn)符合出錯(cuò)條件的情形，則執(zhí)行出錯(cuò)輸出。則此出錯(cuò)條件是由設(shè)計(jì)人員按照設(shè)計(jì)規(guī)則編寫的。在DRC執(zhí)行過程中，計(jì)算機(jī)會(huì)自動(dòng)對(duì)照查驗(yàn)圖形和出錯(cuò)條件。 關(guān)于出錯(cuò)輸出語句，可以在其中列出出錯(cuò)單元的名稱(Cell Name)及層次(layName)

18、，并寫成：OUTPUT CellName layName。版圖驗(yàn)證版圖驗(yàn)證例: （1）EXTT POLYCON DIFF LT 0.7 OUTPUT E105 44 這一句意味著當(dāng)多晶硅與擴(kuò)散區(qū)包含時(shí)，在沿寬度方向的邊緣內(nèi)外間距小于0.7m時(shí)出錯(cuò)，其中T更強(qiáng)調(diào)了在間距等于0時(shí)也出錯(cuò)?！俺鲥e(cuò)輸出”在指定44層上給出單元E105一個(gè)錯(cuò)誤標(biāo)志。 （2）WIDTH CON LT 0.6 OUTPUT E53A 44這一句意味著接觸孔寬度0.6m小于出錯(cuò)，“出錯(cuò)輸出”在指定44層上給出單元E53A一個(gè)錯(cuò)誤標(biāo)志。 版圖驗(yàn)證版圖驗(yàn)證n版圖的電學(xué)驗(yàn)證（版圖的電學(xué)驗(yàn)證（ERCERC） 除違反設(shè)計(jì)規(guī)則而造成的圖形尺寸錯(cuò)誤外，常還會(huì)發(fā)生電學(xué)錯(cuò)誤，如電源、地、某些輸入或輸出端的連接錯(cuò)誤。這就需要用ERC檢驗(yàn)步驟來加以防范。 為了進(jìn)行ERC的驗(yàn)證，首先應(yīng)在版圖中將各有關(guān)電學(xué)節(jié)點(diǎn)做出定義。如將電源、接地點(diǎn)、輸入端、輸出端分別給出“節(jié)點(diǎn)名”。 版圖驗(yàn)證版圖驗(yàn)證ERCERC檢查的主要錯(cuò)誤有如下幾種檢查的主要錯(cuò)誤有如下幾種： 節(jié)點(diǎn)開路。 短路。接觸孔浮孔。 特定區(qū)域未接觸。 (1)不合理的元器件節(jié)點(diǎn)數(shù)（或扇出數(shù)） 版圖驗(yàn)證版圖驗(yàn)證n版圖參數(shù)提?。ò鎴D參數(shù)提取（LPELPE