Holtek 抗雜訊對策參考模板

1、Holtek MCU抗雜訊對策與程式可靠性設(shè)計(jì)(1) 軟件處理:得當(dāng)之軟件處置措施，可增加系統(tǒng)穩(wěn)定性與可靠度。並提昇產(chǎn)品對電源或輻射雜訊之免疫力。軟件處理的越周詳嚴(yán)密系統(tǒng)性能就越穩(wěn)定安全。(a) WDT 選用時(shí)使用2條指令clr wdt1; clr wdt2為了避免MCU在死迴圈中的WDT清除因此在程式中使用clr wdt1.Clr wdt2可以避免當(dāng)機(jī)在死迴圈中時(shí)WDT無法啟動(dòng)!(b) 在啟用中斷程式時(shí),stack堆疊需保留一層以提供中斷程式啟動(dòng)時(shí)之即時(shí)處理!如HT48R05A-1有二層STACK，在使用中斷程式情況下副程式最好只CALL 一層，以保證中斷發(fā)生之及時(shí)處理不被延遲。在不得不使用

2、二層stack狀況下則暫時(shí)將中斷遮蔽。(c) 在高雜訊的環(huán)境下儘量不使用外部中斷。(d) 注意5種不同的啟動(dòng)方式有不同的處理流程Power Reset; Normal WDT Time Out Reset; Normal Reset; Halt Reset ; Halt WDT Time out 甲、Power reset : power delay 1ms以後待電源與IC均到達(dá)穩(wěn)態(tài)，先關(guān)閉中斷;再開始規(guī)劃timer1 / 5與I/O及其它暫存器等功能暫存器;將使用的I/O口置於機(jī)器初始狀態(tài)，將不用的I/O口設(shè)置為輸出;初始化所有的RAM;如果有液晶片或其它輸出先將其置於OFF狀態(tài)。乙、Nor

3、mal operation WDT time out reset :判斷WDT標(biāo)誌位啟動(dòng)，CLR WDT，將已改變之功能暫存器回復(fù)正常值，將存在RAM中的輸出參數(shù)重新設(shè)定在I/O口上，WDTS重新設(shè)定!回跳原程式繼續(xù)執(zhí)行。丙、Normal operation Reset : 在高雜訊環(huán)境下MCU可能會(huì)被RESET，因此可讀取正常運(yùn)作時(shí)預(yù)存在RAM之標(biāo)誌位元組如55H或AAH，為了讓MCU可以Reset後繼續(xù)正常運(yùn)作，將RESET後已改變之功能暫存器回復(fù)正常值，將存在RAM中的輸出參數(shù)重新設(shè)定在I/O口，回跳至原段落繼續(xù)執(zhí)行。丁、Halt mode Reset : 同丙之處理方式戊、Halt m

4、ode WDT time out : 不需作特殊軟體處置。(e) 在不影響產(chǎn)品性能情況下將I/O口設(shè)置為輸出。(f) 沒有使用到的剩餘ROM位置全部 jmp reset以防制程式RUN至Program ROM 之空白區(qū)。(g) 不論開機(jī)MCU預(yù)設(shè)值是否符合需求，所有暫存器一定需要重新規(guī)劃!以避免不必要之設(shè)定錯(cuò)亂。(h) RAM有剩餘情況下盡可能在輸出I/O參數(shù)前存放輸出參數(shù)，軟件處理重要參數(shù)也可以備多份參數(shù)在RAM中並加上防錯(cuò)檢查碼以確保RAM中參數(shù)正確性，以備RESET或WDT 啟動(dòng)時(shí)將輸出參數(shù)重新寫至輸出口與回復(fù)重要參數(shù)。(i) 每次輸出至I/O口後或RAM回讀確認(rèn)以防止輸出資料之錯(cuò)亂而啟

5、動(dòng)不正確之負(fù)載。(j) 具有危險(xiǎn)性之負(fù)載以軟件脈衝驅(qū)動(dòng)再透過電容藕合以避免MCU當(dāng)機(jī)時(shí)之誤啟動(dòng)而發(fā)生危險(xiǎn)。(k) 外部週邊可編程之硬件需要隨時(shí)刷新以防制被干擾後之重新回復(fù)狀態(tài)。(l) 在各重點(diǎn)程式入口加註編號(hào)在重新啟動(dòng)時(shí)可以依編號(hào)回跳回正確的入口程式。(m) 在經(jīng)常執(zhí)行的路徑上規(guī)律的寫入55AA H等軟啟動(dòng)檢查用參數(shù)，以防止資料被破壞。 (2) 硬件可靠性與抗雜訊: IC 之製程越來越小也導(dǎo)致其在本體需要藉由PCB Layout 與吸收雜訊之元件來增強(qiáng)其對雜訊之免疫力。(a) 振盪電路盡可能近接IC 振蕩腳位，並與地線與VDD保持足夠的距離(3mm)以避免電源高頻噪音影響。在大於1Mhz 的

6、OSC 是可以不需加osc1 & osc2 電容。但layout 時(shí)最好保留該電容位置以因應(yīng)不同應(yīng)用之需求。(b) HT46/HT47/HT48/HT49 之Reset 電路可以簡化成一上拉電阻阻值約510 ohm!不需加reset 接地電容，由於電源高頻噪音會(huì)透過Reset 電容而直接侵入Reset 電路。Layout 一樣要以最寬與最短距離處理。離地線與VDD之佈線也儘可能減少藕合強(qiáng)度。(c) 電源與地間要最短位置並盡量拉等寬與等距的線，在節(jié)點(diǎn)位置加上104/103/102等陶磁電容。注意在電容焊點(diǎn)位置需縮小佈線面積，以防高頻雜訊由過寬的銅箔滲入MCU，降低了電容的功效。(d) 高噪音之負(fù)載最好以光隔元件隔開或加吸噪音電路。(e) 按鍵或輸出口容易被ESD侵入之