cadence對(duì)pcb進(jìn)行后仿真_第1頁(yè)
cadence對(duì)pcb進(jìn)行后仿真_第2頁(yè)
cadence對(duì)pcb進(jìn)行后仿真_第3頁(yè)
cadence對(duì)pcb進(jìn)行后仿真_第4頁(yè)
cadence對(duì)pcb進(jìn)行后仿真_第5頁(yè)
已閱讀5頁(yè)，還剩1頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、一、 一般流程1、 IBIS庫(kù)轉(zhuǎn)換層DML格式2、 給器件加載模型并定義管腳3、 定義電源、地網(wǎng)絡(luò)等4、 提取拓?fù)浣Y(jié)構(gòu)5、 設(shè)置仿真參數(shù)6、 仿真結(jié)果分析具體步驟請(qǐng)參見(jiàn)一些cadence后仿真的相關(guān)pdf文檔。二、 補(bǔ)充說(shuō)明 在加載模型之后注意定義管腳，如果沒(méi)有定義，仿真結(jié)果會(huì)有很大差異。方法如下：1、在上圖給器件加載模型的窗口中，點(diǎn)擊 fild model 為器件加載模型，然后點(diǎn)擊edit model，出現(xiàn)下圖：2、選擇assign signal pins 然后在all pin中選擇需要定義的管腳。被選擇的管腳會(huì)出現(xiàn)在selected pin方框中。點(diǎn)擊右側(cè)的browse 出現(xiàn)下圖：3、在d

2、ml model browser中選擇需要的Iocell 關(guān)閉窗口、確定、完成。4、如需對(duì)差分信號(hào)進(jìn)行仿真的話，需要對(duì)差分pin進(jìn)行設(shè)置。三、pcb中FPGA與DDR2之間一根數(shù)據(jù)線的仿真。 1、提取的信號(hào)線為下圖中白色高亮。 1、提取的拓?fù)浣Y(jié)構(gòu)包括走線和過(guò)孔的一些具體信息。U17是DDR2，F(xiàn)PGA1是xilinxc6v130tff7842、層疊結(jié)構(gòu)所仿真的信號(hào)線走的是S1層，為達(dá)到50 ohm 匹配，s1上下介質(zhì)厚度為6mil。3、仿真參數(shù)4、仿真結(jié)果Ddr2發(fā)送 fpga接收時(shí)候的波形：淺綠色和淺藍(lán)色分別是ddr2的pin和pad處的波形。黑色和藍(lán)色分別是fpga的pin和pad處的波形。Fpga發(fā)送，ddr2接收時(shí)候的波形：5、以下是將走線拉直以后的仿真結(jié)果：Ddr2 發(fā)送，fpga接收：Fpga發(fā)送。Ddr2接收：新手第一

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論