分享一個比較經(jīng)典的MOS管驅(qū)動電路

1、問題提出：現(xiàn)在的MOS驅(qū)動，有幾個特殊的需求，1，低壓應(yīng)用當使用5V電源，這時候假如使用傳統(tǒng)的圖騰柱結(jié)構(gòu)，由于三極管的be有0.7V左右的壓降，導(dǎo)致實際最終加在gate上的電壓只有4.3V。這時候，我們選用標稱gate電壓4.5V的MOS管就存在肯定的風險。同樣的問題也發(fā)生在使用3V或者其他低壓電源的場合。2，寬電壓應(yīng)用輸入電壓并不是一個固定值，它會隨著時間或者其他因素而變動。這個變動導(dǎo)致PWM電路供應(yīng)應(yīng)MOS管的驅(qū)動電壓是不穩(wěn)定的。為了讓MOS管在高gate電壓下平安，很多MOS管內(nèi)置了穩(wěn)壓管強行限制gate電壓的幅值。在這種狀況下，當供應(yīng)的驅(qū)動電壓超過穩(wěn)壓管的電壓，就會引起較大的靜態(tài)功耗。

2、同時，假如簡潔的用電阻分壓的原理降低gate電壓，就會消滅輸入電壓比較高的時候，MOS管工作良好，而輸入電壓降低的時候gate電壓不足，引起導(dǎo)通不夠徹底，從而增加功耗。3，雙電壓應(yīng)用在一些把握電路中，規(guī)律部分使用典型的5V或者3.3V數(shù)字電壓，而功率部分使用12V甚至更高的電壓。兩個電壓接受共地方式連接。這就提出一個要求，需要使用一個電路，讓低壓側(cè)能夠有效的把握高壓側(cè)的MOS管，同時高壓側(cè)的MOS管也同樣會面對1和2中提到的問題。在這三種狀況下，圖騰柱結(jié)構(gòu)無法滿足輸出要求，而很多現(xiàn)成的MOS驅(qū)動IC，好像也沒有包含gate電壓限制的結(jié)構(gòu)。于是我設(shè)計了一個相對通用的電路來滿足這三種需求。電路圖如

3、下： 圖1 用于NMOS的驅(qū)動電路圖2 用于PMOS的驅(qū)動電路這里我只針對NMOS驅(qū)動電路做一個簡潔分析：Vl和Vh分別是低端和高端的電源，兩個電壓可以是相同的，但是Vl不應(yīng)當超過Vh。Q1和Q2組成了一個反置的圖騰柱，用來實現(xiàn)隔離，同時確保兩只驅(qū)動管Q3和Q4不會同時導(dǎo)通。R2和R3供應(yīng)了PWM電壓基準，通過轉(zhuǎn)變這個基準，可以讓電路工作在PWM信號波形比較陡直的位置。Q3和Q4用來供應(yīng)驅(qū)動電流，由于導(dǎo)通的時候，Q3和Q4相對Vh和GND最低都只有一個Vce的壓降，這個壓降通常只有0.3V左右，大大低于0.7V的Vce。R5和R6是反饋電阻，用于對gate電壓進行采樣，采樣后的電壓通過Q5對Q1和Q2的基極產(chǎn)生一個猛烈的負反饋，從而把gate電壓限制在一個有限的數(shù)值。這個數(shù)值可以通過R5和R6來調(diào)整。最終，R1供應(yīng)了對Q3和Q4的基極電流限制，R4供應(yīng)了對MOS管的gate電流限制，也就是Q3和Q4的Ice的限制。必要的時候可以在R4上面并聯(lián)加速電容。這個電路供應(yīng)了如下的特性：1，用低端電壓和PWM驅(qū)動高端MOS管。2，用小幅度的PWM信號驅(qū)動高gate電壓需求的MOS管。3，gate電壓的峰值限制4，輸入和輸出的電流限制5，通過使用