數(shù)電思考題與答案

1、精品15章思考題答案1 1思考題2 什么是數(shù)字信號？什么是模擬信號？答：數(shù)字信號：電壓或電流在幅度上和時間上都是離散、突變的信號。模擬信號：電壓或電流的幅度隨時間連續(xù)變化。3 和模擬電路相比，數(shù)字電路有哪些特點？答：（1）電路結(jié)構(gòu)簡單，便于集成化。（ 2）工作可靠?？垢蓴_能力強。（ 3）數(shù)字信號便于長期保存和加密。（ 4）數(shù)字集成電路產(chǎn)品系列全，通用性強，成本低。（ 5）數(shù)字電路不僅能完成數(shù)值運算，而且還能進(jìn)行邏輯判斷。4 在數(shù)字邏輯電路中為什么采用二進(jìn)制？它有哪些優(yōu)點？答：由于二進(jìn)制數(shù)中的0和1與開關(guān)電路中的兩個狀態(tài)對應(yīng)，因此，二進(jìn)制數(shù)在數(shù)字電路中應(yīng)用十分廣泛。二進(jìn)制只有0和1兩個數(shù)碼，可分

2、別表示數(shù)字信號的高電平和低電平，使得數(shù)字電路結(jié)構(gòu)簡單，抗干擾能力強，便于集成化，通用性強。5 簡述數(shù)字集成電路的分類。答：（1）小規(guī)模集成電路（SSI）。主要是邏輯單元電路。（ 2）中規(guī)模集成電路（MSI）。主要是邏輯功能部件。（ 3）大規(guī)模集成電路（LSI）。主要是數(shù)字邏輯系統(tǒng)。（ 4）超大規(guī)模集成電路（VLSI）。主要是高集成度的數(shù)字邏輯系統(tǒng)，如單片機計算機等。1 2思考題2 簡述十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)的方法。答：整數(shù)部分采用連續(xù)“除基取余法”；小數(shù)部分采用連續(xù)“乘基取整法”。3 簡述二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的方法。答：分別寫出二進(jìn)制、八進(jìn)制和十六

3、進(jìn)制數(shù)按權(quán)位展開式，各位加權(quán)系數(shù)的和便為對應(yīng)的十進(jìn)制數(shù)。注意三者的基數(shù)不同。4 簡述二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)相互轉(zhuǎn)換的方法。答：二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)的方法是：整數(shù)部分從低位開始，每3位二進(jìn)制數(shù)為一組，最后一組不足3位時，則在高位加0補足3位為止；小數(shù)點后的二進(jìn)制數(shù)則從高位開始，每3位二進(jìn)制數(shù)為一組，最后一組不足3位時，則在低位加0補足3位，然后用對應(yīng)的八進(jìn)制數(shù)來代替，再按原順序排列寫出對應(yīng)的八進(jìn)制數(shù)。二進(jìn)制數(shù)轉(zhuǎn)換為八進(jìn)制數(shù)的方法與上述方法雷同，只改變?yōu)槊?位為一組。5 8421碼和8421BCD碼有何區(qū)別？答：所謂BCD碼是將十進(jìn)制數(shù)的09十個數(shù)字用4位二進(jìn)制數(shù)表示的代碼，而8421B

4、CD碼是取4位自然二進(jìn)制數(shù)的前10種組合，即0000(0)1001(9),從高位到低位的權(quán)值分別為8、4、2、1。而8421碼僅表示權(quán)值分別為8、4、2、1的四位二進(jìn)制代碼。并不一定是表示十進(jìn)制數(shù)，僅僅是一種代碼，可用任意的意義。6 格雷碼有什么特點？為什么說它是可靠性代碼？答：格雷碼為無權(quán)碼，特點是任意兩組相鄰的格雷碼之間只有一位不同，其余各位都相同，且0和最大數(shù)之間也具有這一特征，是一種循環(huán)碼。它的這個特點使它在傳輸和形成過程中引起的錯誤很少。7 .奇偶校驗碼有什么特點？為什么說它是可靠性代碼？答：奇偶校驗碼有兩部分組成，一部分是需要傳送的信息本身，另一部分是位數(shù)為1位的奇偶檢驗位，其數(shù)值

5、（0或1）使整個代碼中1的個數(shù)為奇數(shù)或偶數(shù)。利用這一特點，用奇偶校驗電路很容易發(fā)現(xiàn)傳送過程中的錯誤。因此這種代碼為可靠性代碼。2.2思考題1 .邏輯代數(shù)中的三種基本邏輯運算是什么？寫出它們的邏輯表達(dá)式畫出它們的邏輯符號。與運算：YA?B答：或運算：YAB非運算：YA2 .邏輯代數(shù)中的常用復(fù)合邏輯運算是什么？寫出它們的邏輯表達(dá)式并畫出它們的邏輯符與非運算：Y=AB或非運算：Y=A+B答：與或非運算：Y：AB+£D異或運算：Y=AB+AB=A®B同或運算：Y=AB+AB=A6B>1 1出)與再訪評(b)或非運算壯)與或首達(dá)等 (八舁城運日城運算2 .3思考題3 .簡述常用

6、公式和基本定律在邏輯函數(shù)化簡中有什么作用？答：在邏輯代數(shù)的常用定律和公式中，除常量之間及常量與變量之間的邏輯運算外，還有互補律、重疊律、交換律、結(jié)合律、分配律、吸收律、摩根定律等，邏輯代數(shù)中常用公式：(1)AB+AB=A(2)A+AB=A(3)A+AB=A+B_(4)AB+AC+BC=AB+AC推論：AB+AC+BCDE=AB+AC(5)AB+AB=AB+AB熟練和靈活運用這些定律、公式可化簡較復(fù)雜的邏輯函數(shù)式。4 .用真值表證明下列等式:答:(1)AB+AB=(A+B)(A+B)(2)AB+AB+AB=A+B(3)A+A(B+C)=A+B+C(4)AB+C=(A+B)C真值表證明逐箱等武（1

7、）ADA>d至4不石0次而，上4刃00o00111i0i11100真情我證明愛軻等式（2；AB#且占一.4+B0000Q11110111111真信去亦明百朝等式（幻ARc左總丈，zr-門右4ff+rQ0G110U10D0i00001100I0Q1t1D11i1101i11111直值表證明邏輯等式（4）A0c左二次反7右=(J+B)C0001100|ta01q1i011001n勘0G1u1QD1iai11ii005 .求邏輯函數(shù)的反函數(shù)有哪幾種方法？答：一種是直接利用邏輯代數(shù)中的基本定律和公式求反函數(shù)；一種是用反演規(guī)則來求；當(dāng)然還可以通過真值表來求。6 .利用反演規(guī)則和對偶規(guī)則進(jìn)行變換時，

8、應(yīng)注意哪些問題？答：反演規(guī)則應(yīng)注意：運算符號的優(yōu)先順序；原、反變量互換時，只對單個變量有效，而對于與非、或非等長非號則保持不變。對偶規(guī)則：同樣要注意運算符號的優(yōu)先順序，同時，所有變量上的非號都保持不變。7 .用反演規(guī)則求下列邏輯函數(shù)的反函數(shù):丫=AB+C(2)Y=(A+AB)(C+D)(3)Y=A+BC+D(1)Y=AB+CY=(A+B)?C=AC+BC答:(2)Y=(A+AB)(C+D)Y=A?(A+B)+C?D=AB+CD(3)Y=A+BC+DY=A?(B+C)?D8 .用對偶規(guī)則求下列邏輯函數(shù)的對偶式。(1)Y=A+BCY'=A?(B+C)較(2)Y=A(B+C)m：Y'

9、=A+B?C(3)Y=A?bCY'=A+B+C2.4思考題1 .真值表的定義是什么？舉例說明根據(jù)真值表寫邏輯函數(shù)標(biāo)準(zhǔn)與-或表達(dá)式和標(biāo)準(zhǔn)或-與表達(dá)式的方法。答：描述邏輯函數(shù)輸入變量的所有取值組合和對應(yīng)輸出函數(shù)值排列成的表格稱為真值表。先將使得輸出為邏輯1的輸入變量用與組合來表示（變量取值為1用原變量表示,取0用反變量表示），再將這些與組合進(jìn)行邏輯加，即根據(jù)真值表得到了邏輯函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式。先將使得輸出為邏輯0的輸入變量用加組合來表示（變量取值為1用反變量表示，取0用原變量表示），再將這些加組合進(jìn)行邏輯乘，即根據(jù)真值表得到了邏輯函數(shù)的標(biāo)準(zhǔn)或與表達(dá)式。2 最小項和最大項的定義是什么？它們

10、有哪些性質(zhì)？答：在邏輯函數(shù)中，如果一個與項（乘積項）包含該邏輯函數(shù)的全部變量，且每個變量或以原變量或以反變量只出現(xiàn)一次，則該與項稱為最小項。對于n個變量的邏輯函數(shù)共有2n個最小項。最小項性質(zhì)：（ 1）對于變量的任一組取值，只有一個最小項的值為1。（ 2）不同的最小項，使其值為1的那組變量取值也不同。（ 3）對于變量的同一組取值，任意兩個最小項邏輯與的結(jié)果為0。（ 4）對于變量的同一組取值，全部最小項邏輯或的結(jié)果為1。在邏輯函數(shù)中，如果一個或項包含該邏輯函數(shù)的全部變量，且每個變量或以原變量或以反變量只出現(xiàn)一次，則該或項稱為最大項。（ 于n個變量的邏輯函數(shù)共有2n個最大項。最大項性質(zhì)：（ 1）對于

11、變量的任一組取值，只有一個最大項的值為0。（ 2）不同的最大項，使其值為0的那組變量取值也不同。（ 3）對于變量的同一組取值，任意兩個最大項邏輯或的結(jié)果為1。（ 4）對于變量的同一組取值，全部最大項邏輯與的結(jié)果為0。3寫出下列邏輯函數(shù)的最小項表達(dá)式：(1)Y=AB+BC+AC=AB(C+C)+(A+A)BC+A(B+B)C=ABC+ABC+ABC+ABC+ABC+ABC=。(1,2,3,4,5,6)答：(2)Y=A(B+C)=A+B+C=A+BC=A(B+B)+(A+A)BC=ABC+ABC+ABC+ABC+ABC+ABC=ABC+ABC+ABC+ABC+ABC=km(0,1,2,3,6)4.

12、寫出下列邏輯函數(shù)的最大項表達(dá)式。(1)Y(A,B,C)=Em(1,4,5,7)(2)Y(A,B,C,D)=12m(0,2,4,7,12,13,14)(1)Y(A,B,C)=Em(1,4,5,7)=Um(0,2,3,6)丫(A,B,C,D)=Zjm(0,2,4,7,12,13,14)=Um(1,3,5,6,8,9,10,11,15)5.寫出下列邏輯函數(shù)的最小項表達(dá)式：會(1)Y(A,B,C)=Um(0,1,3,6,7)=Em(2,4,5)口,(2)Y(A,B,C,D)=Um(0,1,3,4,7,10,13,15)=4(2,5,6,8,9,11,12,14)6、常見邏輯函數(shù)有哪幾種表示方法？答：真

13、值表、邏輯函數(shù)式、邏輯圖和卡諾圖。2.5思考題1 .最簡與-或表達(dá)式的標(biāo)準(zhǔn)是什么？化簡邏輯函數(shù)有什么實際意義？答：乘積項（與項）的個數(shù)最少、每個乘積項中的變量數(shù)最少。2 .邏輯函數(shù)式有哪幾種表示形式？答：通常有以下五種形式：與-或表達(dá)式、與非-與非表達(dá)式、或-與表達(dá)式、或非-或非表達(dá)式、與-或一非表達(dá)式。3 .用公式化簡法化簡邏輯函數(shù)的常用方法有哪幾種?答：并項法、吸收法、消去法和配項法。4 .將與或表達(dá)式y(tǒng)=Ab+Cd轉(zhuǎn)換成與非與非表達(dá)式和與或非表達(dá)式。Y=AB+CD=AB?CDY=AB?CD與非與非表達(dá)式Y(jié)=AB?CD=(A+B)?(C+D)=AC+AD+BC+BD與或一非表達(dá)式5 .用公

14、式化簡法化簡下列邏輯函數(shù)。(1)丫=AB+AB+AB+AB=B+B=1(2)Y=ABC+AB+ABCD+A答:=A(3)Y=AB+ABC+ABC=AB+AB=A(4)Y=ABC+A+B+C=BC+A+B+C=C+A+B+C=12.6思考題1 .什么是相鄰項？它有哪些特性？答：相鄰項指：只有一個變量互為反變量，其余變量都相同的兩個最小項。兩個相鄰項可進(jìn)行合并，合并的結(jié)果為兩個相鄰項中的共有變量，（消去一個互非變量）。2 .試說明根據(jù)與-或表達(dá)式直接填卡諾圖的方法。答：與項中的原變量用1表示，反變量用0表示。與項中的變量在卡諾圖左側(cè)時，作相應(yīng)的橫向虛線，上方有同一與項的變量時，作相應(yīng)的縱向虛線，它

15、們相交的方格便為所求的最小項。3 .在卡諾圖中，循環(huán)相鄰是什么含義？在幾何位置上有什么特點？答：循環(huán)相鄰：卡諾圖中，同一行最左方格和最右方格中以及同一列最上方和最下方格的最小項相鄰。4 .用卡諾圖化簡邏輯函數(shù)時，畫包圍圈的原則是什么？答：(1) 每個包圍圈內(nèi)相鄰1方格的個數(shù)一定是2n個方格，n=0,1,2,3,(2) 同一個1方格可以被不同的包圍圈重復(fù)包圍多次，但新增加的包圍圈中必須有原先沒有被圈過的1方格。(3) 包圍圈中相鄰1方格的個數(shù)盡量多。(4) 包圍圈的個數(shù)盡量少。(5) 注意卡諾圖的循環(huán)相鄰接性。5 .用卡諾圖化簡邏輯函數(shù)時，一個包圍圈能包圍6個1方格嗎？為什么？答：不能。每個包圍

16、圈內(nèi)相鄰1方格的個數(shù)一定是2n個方格，n=0,1,2,3,因為卡諾圖化簡邏輯函數(shù)的重要依據(jù)是：卡諾圖中最小項在幾何位置相鄰?fù)瑫r也邏輯相鄰，利用公式AB+AB=A將相鄰項合并為一項。6 .什么是約束項？什么是任意項？什么是無關(guān)項？答：在許多實際問題中，那些不可能出現(xiàn)的取值組合所對應(yīng)的最小項稱為約束項。邏輯函數(shù)中的某些變量組合，其取值可以為0,也可以為1,對邏輯函數(shù)值并沒有影響，這些變量取值組合對應(yīng)的最小項稱為任意項。而約束項和任意項統(tǒng)稱為無關(guān)項。7 用卡諾圖化簡邏輯函數(shù)時，圈0和圈1得出的表達(dá)式有什么不同？答：圈0得到的是或與式，圈1得到的是與或式。8 簡述根據(jù)真值表寫最小項表達(dá)式和最大項表達(dá)式

17、的方法。答：根據(jù)真值表，先將使得輸出為邏輯1的輸入變量用與組合來表示（變量取值為1用原變量表示，取0用反變量表示），再將這些與組合進(jìn)行邏輯加，即得到了最小項表達(dá)式。根據(jù)真值表，先將使得輸出為邏輯0的輸入變量用加組合來表示（變量取值為1用反變量表示，取0用原變量表示），再將這些加組合進(jìn)行邏輯乘，即得到了最大項表達(dá)式。9 在卡諾圖中，利用無關(guān)項化簡邏輯函數(shù)時，是否每一個無關(guān)項方格都要被圈？為什么？答：不是。應(yīng)為無關(guān)項是為化簡1方格或0方格服務(wù)的，當(dāng)化簡需要用到無關(guān)項時，則無關(guān)項作相應(yīng)0或1處理，其余的則不需要被圈。因為其本來為無關(guān)項，不應(yīng)為邏輯函數(shù)中單獨的邏輯項。32思考題1 二極管的開關(guān)條件是什

18、么？其導(dǎo)通和截止的特點是什么？答：由二極管的正向特性，如二極管的正向電壓大于門限電壓Uth時，二極管導(dǎo)通，相當(dāng)于開關(guān)閉合；如二極管兩端電壓為低電平且小于0V,則二極管反向截止，相當(dāng)于開關(guān)斷開。二極管導(dǎo)通的特點是等效為一個具有0.7V壓降的閉合開關(guān)；二極管截止的特點是呈現(xiàn)極高的電阻，相當(dāng)于開關(guān)斷開。2 .二極管產(chǎn)生反向恢復(fù)時間的原因是什么？它對開關(guān)速度有何影響？答：二極管產(chǎn)生反向恢復(fù)時間trr的原因是：二極管在正向?qū)〞r，P區(qū)的多數(shù)載流子空穴大量流入N區(qū)，N區(qū)的多數(shù)載流子電子大量流入P區(qū)，在P區(qū)和N區(qū)分別存儲了大量的存儲電荷。當(dāng)二極管兩端電壓躍變?yōu)樨?fù)值時，上述存儲電荷不會立刻消失，在反向電壓的作

19、用下形成了較大的反向電流。隨著存儲電荷的不斷消散，反向電流也隨之減少，最終二極管轉(zhuǎn)為截止。3 .三極管的截止條件和飽和導(dǎo)通條件是什么？各有和特點？答：三極管可靠截止條件是：UBE&0飽和導(dǎo)通條件是：iB科B(sat)三極管截止時E、B、C三個極互為開路。三極管在飽和時，ic=lc(sat)最大，iB再大，ic基本不變，iB比iB(sat)大得越多，飽和越深，基區(qū)中的存儲電荷越多。4 .MOS管的截止條件和導(dǎo)通條件是什么？各有和特點？答：當(dāng)Ugs<UGS(th)時，NMOS管截止，漏極電流iD=0,輸出Uo=Vdd,這時，NMOS管相當(dāng)于開關(guān)斷開。當(dāng)Ugs>UGs(th)時，

20、NMOS管導(dǎo)通，其導(dǎo)通電阻Ron,漏極電流ip=DD,RD+RON輸出Uo=iDRON=-VDD-RON,如RD>>Ron,貝uUoOo這時，NMOS管RD+RON相當(dāng)于開關(guān)接通。5 .舉例說明與、或、非邏輯關(guān)系。"1與苫珥關(guān)系俗）黃皆慚美親CG非直賽關(guān)系6 .在圖3.2.15（a）所示的門電路中，輸入圖（b）所示的電壓波形時，試畫出輸出Yi和丫2的電壓波形。ABC ABC7 .在圖3.2.16（a）所示的門電路中，輸入圖（b）所示的電壓波形時，試畫出輸出Y的電壓波形。ajTTLrurL圖工出IE解33思考題1 為什么說CT74LS系列TTL與非門輸入端的以下4種接法都屬

21、于邏輯1？（1）輸入端懸空。（2）輸入端電壓大于2.7V。（3）輸入端接輸出為高電平3V的同類與非門。（4）輸入端經(jīng)15千歐接地。答：前三種情況，都能保證電源Vcc經(jīng)Ri、Vi集電結(jié)向V2基極提供足夠大的基極電流，使V2飽和，因此，相當(dāng)于輸入了高電平，為邏輯1。輸入端經(jīng)15千歐接地，電阻上電壓足夠大達(dá)到1.4V，V1的基極電壓被鉗制在2.1V，使得V2和V5同時導(dǎo)通，輸出為低電平。因此，相當(dāng)于輸入端為邏輯1,高電平。2 如將與非門、或非門、異或門和同或門作非門使用時，它們的輸入端應(yīng)如何連接？答：與非門和異或門閑置輸入端接高電平或懸空；或非門和同或門閑置輸入端接地（低電平）便能作非門使用。3 為

22、什么TTL與非門輸入端懸空時可視為輸入高電平？答：因為TTL與非門輸入端懸空時，能保證電源Vcc經(jīng)Ri、Vi集電結(jié)向V2基極提供足夠大的基極電流，使V2飽和，因此，相當(dāng)于輸入了高電平，為邏輯1。4試說明Oc門的邏輯功能，它有什么特點和用途？答：集電極開路與非門（OC門），工作時，需在輸出端Y和Vcc之間外接一個負(fù)載電阻Rl,其邏輯功能和TTL與非門相似，所不同的是，它輸出的高電平不是3.6V,而是電源電壓Vcc（5V）。它的用途是：實現(xiàn)線與邏輯、電平轉(zhuǎn)換和驅(qū)動發(fā)光二極管等。5 試說明三態(tài)輸出與非門的邏輯功能，它有什么特點和用途？答：三態(tài)輸出與非門，EN為使能端，當(dāng)EN高電平有效時：EN=1時，

23、輸出和輸入之間是與非邏輯關(guān)系，電路處于工作狀態(tài)；EN=0時，輸出Y現(xiàn)高阻狀態(tài)，即處于懸浮態(tài)。三態(tài)輸出門的應(yīng)用：用三態(tài)輸出門構(gòu)成單向總線、用三態(tài)輸出門構(gòu)成雙向總線。6 試說明TTL與非門UOFF、UON、UNL、UNH和ROFF、RON的含義。答：Uoff:關(guān)門電壓。保證輸出為2.7V時，允許輸入低電平的最大值。當(dāng)輸入ui<Uqff時，與非門關(guān)閉，輸出高電平。Uqn：開門電平。保證輸出為額定低電平（0.3V）時，允許輸入高電平的最小值。當(dāng)輸入Ui>Uqn與非門開通，輸出低電平。Unl:輸入低電平噪聲容限。輸出為額定高電平的90%時，允許在輸入低電平上疊加的正向噪聲電壓。UNL=UqF

24、FUiL。Unh:輸入高電平噪聲容限。輸出為額定低電平時，允許在輸入高電平上疊加的負(fù)向噪聲電壓。UNH=UiHUqN。Rqff:關(guān)門電阻。為保證與非門關(guān)閉，Ri增大到使Ui上升為Uqff值時對應(yīng)的Ri值。只要Ri<Roff,與非門便處于關(guān)閉狀態(tài)。Ron：開門電阻。為保證與非門開通，Ri增大到使Ui上升為Uqn值時對應(yīng)的Ri值。只要Ri>RqN，與非門便處于開通狀態(tài)。7 為什么一般TTL與非門不能用來實現(xiàn)線與，而qC門可用來實現(xiàn)線與？答：TTL與非門輸出為推拉式輸出電路結(jié)構(gòu)，它們的輸出端不能并聯(lián)使用。如果一個門的輸出是高電平而另一個的輸出是低電平，則輸出端并聯(lián)以后必然有很大的負(fù)載電流

25、同時流過這兩個門的輸出級，這個電流的數(shù)值將遠(yuǎn)遠(yuǎn)超過正常工作電流，可能使門電路損壞。因此，不能用來實現(xiàn)線與。而OC門外為集電極開路結(jié)構(gòu)，在工作時需要外接負(fù)載電阻和電源。將兩個OC結(jié)構(gòu)與非門輸出端并聯(lián)，便不會有電流過大損壞管子的問題。8 為什么TTL與非門的多余輸入端不能接地？為什么TTL或非門的輸入端不能接高電平Vcc或懸空？答：TTL與非門的多余輸入端接地變使得與非門關(guān)閉，輸出恒定為高電平。而TTL或非門的輸如端接高電平或懸空，使得或非門恒定輸出為0，或非門被關(guān)閉。因此，不能這樣接。9 .為什么TTL與非門輸出端不能直接接電源Vcc或地？答：輸出端直接接地，當(dāng)輸出為高電平時，V4會因電流過大而

26、損壞；接電源VCC,當(dāng)輸出為低電平時，V5會因電流過大而損壞。10 為什么TTL與非門采用有源泄放電路后可提高電路的開關(guān)速度？答：有源泄放電路由V6、R3、R6組成，在V2由截止變?yōu)閷?dǎo)通的瞬間，由于R3的存在，V5優(yōu)先于V6導(dǎo)通，在V5導(dǎo)通后，V6接著導(dǎo)通，分流了V5的部分基極電流，使V5工作在淺飽和狀態(tài)，這有利于縮短了V5由導(dǎo)通向截止轉(zhuǎn)換的時間。當(dāng)V2由導(dǎo)通轉(zhuǎn)為截至后，由于V6仍處于導(dǎo)通狀態(tài)，為V5基區(qū)存儲電荷的泄放提供了低阻通路，加速了V5的截止，從而縮短了關(guān)閉時間。因此，可提高電路的開關(guān)速度。11 EcL門電路和I2L門電路主要優(yōu)點和缺點是什么？答：ECL門電路中，三極管工作在淺飽和狀態(tài)

27、，因此它的工作速度很高，且負(fù)載能力很強，主要缺點是功耗大，抗干擾能力差。而I2L門電路集成度很高，電路結(jié)構(gòu)簡單，工作電壓低，工作電流小，功耗低。主要缺點是開關(guān)速度低?？垢蓴_能力差。3.4思考題1 .試比較TTL門電路和CMOS門電路的主要優(yōu)缺點。答：CMOS比較TTL電路得主要特點是：功耗低，抗干擾能力強，電源電壓范圍寬，輸出信號幅度大，輸入阻抗高，扇出系數(shù)大等。若要求功耗低，抗干擾能力強，則選用CMOS電路；若對功耗和抗干擾能力要求一般,可選用TTL電路，2 .試說明CMOS與非門和或非門的工作原理。UVL 一哇CMOS與非門答：Vni和VN2為兩個串聯(lián)的增強型NMOS管，Vpi和VP2為兩

28、個并聯(lián)的增強型PMOS工作原理為：當(dāng)輸入A=B=0時，Vni和VN2都截止，Vpi和VP2同時導(dǎo)通，輸出Y=1。當(dāng)輸入A= 0 , B=1時，Vni截止，Vpi導(dǎo)通，輸出丫= 1。當(dāng)輸入A= 1 , B=0時，VN2截止，VP2導(dǎo)通，輸出丫=1。當(dāng)輸入A=B=1 時,Vni和Vn2同時導(dǎo)通，Vpi和Vp2都截止，輸出 丫=0?；蚍情TVni和VN2為兩個并聯(lián)的增強型NMOS管，為驅(qū)動管；Vpi和Vp2為兩個串聯(lián)的增強型PMOS管，為負(fù)載管。工作原理：當(dāng)輸入A、B中有高電平1時，則接高電平的驅(qū)動管導(dǎo)通，輸出Y為0;只有當(dāng)輸入A、B都為低電平。時，驅(qū)動管Vni和VN2同時截止，負(fù)載管Vpi和Vp2都

29、導(dǎo)通，輸出Y為高電平1。因此，該電路為或非門：Y=A+B。3 .為什么CMOS門電路閑置輸入端不允許懸空？答：CMOS閑置輸入端不允許懸空，以免拾取脈沖干擾。4 .試說明下列門電路中哪些門的輸出端可并聯(lián)使用。(1)具有推拉輸出級的TTL與非門電路；(2) TTL三態(tài)輸出門電路；(3) TTL集電極開路與非門電路；(4) CMOS反相器;（5）CMOS三態(tài)輸出門電路；（6）CMOS漏極開路與非門。答：輸出端可并聯(lián)使用：（2）但要注意分時復(fù)用，和使能端的有效電平；（3）可并聯(lián)使用實現(xiàn)線與；（5）,（6）。（1）和（4）不行。5 在CMOS與非門和或非門的實際集成電路中，其輸入級和輸出級為什么要用反

30、相器？答：門電路的輸入端和輸出端加了緩沖級后，其輸出的高電平和低電平都不會受輸入狀態(tài)的影響，其電氣特性和反向器相同。因為，CMOS反向器的電氣特性和好，如電壓傳輸特性好，噪聲容限高，功耗低等。6 如將CMOS與非門、或非門和異或門作反相器使用，輸入端應(yīng)如何連接？答：與非門和異或門閑置輸入端接高電平或懸空；或非門閑置輸入端接地（低電平）便能作非門使用。7 試比較CMOS4000系列和高速CMOS門電路的優(yōu)缺點。答：高速CMOS系列比CMOS4000系列具有更高的工作頻率和更強的輸出驅(qū)動負(fù)載的能力，同時還保留了CMOS4000系列低功耗、高抗干擾能力的優(yōu)點，完全克服了CMOS4000系列存在的問題

31、，因此，它是一種很有發(fā)展前途的CMOS器件。8 CMOS傳輸門為什么能做無損耗電子模擬開關(guān)？試畫出電子模擬開關(guān)的邏輯電路。答：9 使用CMOS數(shù)字集成電路時應(yīng)注意哪些問題？答：（1）注意不同系列CMOS電路允許的電源電壓范圍不同，一般多用+5V。電源電壓越高，抗干擾能力也越強。（2）閑置輸入端的處理：不允許懸空?？膳c使用輸入端并聯(lián)使用。但這樣會增大輸入電容，使速度下降，因此工作頻率高時不宜這樣用。與門和與非門的閑置輸入端可接正電源或高電平；或門和或非門的閑置輸入端可接地或低電平。10提高CMOS門電路的電源電壓可提高電路的抗干擾能力，TTL門電路能否這樣做？為什么？答：不行。42思考題1 什么

32、叫組合邏輯電路？在電路結(jié)構(gòu)上它主要有哪些特點？答：在數(shù)字邏輯電路中，如一個電路在任一時刻的輸出狀態(tài)只取決于同一時刻輸入狀態(tài)的組合，而與電路的原有狀態(tài)沒有關(guān)系，則該電路稱為組合邏輯電路。主要特點：它沒有記憶功能，主要由門電路組成，只有從輸入到輸出的通路，沒有從輸出到輸入的回路。2 舉例說明組合邏輯電路的分析步驟。答：（1）根據(jù)給定的邏輯電路寫出輸出邏輯函數(shù)表達(dá)式。必要時，可用卡諾圖或代數(shù)法進(jìn)行化簡，求出最簡邏輯函數(shù)式。（2）根據(jù)邏輯函數(shù)式列出真值表。（3）根據(jù)真值表或化簡的邏輯函數(shù)式說明電路的邏輯功能。3 組合邏輯電路能否用波形進(jìn)行分析？答：可以。4 簡述組合邏輯電路的設(shè)計步驟。答：（1）分析設(shè)

33、計要求，列出真值表（ 2）根據(jù)真值表，寫出輸出邏輯函數(shù)。（ 3）將輸出邏輯函數(shù)進(jìn)行化簡。（ 4）根據(jù)最簡邏輯函數(shù)式畫邏輯圖。5簡述單輸出組合邏輯電路和多輸出組合邏輯電路設(shè)計的異同點。答：主要區(qū)別是：多輸出組合邏輯電路輸出變量不止一個，因此，列真值表、寫邏輯函數(shù)以及畫邏輯圖都要注意輸出變量個數(shù)的不同。而對于設(shè)計每個步驟的方法都是一樣的。6在用邏輯門電路設(shè)計組合邏輯電路時，為什么要對邏輯函數(shù)進(jìn)行化簡？答：邏輯函數(shù)式最簡，才有助于下一步畫邏輯圖得到最簡設(shè)計方案，不僅可以節(jié)約成本，使設(shè)計出電路性能更優(yōu)越。43思考題1 什么叫半加器？什么叫全加器？它們的區(qū)別是什么？答：只考慮本位兩個二進(jìn)制數(shù)相加，而不考

34、慮來自低位進(jìn)位數(shù)相加的運算電路稱為半加器。將兩個多位二進(jìn)制數(shù)相加時，除考慮本位兩個二進(jìn)制數(shù)相加外，還應(yīng)考慮相鄰低位來的進(jìn)位數(shù)相加的運算電路，稱為全加器。區(qū)別是，全加器要考慮鄰低位來的進(jìn)位數(shù)。CO2 什么叫串行進(jìn)位加法器？答：多位二進(jìn)制數(shù)相加時，將多個全加器串行相連實現(xiàn)：低位全加器的進(jìn)位輸出端和相鄰高位全加器的進(jìn)位輸入端CI相連，最低位的進(jìn)位輸入端CI接地。3 什么叫超前進(jìn)位加法器？和串行進(jìn)位加法器相比，它的運算速度為什么會高？答：超前進(jìn)位加法器指：電路進(jìn)行二進(jìn)制加法運算時，通過快速進(jìn)位電路同時產(chǎn)生除最低位全加器外的其余所有全加器的進(jìn)位信號，無需再由低位到高位逐位傳遞進(jìn)位信號，從而消除了串行進(jìn)位

35、加法器逐位傳遞進(jìn)位信號的時間，提高了加法器的運算速度。4 4思考題1 什么叫編碼？什么叫編碼器？它的主要功能是什么？答：將具有特定意義的信息編成相應(yīng)二進(jìn)制代碼的過程稱為編碼。實現(xiàn)編碼功能的電路稱為編碼器。主要功能是賦予一系列二進(jìn)制數(shù)碼某一固定含義，用來表示各種指令和信息，實現(xiàn)數(shù)字化。2 一般編碼器輸入的編碼信號為什么是相互排斥的？答：因為在同一時刻只能對一個請求編碼的信號進(jìn)行編碼，否則，輸出二進(jìn)制代碼會發(fā)生混亂，所以，一般編碼器的輸入編碼信號是相互排斥的。3 什么叫優(yōu)先編碼器？它是否存在編碼信號間的相互排斥？答：在優(yōu)先編碼器中，允許多個輸入信號同時請求編碼，電路對其中一個優(yōu)先級別最高的信號進(jìn)行

36、編碼。）。不存在信號間的相互排斥，多個編碼信號可以同時發(fā)出編碼請求，但優(yōu)先級別高的編碼信號排斥低級別的，電路對其中一個優(yōu)先級別最高的編碼。4 和普通編碼器相比，優(yōu)先編碼器的優(yōu)點是什么？答：優(yōu)先編碼器的優(yōu)點是不存在輸入信號的互相排斥，允許多個信號同時請求編碼。5 5思考題1 什么叫譯碼？什么叫譯碼器？答：將具有特定意義的二進(jìn)制代碼轉(zhuǎn)換成相應(yīng)信號輸出的過程稱為譯碼。實現(xiàn)譯碼功能的電路稱為譯碼器。2 為什么說二進(jìn)制譯碼器又稱作全譯碼器？答：因為二進(jìn)制譯碼器的輸出為輸入二進(jìn)制代碼變量的全部最小項（或為最小項的反函數(shù)），且每個輸出為一個最小項，因此，二進(jìn)制譯碼器又稱作全譯碼器。3 為什么說二進(jìn)制譯碼器很

37、適合用于實現(xiàn)多輸出邏輯函數(shù)？答：因為，二進(jìn)制譯碼器又叫全譯碼器，即輸出為全部最小項，且每個輸出為一個最小項，而任一邏輯函數(shù)都可變換為最小項表達(dá)式。因此，用譯碼器實現(xiàn)邏輯函數(shù)時，用門電路將有關(guān)最小項進(jìn)行綜合，即能很方便地實現(xiàn)多輸出邏輯函數(shù)。4 .用輸出高電平有效和輸出低電平有效的譯碼器實現(xiàn)同一邏輯函數(shù)時，選用的門電路為什么不同？答：因為譯碼器輸出低電平有效時，輸出為輸入二進(jìn)制代碼變量的最小項的反函數(shù)。任一邏輯函數(shù)都可變換為標(biāo)準(zhǔn)與或表達(dá)式，如用輸出低電平有效的二進(jìn)制譯碼器來實現(xiàn)該邏輯函數(shù)，要將其變換成與非與非式，也就是要選用與非門實現(xiàn)。而輸出高電平有效的譯碼器，輸出為輸入變量的最小項。因此，將邏輯

38、函數(shù)變換為標(biāo)準(zhǔn)與或式，選用或門即可以實現(xiàn)。5 .什么叫數(shù)據(jù)分配器？用410線譯碼器CT74LS42能否構(gòu)成1路8路數(shù)據(jù)分配器？為什么？答：根據(jù)地址信號的要求將一路輸入數(shù)據(jù)分配到指定輸出通道上去的邏輯電路稱為數(shù)據(jù)分配器?？梢裕宦?路數(shù)據(jù)分配器，需要三個地址輸入端，八個輸出端。而410線譯碼器4個輸入碼端可以選擇其中的3個為地址輸入端，而10個輸出端也可作為數(shù)據(jù)分配的輸出端。6 .二進(jìn)制譯碼器、二十進(jìn)制譯碼器、顯示譯碼器三者之間有哪些主要區(qū)別？答：二進(jìn)制譯碼器：對于n個輸入變量，有2n個輸出，且每個輸出都是輸入變量的最小項。又叫全譯碼器，可用來實現(xiàn)單輸出或多輸出的任意邏輯函數(shù)。二-十進(jìn)制譯碼器：

39、將輸入的二進(jìn)制代碼翻譯成09十個對應(yīng)信號輸出的邏輯電路。即僅有十個輸出。顯示譯碼器輸入的一般為二十進(jìn)制代碼，輸出信號用來驅(qū)動顯示器，如4線7段譯碼器等。47思考題1 什么叫數(shù)值比較器？簡述多位數(shù)值比較器的比較原理。答：用以對兩個數(shù)字的大小或是否相等進(jìn)行比較的邏輯電路稱為數(shù)值比較器。兩個多位二進(jìn)制數(shù)進(jìn)行比較時，從高位到低位逐位進(jìn)行比較，只有在高位相應(yīng)的二進(jìn)制數(shù)相等時，才能進(jìn)行低位數(shù)的比較。當(dāng)比較到某一位二進(jìn)數(shù)不等時，其比較結(jié)果便為兩個多位二進(jìn)制數(shù)的比較結(jié)果。2 二進(jìn)制數(shù)進(jìn)行大小比較時，為什么要從高位到低位進(jìn)行逐位比較？答：二進(jìn)制數(shù)的比較實際是每位進(jìn)行1位數(shù)值比較，從高到低逐位比較，便得到比較結(jié)果

40、。4 8思考題1 什么叫競爭？什么叫冒險？它們之間有什么區(qū)別？又有什么聯(lián)系？答：在組合邏輯電路中，不同信號經(jīng)過不同長度的導(dǎo)線和不同級數(shù)的邏輯門電路而到達(dá)另一個門的輸入端的時刻有先有后，這種現(xiàn)象稱為競爭。因門的輸入端有競爭而導(dǎo)致輸出端出現(xiàn)不應(yīng)有的尖峰干擾脈沖，這種現(xiàn)象稱為冒險。2 如何判別組合邏輯電路是否存在冒險？常用消除冒險的方法有哪幾種?答：組合邏輯電路是否存在冒險可用代數(shù)法和卡諾圖法進(jìn)行判斷。消除冒險的方法有修改邏輯設(shè)計、輸出端并聯(lián)濾波電容、引入選通脈沖等。52思考題1 基本RS觸發(fā)器有哪幾種常見的電路形式?并說明它們的邏輯功能。答：與非門和或非門組成的基本RS觸發(fā)器。與非門組成的基本RS

41、觸發(fā)器的邏輯功能：當(dāng)麗=0,而=1時，觸發(fā)器置0;當(dāng)麗=1,布=0時，觸發(fā)器置1;當(dāng)Rd=1,Sd=1時，觸發(fā)器保持原狀態(tài)不變；當(dāng)Rd=0,Sd=0時，觸發(fā)器狀態(tài)不或非門組成的基本RS觸發(fā)器的邏輯功能:當(dāng)rd=0,sd=1，觸發(fā)器置1；當(dāng)rd=1,Sd=0,觸發(fā)器置0;當(dāng)RD=0,Sd=0，觸發(fā)器保持原狀態(tài)不變；當(dāng)RD=1,Sd=1，觸發(fā)器狀態(tài)不定。2 .寫出由或非門組成的基本RS觸發(fā)器的特性表，并求出它的特性方程。答:年Q*說 明000X觸發(fā)署保持晾就怒不於0X0101增發(fā)落已1011110Q0她裝署置。10L01100觸發(fā)出狀態(tài)不足,不凡外1111或非門組成的整本書岫發(fā)器的恃性表fQn+1

42、 = Sd + RDQn' Rd Sd =0（約束條件）5.3思考題1 .與基本RS觸發(fā)器相比.同步RS觸發(fā)器在電路結(jié)構(gòu)上有哪些特點？答：同步RS觸發(fā)器是在基本RS觸發(fā)器的基礎(chǔ)上增加了兩個由時鐘脈沖CP控制的門電路，使得觸發(fā)器在有同步脈沖時，根據(jù)輸入信號而改變狀態(tài)，而在沒有同步脈沖輸入時，觸發(fā)器保持原狀態(tài)不變。2 .同步RS觸發(fā)器在CP=0時，R和S之間是否存在約束條件？為什么？在CP=1的情況又如何？答：同步RS觸發(fā)器在CP=0時，R和S之間不存在約束條件。因為當(dāng)CP=0時，G3和G4門被封鎖，都輸出1,這時，不管R端和S端信號如何變化，觸發(fā)器的狀態(tài)保持不變。而在CP=1時，G3和G

43、4解除封鎖，都輸出1,R端和S端信號通過這兩個門控制基本RS觸發(fā)器狀態(tài)的變化。當(dāng)R=S=1時，觸發(fā)器輸出狀態(tài)不定，這是不允許的，因此，存在約束條件RS=0。3 .同步D觸發(fā)器和同步JK觸發(fā)器是否存在約束條件？為什么？答：都不存在約束條件。因為，同步D觸發(fā)器在R和S之間接入了非門G5,R和S總為互補信號，因此避免了同時為1的情況。同步JK觸發(fā)器，是將觸發(fā)器輸出端Q和Q輸出的互補狀態(tài)反饋到輸入端，這樣，G3和G4的輸出不會同時出現(xiàn)0,從而避免了不定狀態(tài)的出現(xiàn)。4 .試說明由與或非門構(gòu)成的同步RS觸發(fā)器的邏輯功能，并寫出它的特性表和特性方程。答：5 .圖5.3.1(a)所示同步RS觸發(fā)器的初始狀態(tài)為

44、Q=0,CP、R和S端的輸入波形如圖5.3.8所示，試畫出輸出端 Q和/Q的波形圖。I I5. 4思考題1 .什么叫邊沿觸發(fā)器？它有哪些優(yōu)點？為什么？答：邊沿觸發(fā)器：只有在時鐘脈沖CP上升沿或下降沿時刻接收輸入信號，電路狀態(tài)才發(fā)生翻轉(zhuǎn)，而在CP的其它時間內(nèi)，電路狀態(tài)不會發(fā)生變化的觸發(fā)器。由于只在時鐘上升沿或下降沿接收輸入信號，因此提高了觸發(fā)器的可靠性和抗干擾能力。且沒有空翻現(xiàn)象。2 .和TTL邊沿觸發(fā)器相比，CMOS4000系列邊沿觸發(fā)器有哪些優(yōu)缺點？答：CMOS4000系列工作速度低，負(fù)載能力差，但功耗極低、抗干擾能力強，電源電壓范圍寬。3 .試將邊沿JK觸發(fā)器轉(zhuǎn)換成RS觸發(fā)器，并寫出它的特

45、性方程。答：將S=J0nR=K，即將邊沿JK轉(zhuǎn)換成了RS觸發(fā)器。RS觸發(fā)器特性方程為：Qn+1=S+RQn4 .試將維才I阻塞D觸發(fā)器轉(zhuǎn)換成RS觸發(fā)器，并寫出它的特性方程。答：將D=S+RQn,即將維持阻塞D觸發(fā)器轉(zhuǎn)換成了RS觸發(fā)器。Qn+1=D5 .TTL邊沿JK觸發(fā)器和維持阻塞D觸發(fā)器工作時，其直接置0端/RD和直接置l端/SD應(yīng)處于什么狀態(tài)？CMOS邊沿JK觸發(fā)器和邊沿D觸發(fā)器的直接置0端R和直接置1端S又應(yīng)如何處理？答：應(yīng)處于無效態(tài)，即同時為1。應(yīng)處于無效態(tài)，即接地。6 .設(shè)上升邊沿觸發(fā)的D觸發(fā)器的初始狀態(tài)Q=0.試畫出下圖所示的CP和D信號作用下輸出端Q的波形。答："-RTUUITULII，卜，IIII,IIIIIj-I*IItI11IiIIIIi|4FIi1q-1rirr!h-h_b-H_I：i>p*-14iIIIIi7 .