數(shù)字邏輯與電路復(fù)習(xí)題及答案

1、數(shù)字邏輯與電路復(fù)習(xí)題第一章數(shù)字邏輯基礎(chǔ)（數(shù)制與編碼）一、選擇題1以下代碼中為無權(quán)碼的為 CD 。A. 8421BCD碼 B. 5421BCD碼 C. 余三碼 D. 格雷碼2以下代碼中為恒權(quán)碼的為 AB 。A.8421BCD碼 B. 5421BCD碼 C. 余三碼 D. 格雷碼3一位十六進制數(shù)可以用 C 位二進制數(shù)來表示。A. B. C. D. 164十進制數(shù)25用8421BCD碼表示為 B 。A.10 101 B.0010 0101 C.100101 D.101015在一個8位的存儲單元中，能夠存儲的最大無符號整數(shù)是 CD 。A.（256）10 B.（127）10 C.（FF）16 D.（25

2、5）106與十進制數(shù)（53.5）10等值的數(shù)或代碼為 ABCD 。A. (0101 0011.0101)8421BCD B.(35.8)16 C.(110101.1)2 D.(65.4)87與八進制數(shù)(47.3)8等值的數(shù)為： AB 。A.(100111.011)2 B.(27.6)16 C.(27.3 )16 D. (100111.11)28. 常用的BCD碼有 CD 。A.奇偶校驗碼 B.格雷碼 C.8421碼 D.余三碼二、判斷題（正確打，錯誤的打×）1. 方波的占空比為0.5。（ ）2. 8421碼1001比0001大。（ × ）3. 數(shù)字電路中用“1”和“0”分別

3、表示兩種狀態(tài),二者無大小之分。（ ）4格雷碼具有任何相鄰碼只有一位碼元不同的特性。（ ）5八進制數(shù)（17）8比十進制數(shù)（17）10小。（ ）6當(dāng)傳送十進制數(shù)5時，在8421奇校驗碼的校驗位上值應(yīng)為1。（ ）7十進制數(shù)（9）10比十六進制數(shù)（9）16小。（ × ）8當(dāng)8421奇校驗碼在傳送十進制數(shù)（8）10時，在校驗位上出現(xiàn)了1時，表明在傳送過程中出現(xiàn)了錯誤。（ ）三、填空題1. 數(shù)字信號的特點是在 時間 上和 幅值 上都是斷續(xù)變化的，其高電平和低電平常用 1 和 0 來表示。2. 分析數(shù)字電路的主要工具是 邏輯代數(shù) ，數(shù)字電路又稱作 邏輯電路 。3. 在數(shù)字電路中，常用的計數(shù)制除十進

4、制外，還有 二進制 、 八進制 、 十六進制 。4. 常用的BCD碼有 8421BCD碼 、 2421BCD碼 、 5421BCD碼 、 余三碼 等。常用的可靠性代碼有 格雷碼 、 奇偶校驗碼 。 5. （10110010.1011）2=( 262.54 )8=( B2.B )166. (35.4)8 =（ 11101.1 ）2 =( 29.5 )10=( 1D.8 )16=( 0010 1001.0101 )8421BCD7. （39.75 )10=（ 100111.11）=( 47.6)8 =( 27.C )168. (5E.C)16=（ 1011110.11 ）2=( 136.6 )8=

5、( 94.75)10= ( 1001 0100.0111 0101 )8421BCD9. （0111 1000)8421BCD =（ 1001110 ）2=( 116 )8=( 78 )10=( 4E )16四、思考題1 在數(shù)字系統(tǒng)中為什么要采用二進制？ 因為數(shù)字信號有在時間和幅值上離散的特點，它正好可以用二進制的1和0來表示兩種不同的狀態(tài)。2 格雷碼的特點是什么？為什么說它是可靠性代碼？ 格雷碼的任意兩組相鄰代碼之間只有一位不同，其余各位都相同，它是一種循環(huán)碼。這個特性使它在形成和傳輸過程中可能引起的錯誤較少，因此稱之為可靠性代碼。3 奇偶校驗碼的特點是什么？為什么說它是可靠性代碼？ 奇偶校

6、驗碼可校驗二進制信息在傳送過程中1的個數(shù)為奇數(shù)還是偶數(shù)，從而發(fā)現(xiàn)可能出現(xiàn)的錯誤。第一章數(shù)字邏輯基礎(chǔ)（函數(shù)與化簡）一、選擇題1. 以下表達式中符合邏輯運算法則的是 D 。 A. C·C=C2 B. 1+1=10 C. 0<1 D. A+1=12. 邏輯變量的取值和可以表示： ABCD 。 A.開關(guān)的閉合、斷開 B.電位的高、低 C.真與假 D.電流的有、無 3. 當(dāng)邏輯函數(shù)有n個變量時，共有 D 個變量取值組合？ A. n B. 2n C. n2 D. 2 n4. 邏輯函數(shù)的表示方法中具有唯一性的是 AD 。A .真值表 B.表達式 C.邏輯圖 D.卡諾圖5. F = A+BD+

7、CDE+D = 。A. B. C. D. 6. 邏輯函數(shù)F= = 。A. B B. A C. D. 7求一個邏輯函數(shù)F的對偶式，可將F中的 。A . “·” 換成 “+”，“+” 換成 “·” B. 原變量換成反變量，反變量換成原變量C. 變量不變D. 常數(shù)中“0”換成“1”，“1”換成“0”E. 常數(shù)不變8A+BC = 。A 、A+B B、A+C C、（A+B）（A+C） D、B+C9在何種輸入情況下，“與非”運算的結(jié)果是邏輯0。 A全部輸入是0 B.任一輸入是0 C.僅一輸入是0 D.全部輸入是110在何種輸入情況下，“或非”運算的結(jié)果是邏輯0。 A全部輸入是0 B.全

8、部輸入是1 C.任一輸入為0，其他輸入為1 D.任一輸入為1二、判斷題（正確打，錯誤的打×）1 邏輯變量的取值，比大。（ × ）。2 異或函數(shù)與同或函數(shù)在邏輯上互為反函數(shù)。（ ）。3若兩個函數(shù)具有相同的真值表，則兩個邏輯函數(shù)必然相等。（ ）。4因為邏輯表達式A+B+AB=A+B成立，所以AB=0成立。（ × ）5若兩個函數(shù)具有不同的真值表，則兩個邏輯函數(shù)必然不相等。（ ）6若兩個函數(shù)具有不同的邏輯函數(shù)式，則兩個邏輯函數(shù)必然不相等。（ × ）7邏輯函數(shù)兩次求反則還原，兩次作對偶式變換也還原為它本身。（ ）8邏輯函數(shù)Y=A+B+C+B已是最簡與或表達式。（

9、× ）9因為邏輯表達式A+B +AB=A+B+AB成立，所以A+B= A+B成立。（ × ）10對邏輯函數(shù)Y=A+B+C+B利用代入規(guī)則，令A(yù)=BC代入，得Y= BC+B+C+B=C+B成立。（ × ）三、填空題1. 邏輯代數(shù)又稱為 布爾 代數(shù)。最基本的邏輯關(guān)系有 與 、 或 、 非 三種。常用的導(dǎo)出邏輯運算為 與非 、 或非 、 與或非 、 同或 、 異或 。2. 邏輯函數(shù)的常用表示方法有 邏輯表達式 、 真值表 、 邏輯圖 。3. 邏輯代數(shù)中與普通代數(shù)相似的定律有 交換律 、 分配律 、 結(jié)合律 。摩根定律又稱為 反演定律 。4. 邏輯代數(shù)的三個重要規(guī)則是 代

10、入規(guī)則 、 對偶規(guī)則 、 反演規(guī)則 。5邏輯函數(shù)F=+B+D的反函數(shù) 。6邏輯函數(shù)F=A（B+C）·1的對偶函數(shù)是 。7添加項公式AB+C+BC=AB+C的對偶式為 。8邏輯函數(shù)F=+A+B+C+D= 。9邏輯函數(shù)F= 。10已知函數(shù)的對偶式為+，則它的原函數(shù)為 。四、思考題1. 邏輯代數(shù)與普通代數(shù)有何異同？都有輸入輸出變量，都有運算符號，且有形式上相似的某些定理，但邏輯代數(shù)的取值只能有和兩種，而普通代數(shù)不限，且運算符號所代表的意義不同。2. 邏輯函數(shù)的三種表示方法如何相互轉(zhuǎn)換？通常從真值表容易寫出標(biāo)準(zhǔn)最小項表達式，從邏輯圖易于逐級推導(dǎo)得邏輯表達式，從與或表達式或最小項表達式易于列出

11、真值表。3. 為什么說邏輯等式都可以用真值表證明？因為真值表具有唯一性。4. 對偶規(guī)則有什么用處？可使公式的推導(dǎo)和記憶減少一半，有時可利于將或與表達式化簡。第二章邏輯門電路一、選擇題1. 三態(tài)門輸出高阻狀態(tài)時， 是正確的說法。A.用電壓表測量指針不動 B.相當(dāng)于懸空 C.電壓不高不低 D.測量電阻指針不動2. 以下電路中可以實現(xiàn)“線與”功能的有 。A.與非門 B.三態(tài)輸出門 C.集電極開路門 D.漏極開路門3以下電路中常用于總線應(yīng)用的有 。A.TSL門 B.OC門 C. 漏極開路門 D.CMOS與非門4邏輯表達式Y(jié)=AB可以用 實現(xiàn)。A.或門 B.非門 C.與門5在正邏輯系統(tǒng)中TTL電路的以下

12、輸入中 相當(dāng)于輸入邏輯“1”。A.懸空 B.經(jīng)2.7k電阻接電源 C.經(jīng)2.7k電阻接地 D.經(jīng)510電阻接地6對于TTL與非門閑置輸入端的處理，可以 。A.接電源 B.通過電阻3k接電源 C.接地 D.與有用輸入端并聯(lián)7要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對地外接電阻RI 。A.RON B.ROFF C.ROFFRIRON D.ROFF二、判斷題（正確打，錯誤的打×）1TTL與非門的多余輸入端可以接高電平VCC。（ ）2 當(dāng)TTL與非門的輸入端懸空時相當(dāng)于輸入為邏輯1。（ ）3普通的邏輯門電路的輸出端不可以并聯(lián)在一起，否則可能會損壞器件。（ ）4兩輸入端四與非門器件74LS00

13、與7400的邏輯功能完全相同。（ ）5CMOS或非門與TTL或非門的邏輯功能完全相同。（ ）6三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（ × ）7TTL集電極開路門輸出為時由外接電源和電阻提供輸出電流。（ ）8一般TTL門電路的輸出端可以直接相連，實現(xiàn)線與。（ × ）9CMOS OD門（漏極開路門）的輸出端可以直接相連，實現(xiàn)線與。（ ）10TTL OC門（集電極開路門）的輸出端可以直接相連，實現(xiàn)線與。（ ）三、填空題1. 集電極開路門的英文縮寫為 門，工作時必須外加 電源 和 負(fù)載 。2OC門稱為 集電極開路門 門，多個OC門輸出端并聯(lián)到一起可實現(xiàn) 線與 功

14、能。3TTL與非門電壓傳輸特性曲線分為 飽和 區(qū)、 轉(zhuǎn)折 區(qū)、 線性 區(qū)、 截止 區(qū)。第三章組合邏輯電路一、選擇題1. 下列表達式中不存在競爭冒險的有 。 A.Y=+AB B.Y=AB+C C.Y=AB+AB D.Y=(A+)A2. 若在編碼器中有50個編碼對象，則要求輸出二進制代碼位數(shù)為 位。A.5 B.6 C.10 D.503. 一個16選1的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 個。A.1 B.2 C.4 D.164. 下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有 。A. B. C. D. E.5. 函數(shù)，當(dāng)變量的取值為 ACD 時，將出現(xiàn)冒險現(xiàn)象。A.B=C=1 B.B=C=0 C.A=

15、1，C=0 D.A=0，B=06. 四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達式為Y= A 。A. B. C. D.7. 一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 E 個。A.1 B.2 C.3 D.4 E.88. 在下列邏輯電路中，不是組合邏輯電路的有 D 。A.譯碼器 B.編碼器 C.全加器 D.寄存器9. 八路數(shù)據(jù)分配器，其地址輸入端有 C 個。A.1 B.2 C.3 D.4 E.810. 組合邏輯電路消除競爭冒險的方法有 AB 。修改邏輯設(shè)計 B.在輸出端接入濾波電容C.后級加緩沖電路 D.屏蔽輸入信號的尖峰干擾二、判斷題（正確打，錯誤的打×）1. 優(yōu)先編

16、碼器的編碼信號是相互排斥的，不允許多個編碼信號同時有效。（ × ）2. 編碼與譯碼是互逆的過程。（ ）3. 二進制譯碼器相當(dāng)于是一個最小項發(fā)生器，便于實現(xiàn)組合邏輯電路。（ ）4. 半導(dǎo)體數(shù)碼(LED)顯示器的工作電流大，每筆劃約10mA左右，因此，需要考慮電流驅(qū)動能力問題。（ ）5. 共陰接法LED數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅(qū)動。（ ）6. 數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反，互為逆過程。（ ）7. 用數(shù)據(jù)選擇器可實現(xiàn)時序邏輯電路。（ × ）8. 組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾。（×）三、填空題1. LED數(shù)碼

17、顯示器的內(nèi)部接法有兩種形式：共 陰 接法和共 陽 接法。2. 對于共陽接法的LED數(shù)碼顯示器，應(yīng)采用 低電平 電平驅(qū)動的七段顯示譯碼器。3. 消除竟?fàn)幟半U的方法有 修改邏輯設(shè)計 、 接入濾波電容 、 加選通脈沖 等。第四章 時序邏輯電路（觸發(fā)器）一、選擇題1. N個觸發(fā)器可以構(gòu)成能寄存 B 位二進制數(shù)碼的寄存器。 A.N-1 B.N C.N+1 D.2N2. 一個觸發(fā)器可記錄一位二進制代碼，它有 C 個穩(wěn)態(tài)。A.0 B.1 C.2 D.3 E.43. 存儲8位二進制信息要 D 個觸發(fā)器。A.2 B.3 C.4 D.84. 對于T觸發(fā)器，若原態(tài)Qn=0，欲使新態(tài)Qn+1=1，應(yīng)使輸入T= 。A.

18、0 B.1 C.Q D.5. 對于T觸發(fā)器，若原態(tài)Qn=1，欲使新態(tài)Qn+1=1，應(yīng)使輸入T= AD 。A.0 B.1 C.Q D.6. 對于D觸發(fā)器，欲使Qn+1=Qn，應(yīng)使輸入D= C 。A.0 B.1 C.Q D.7. 對于JK觸發(fā)器，若J=K，則可完成 C 觸發(fā)器的邏輯功能。A.RS B.D C.T D.T8. 欲使JK觸發(fā)器按Qn+1=Qn工作，可使JK觸發(fā)器的輸入端 ABDE 。A.J=K=0 B.J=Q,K= C.J=,K=Q D.J=Q,K=0 E.J=0,K=9. 欲使JK觸發(fā)器按Qn+1=n工作，可使JK觸發(fā)器的輸入端 ACDE 。A.J=K=1 B.J=Q,K= C.J=

19、,K=Q D.J=Q,K=1 E.J=1,K=Q10. 欲使JK觸發(fā)器按Qn+1=0工作，可使JK觸發(fā)器的輸入端 BCD 。A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=111. 欲使JK觸發(fā)器按Qn+1=1工作，可使JK觸發(fā)器的輸入端 BCE 。A.J=K=1 B.J=1,K=0 C.J=K= D.J=K=0 E.J=,K=012. 欲使D觸發(fā)器按Qn+1=n工作，應(yīng)使輸入D= D 。A.0 B.1 C.Q D.13. 下列觸發(fā)器中，沒有約束條件的是 D 。A.基本RS觸發(fā)器 B.主從RS觸發(fā)器 C.同步RS觸發(fā)器 D.邊沿D觸發(fā)器14. 描述觸發(fā)器

20、的邏輯功能的方法有 ABCD 。A.狀態(tài)轉(zhuǎn)換真值表 B.特性方程 C.狀態(tài)轉(zhuǎn)換圖 D.狀態(tài)轉(zhuǎn)換卡諾圖15. 為實現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使 A 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=二、判斷題（正確打，錯誤的打×）1. D觸發(fā)器的特性方程為Qn+1=D，與Qn無關(guān)，所以它沒有記憶功能。（× ）2. RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入。（ ）3. 主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同。（ ）4. 若要實現(xiàn)一個可暫停的一位二進制計數(shù)器，控制信號A=0計數(shù)，A=1保持，可選用T觸發(fā)器，且令T

21、=A。（×）5. 由兩個TTL或非門構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時，觸發(fā)器的狀態(tài)為不定（ × ）。6. 對邊沿JK觸發(fā)器，在CP為高電平期間，當(dāng)J=K=1時，狀態(tài)會翻轉(zhuǎn)一次。（ × ）三、填空題1觸發(fā)器有 2 個穩(wěn)態(tài)，存儲8位二進制信息要 8 個觸發(fā)器。2一個基本RS觸發(fā)器在正常工作時，它的約束條件是+=1，則它不允許輸入= 0 且= 0 的信號。3觸發(fā)器有兩個互補的輸出端Q、，定義觸發(fā)器的1狀態(tài)為 Q=1、=0 ，0狀態(tài)為 Q=0、=1 ，可見觸發(fā)器的狀態(tài)指的是 Q 端的狀態(tài)。4一個基本RS觸發(fā)器在正常工作時，不允許輸入R=S=1的信號，因此它的約束條件是

22、 RS=0 。第四章 時序邏輯電路（分析與設(shè)計）一、選擇題1同步計數(shù)器和異步計數(shù)器比較，同步計數(shù)器的顯著優(yōu)點是 A 。A.工作速度高 B.觸發(fā)器利用率高 C.電路簡單 D.不受時鐘CP控制。2把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到 D 進制計數(shù)器。A.4 B.5 C.9 D.203下列邏輯電路中為時序邏輯電路的是 。A.譯碼器 B.加法器 C.數(shù)碼寄存器 D.數(shù)據(jù)選擇器4. N個觸發(fā)器可以構(gòu)成最大計數(shù)長度（進制數(shù)）為 的計數(shù)器。A.N B.2N C.N2 D.2N5. N個觸發(fā)器可以構(gòu)成能寄存 位二進制數(shù)碼的寄存器。A.N-1 B.N C.N+1 D.2N6五個D觸發(fā)器構(gòu)成環(huán)形計數(shù)器，

23、其計數(shù)長度為 。A.5 B.10 C.25 D.327同步時序電路和異步時序電路比較，其差異在于后者 。A.沒有觸發(fā)器 B.沒有統(tǒng)一的時鐘脈沖控制C.沒有穩(wěn)定狀態(tài) D.輸出只與內(nèi)部狀態(tài)有關(guān)8一位8421BCD碼計數(shù)器至少需要 個觸發(fā)器。A.3 B.4 C.5 D.109.欲設(shè)計0，1，2，3，4，5，6，7這幾個數(shù)的計數(shù)器，如果設(shè)計合理，采用同步二進制計數(shù)器，最少應(yīng)使用 級觸發(fā)器。A.2 B.3 C.4 D.8108位移位寄存器，串行輸入時經(jīng) 個脈沖后，8位數(shù)碼全部移入寄存器中。A.1 B.2 C.4 D.811用二進制異步計數(shù)器從0做加法，計到十進制數(shù)178，則最少需要 個觸發(fā)器。A.2 B

24、.6 C.7 D.8 E.1012某移位寄存器的時鐘脈沖頻率為100KHZ，欲將存放在該寄存器中的數(shù)左移8位，完成該操作需要 時間。A.10S B.80S C.100S D.800ms13.若用JK觸發(fā)器來實現(xiàn)特性方程為，則JK端的方程為 。A.J=AB，K= B.J=AB，K= C.J=，K=AB D.J=，K=AB14若要設(shè)計一個脈沖序列為1101001110的序列脈沖發(fā)生器，應(yīng)選用 個觸發(fā)器。A.2 B.3 C.4 D.10二、判斷題（正確打，錯誤的打×）1同步時序電路由組合電路和存儲器兩部分組成。（ ）2組合電路不含有記憶功能的器件。（ ）3時序電路不含有記憶功能的器件。（

25、× ）4同步時序電路具有統(tǒng)一的時鐘CP控制。（ ）5異步時序電路的各級觸發(fā)器類型不同。（ × ）6環(huán)形計數(shù)器在每個時鐘脈沖CP作用時，僅有一位觸發(fā)器發(fā)生狀態(tài)更新。（ × ）7環(huán)形計數(shù)器如果不作自啟動修改，則總有孤立狀態(tài)存在。（ ）8計數(shù)器的模是指構(gòu)成計數(shù)器的觸發(fā)器的個數(shù)。（ × ）9計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù)。（ × ）10D觸發(fā)器的特征方程Qn+1=D，而與Qn無關(guān)，所以，D觸發(fā)器不是時序電路。（ × ）11在同步時序電路的設(shè)計中，若最簡狀態(tài)表中的狀態(tài)數(shù)為2N，而又是用N級觸發(fā)器來實現(xiàn)其電路，則不需檢查電路的自啟動性。（

26、）12把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器。（ × ）13同步二進制計數(shù)器的電路比異步二進制計數(shù)器復(fù)雜，所以實際應(yīng)用中較少使用同步二進制計數(shù)器。（ × ）14利用反饋歸零法獲得N進制計數(shù)器時，若為異步置零方式，則狀態(tài)SN只是短暫的過渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）三、填空題1寄存器按照功能不同可分為兩類： 移位 寄存器和 數(shù)碼 寄存器。2數(shù)字電路按照是否有記憶功能通常可分為兩類： 組合邏輯電路 、 時序邏輯電路 。3由四位移位寄存器構(gòu)成的順序脈沖發(fā)生器可產(chǎn)生 個順序脈沖。4時序邏輯電路按照其觸發(fā)器是否有統(tǒng)一的時鐘控制分為 同步 時序電路和

27、 異步 時序電路。第五章 半導(dǎo)體存儲器一、選擇題1一個容量為1K×8的存儲器有 個存儲單元。A. 8 B. 8K C. 8000 D. 81922要構(gòu)成容量為4K×8的RAM，需要 片容量為256×4的RAM。A. 2 B. 4 C. 8 D. 323尋址容量為16K×8的RAM需要 根地址線。A. 4 B. 8 C. 14 D. 16 E. 16K4若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線+位線）共有 條。A. 8 B. 16 C. 32 D. 2565某存儲器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容量為

28、。A. 8×3 B. 8K×8 C. 256×8 D. 256×2566. 采用對稱雙地址結(jié)構(gòu)尋址的1024×1的存儲矩陣有 C 。A. 10行10列 B. 5行5列 C. 32行32列 D. 1024行1024列7隨機存取存儲器具有 功能。A.讀/寫 B.無讀/寫 C.只讀 D.只寫8欲將容量為128×1的RAM擴展為1024×8，則需要控制各片選端的輔助譯碼器的輸出端數(shù)為 。A. 1 B. 2 C. 3 D. 89欲將容量為256×1的RAM擴展為1024×8，則需要控制各片選端的輔助譯碼器的輸入端數(shù)

29、為 。A.4 B.2 C.3 D.810只讀存儲器ROM在運行時具有 功能。A. 讀/無寫 B. 無讀/寫 C. 讀/寫 D. 無讀/無寫11只讀存儲器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲器中的內(nèi)容 。A.全部改變 B.全部為0 C.不可預(yù)料 D.保持不變12隨機存取存儲器RAM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲器中的內(nèi)容 。A.全部改變 B.全部為1 C.不確定 D.保持不變13一個容量為512×1的靜態(tài)RAM具有 。A.地址線9根，數(shù)據(jù)線1根 B.地址線1根，數(shù)據(jù)線9根C.地址線512根，數(shù)據(jù)線9根 D.地址線9根，數(shù)據(jù)線512根14用若干RAM實現(xiàn)位擴展時，其方法是將 相應(yīng)

30、地并聯(lián)在一起。A.地址線 B.數(shù)據(jù)線 C.片選信號線 D.讀/寫線15PROM的與陣列（地址譯碼器）是 B 。A.全譯碼可編程陣列 B. 全譯碼不可編程陣列 C.非全譯碼可編程陣列 D.非全譯碼不可編程陣列二、判斷題（正確打，錯誤的打×）1. 實際中，常以字?jǐn)?shù)和位數(shù)的乘積表示存儲容量。（ ）2. RAM由若干位存儲單元組成，每個存儲單元可存放一位二進制信息。（ ）3. 動態(tài)隨機存取存儲器需要不斷地刷新，以防止電容上存儲的信息丟失。（ ）4. 用2片容量為16K×8的RAM構(gòu)成容量為32K×8的RAM是位擴展。（ × ）5. 所有的半導(dǎo)體存儲器在運行時都具有讀和寫的功能。（ × ）6. ROM和RAM中存入的信息在電源斷掉后都不會丟失。（ × ）7. RAM中的信息，當(dāng)電源斷掉后又接通，則原存的信息不會改變。（ × ）8. 存儲器字?jǐn)?shù)的擴展可以利用外加譯碼器控制數(shù)個芯片的片選輸入端來實現(xiàn)。（ ）9. P