EDA技術(shù)的主要內(nèi)容

1、1.3 EDA技術(shù)的主要內(nèi)容1.3.1 硬件描述語言硬件描述語言（HDL）是各種描述方法中最能體現(xiàn)EDA優(yōu)越性的描述方法。所謂硬件描述語言，實(shí)際就是一個(gè)描述工具，其描述的對(duì)象就是待設(shè)計(jì)電路系統(tǒng)的邏輯功能、實(shí)現(xiàn)該功能的算法、選用的電路結(jié)構(gòu)以及其他各種約束條件等。通常要求HDL既能描述系統(tǒng)的行為，又能描述系統(tǒng)的結(jié)構(gòu)。HDL的使用與普通的高級(jí)語言相似，編制的HDL程序也需要首先經(jīng)過編譯器進(jìn)行語法、語義的檢查，并轉(zhuǎn)換為某種中間數(shù)據(jù)格式。但與其他高級(jí)語言相區(qū)別的是，用硬件描述語言編制程序的最終目的是要生成實(shí)際的硬件，因此HDL中有與硬件實(shí)際情況相對(duì)應(yīng)的并行處理語句。此外，用HDL編制程序時(shí)，還需注意硬件

2、資源的消耗問題（如門、觸發(fā)器、連線等的數(shù)目），有的HDL程序雖然語法、語義上完全正確，但并不能生成與之相對(duì)應(yīng)的實(shí)際硬件，其原因就是要實(shí)現(xiàn)這些程序所描述的邏輯功能，消耗的硬件資源將十分巨大。目前主要有以下兩種HDL語言：（1）Verilog-HDLVerilog-HDL語言是在1983年由GDA（Gateway Design Automation）公司的首創(chuàng)的。主要用于數(shù)字系統(tǒng)的設(shè)計(jì)。設(shè)計(jì)者可以用它來進(jìn)行各種級(jí)別的邏輯設(shè)計(jì)，可以用它進(jìn)行數(shù)字邏輯系統(tǒng)的仿真驗(yàn)證、時(shí)序分析、邏輯綜合等。它是目前應(yīng)用最廣泛的硬件描述語言之一。其最大優(yōu)點(diǎn)是與工藝無關(guān)性，這使得工程師在功能設(shè)計(jì)、邏輯驗(yàn)證階段可以不必過多考慮

3、門級(jí)電路及其工藝實(shí)現(xiàn)的具體細(xì)節(jié)，只需要利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。實(shí)際上，這是利用EDA工具，把邏輯驗(yàn)證與具體工具庫匹配、把布線及延時(shí)計(jì)算由計(jì)算機(jī)自動(dòng)完成，從而減輕了設(shè)計(jì)者的勞動(dòng)。Verilog-HDL把數(shù)字系統(tǒng)當(dāng)作一組模塊來描述，每一個(gè)模塊具有模塊接口以及關(guān)于模塊內(nèi)容的描述，一個(gè)模塊代表一個(gè)邏輯單元，這些模塊用網(wǎng)絡(luò)相互連接，相互通信。由于Verilog-HDL是標(biāo)準(zhǔn)化的，所以能把完成的設(shè)計(jì)移植到不同廠家的不同芯片中去。又由于Verilog-HDL設(shè)計(jì)的信號(hào)位數(shù)很容易改變，所以可以通過對(duì)信號(hào)位數(shù)的修改，來適應(yīng)不同的硬件規(guī)模，而且在仿真驗(yàn)證時(shí)，仿真測(cè)試用例

4、可以用同一種描述語言來完成。（2）VHDLVHDL語言是美國國防部于20世紀(jì)80年代后期，出于軍事工業(yè)的需要開發(fā)的。1984年VHDL被IEEE確定為標(biāo)準(zhǔn)化的硬件描述語言。1993年IEEE對(duì)VHDL進(jìn)行了修訂，增加了部分新的VHDL命令與屬性，增強(qiáng)了對(duì)系統(tǒng)的描述能力，并公布了新版本的VHDL，即IEEE標(biāo)準(zhǔn)的1076-1993版本。現(xiàn)在，VHDL已經(jīng)成為系統(tǒng)描述的國際公認(rèn)標(biāo)準(zhǔn)，得到眾多EDA公司的支持，越來越多的硬件設(shè)計(jì)者使用VHDL描述數(shù)字系統(tǒng)。VHDL涵蓋面廣，抽象描述能力強(qiáng)，支持硬件的設(shè)計(jì)、驗(yàn)證、綜合與測(cè)試。VHDL能在多個(gè)級(jí)別上對(duì)同一邏輯功能進(jìn)行描述，如可以在寄存器級(jí)別上對(duì)電路的組成

5、結(jié)構(gòu)進(jìn)行描述，也可以在行為描述級(jí)別上對(duì)電路的功能與性能進(jìn)行描述。無論哪種級(jí)別的描述，都可以利用綜合工具將描述轉(zhuǎn)化為具體的硬件結(jié)構(gòu)。VHDL的基本結(jié)構(gòu)包含有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體，而完整的VHDL結(jié)構(gòu)還包括配置、程序包與庫。各種硬件描述語言中，VHDL的抽象描述能力最強(qiáng)，因此運(yùn)用VHDL進(jìn)行復(fù)雜電路設(shè)計(jì)時(shí)，往往采用自頂向下結(jié)構(gòu)化的設(shè)計(jì)方法。比較而言，VHDL語言是一種高級(jí)描述語言，適用于電路高級(jí)建模，綜合的效率和效果較好。Verilog-HDL語言是一種低級(jí)的描述語言，適用于描述門級(jí)電路，容易控制電路資源，但其對(duì)系統(tǒng)的描述能力不如VHDL語言。1.3.2 可編程邏輯器件可編程邏輯器件（簡稱PLD）

6、是一種由用戶編程來實(shí)現(xiàn)某種邏輯功能的新型邏輯器件。它不僅速度快、集成度高，能夠完成用戶定義的邏輯功能外，還可以加密和重新定義編程，其允許編程次數(shù)可多達(dá)上萬次。使用可編程邏輯器件可大大簡化硬件系統(tǒng)、降低成本、提高系統(tǒng)的可靠性、靈活性。因此，自20 世紀(jì)70年代問世以后，就受到廣大工程人員的青睞，被廣泛應(yīng)用于工業(yè)控制、通信設(shè)備、智能儀表、計(jì)算機(jī)硬件和醫(yī)療電子儀器等多個(gè)領(lǐng)域。目前，PLD主要分為FPGA（現(xiàn)場可編程門陣列）和 CPLD（復(fù)雜可編程邏輯器件）兩大類。FPGA和CPLD最明顯的特點(diǎn)是高集成度、高速度和高可靠性。高速度表現(xiàn)在其時(shí)鐘延時(shí)可小至納秒級(jí)，結(jié)合并行工作方式，在超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測(cè)

7、控方面有著非常廣闊的應(yīng)用前景；其高可靠性和高集成度表現(xiàn)在幾乎可將整個(gè)系統(tǒng)集成于同一芯片中，實(shí)現(xiàn)所謂片上系統(tǒng)，從而大大縮小了系統(tǒng)體積，也易于管理和屏蔽。 EDA軟件目前在國內(nèi)比較流行的EDA 軟件工具主要有Altera公司的MAX+plus和Quartus、Lattice公司的Expert LEVER和Synario、Xilinx公司的Foundation和Alliance、Actel公司的Actel Designer等，這四家公司的EDA開發(fā)軟件特性如表1-1所示。表1-1 EDA開發(fā)軟件特性廠商EDA軟件名稱軟件適用器件系列軟件支持的描述方式AlteraMAX+plusMAX、FLEX等邏輯

8、圖、波形圖、AHDL文本、Verilog-HDL文本、VHDL文本等QuartusMAX、FLEX、APEX等XilinxAllianceXilinx各種系列邏輯圖、VHDL文本等FoundationXC系列LatticeSynarioMACH GAL、ispLSI、pLSI等邏輯圖、ABEL文本、VHDL文本等Expert LEVERIspLSI、pLSI、 MACH等邏輯圖、VHDL文本等ActelActel DesignerSX系列、MX系列邏輯圖、VHDL文本等Altera公司是世界上最大的可編程邏輯器件供應(yīng)商之一。其主要產(chǎn)品有MAX7000/9000、FLEX10K、APEX20K、

9、ACEX1K、Stratix、Cyclone等系列。Altera公司在20世紀(jì)90年代以后發(fā)展很快，業(yè)界普遍認(rèn)為其開發(fā)工具M(jìn)AX+plus是最成功的EDA開發(fā)平臺(tái)之一，Quartus是MAX+plus的升級(jí)版本。Xilinx公司是FPGA的發(fā)明者，其產(chǎn)品種類較全，主要有XC9500/4000、Spartan、Virtex、Coolrunner(XPLA3)等。Xilinx公司是與Altera公司齊名的可編程邏輯器件供應(yīng)商，在歐洲用Xilinx器件的人多，在日本和亞太地區(qū)用Altera器件的人多，在美國則是平分秋色。全球PLD/FPGA產(chǎn)品60%以上是由Altera和Xilinx提供的?？梢灾v，Altera和Xilinx共同決定了PLD技術(shù)的發(fā)展方向。Lattice公司是ISP（在系統(tǒng)可編程）技術(shù)的發(fā)明者，其主要產(chǎn)品有ispL2000/5000/8000、MACH4/5、ispMACH4000等。與Altera公司和Xilinx公司相比，Lattice的開發(fā)工具略遜一籌，大規(guī)模PLD、FPGA的競爭力也不夠強(qiáng)，但其中小規(guī)模PLD比