計(jì)算機(jī)組成原理-本科生期末試卷1-5選擇填空答案匯編

1、學(xué)習(xí) 好資料本科生期末試卷（一）一、選擇題（每小題 1 分，共 15 分）1 從器件角度看，計(jì)算機(jī)經(jīng)歷了五代變化。但從系統(tǒng)結(jié)構(gòu)看，至今絕大多數(shù)計(jì)算機(jī)仍屬于（馮.諾依曼）計(jì)算機(jī)。2 某機(jī)字長(zhǎng) 32 位， 其中 1 位表示符號(hào)位。 若用定點(diǎn)整數(shù)表示， 則最小負(fù)整數(shù)為 （ -（231-1） ） 。3 以下有關(guān)運(yùn)算器的描述， （ 算術(shù)運(yùn)算與邏輯運(yùn)算）是正確的。4 EEPROM是指（電擦除可編程只讀存儲(chǔ)器）。5 常用的虛擬存儲(chǔ)系統(tǒng)由（ 主存 -輔存）兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。6 RISC訪內(nèi)指令中，操作數(shù)的物理位置一般安排在（兩個(gè)通用寄存器）。7當(dāng)前的CPU由（控制器、運(yùn)算器、ca

2、che）組成。8流水CPU是由一系列叫做“段”的處理部件組成。和具備m個(gè)并行部件的CPU相比，一個(gè) m 段流水CPU 的吞吐能力是（具備同等水平）。9 在集中式總線仲裁中， （獨(dú)立請(qǐng)求）方式響應(yīng)時(shí)間最快。10 CPU 中跟蹤指令后繼地址的寄存器是（程序計(jì)數(shù)器） 。11 從信息流的傳輸速度來看， （單總線 ）系統(tǒng)工作效率最低。12 單級(jí)中斷系統(tǒng)中， CPU 一旦響應(yīng)中斷，立即關(guān)閉（ 中斷屏蔽 ）標(biāo)志，以防止本次中斷服務(wù)結(jié)束前同級(jí)的其他中斷源產(chǎn)生另一次中斷進(jìn)行干擾。13 安騰處理機(jī)的典型指令格式為（ 41 位）位。14 下面操作中應(yīng)該由特權(quán)指令完成的是（從用戶模式切換到管理員模式） 。15 下列各

3、項(xiàng)中，不屬于安騰體系結(jié)構(gòu)基本特征的是（超線程） 。二、填空題（每小題 2 分，共 20 分）1 字符信息是符號(hào)數(shù)據(jù)，屬于處理（ 非數(shù)值 ）領(lǐng)域的問題，國際上采用的字符系統(tǒng)是七單位的（ IRA ）碼。2 按IEEE754標(biāo)準(zhǔn)，一個(gè)32位浮點(diǎn)數(shù)由符號(hào)位 S （1位）、階碼E （8位）、尾數(shù)M （23 位） 三個(gè)域組成。 其中階碼 E 的值等于指數(shù)的真值 （ e ） 加上一個(gè)固定的偏移值 （ 127 ） 。3 雙端口存儲(chǔ)器和多模塊交叉存儲(chǔ)器屬于并行存儲(chǔ)器結(jié)構(gòu)，其中前者采用（ 空間 ）并行技術(shù)，后者采用（ 時(shí)間 ）并行技術(shù)。4 虛擬存儲(chǔ)器分為頁式、 （ 段 ）式、 （段頁 ）式三種。5安騰指令格式采用

4、5個(gè)字段：除了操作碼（OP）字段和推斷字段外，還有 3個(gè)7位的（ 地址碼 ）字段，它們用于指定（ 寄存器 ） 2 個(gè)源操作數(shù)和 1 個(gè)目標(biāo)操作數(shù)的地址。6 CPU從內(nèi)存取出一條指令并執(zhí)行該指令的時(shí)間稱為（指令周期），它常用若干個(gè)（CPU周期 ）來表示。7 安騰 CPU 中的主要寄存器除了 128 個(gè)通用寄存器、 128 個(gè)浮點(diǎn)寄存器、 128 個(gè)應(yīng)用寄存器、 1 個(gè)指令指針寄存器（即程序計(jì)數(shù)器）外，還有64 個(gè)（ 推斷寄存器 ）和 8 個(gè)（ 分支寄存器 ） 。8 衡量總線性能的重要指標(biāo)是 （總線帶寬 ） ， 它定義為總線本身所能達(dá)到的最高傳輸速率，單位是（ MB/s ） 。9 DMA 控制器按

5、其結(jié)構(gòu)，分為（ 選擇型 ） DMA 控制器和（ 多路型 ） DMA 控制器。前者適用于高速設(shè)備，后者適用于慢速設(shè)備。10 64 位處理機(jī)的兩種典型體系結(jié)構(gòu)是（ 英特爾 64 體系結(jié)構(gòu) ）和（ 安騰體系結(jié)構(gòu)） 。前者保持了與IA-32 的完全兼容，后者則是一種全新的體系結(jié)構(gòu).本科生期末試卷（二）一、選擇題（每小題 1 分，共 15 分）1 馮 ?諾依曼機(jī)工作的基本方式的特點(diǎn)是（按地址訪問并順序執(zhí)行指令）。2 在機(jī)器數(shù)（補(bǔ)碼）中，零的表示形式是唯一的。3 在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過（補(bǔ)碼運(yùn)算的二進(jìn)制加法器）來實(shí)現(xiàn)。4 某計(jì)算機(jī)字長(zhǎng)32 位， 其存儲(chǔ)容量為 256MB ， 若按單字編址，

6、 它的尋址范圍是（ 0 64M ） 。5 主存貯器和CPU之間增加cache的目的是（解決CPU和主存之間的速度匹配問題）。6 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)常需采用（隱含尋址方式） 。7 同步控制是（由統(tǒng)一時(shí)序信號(hào)控制的方式） 。8 描述PCI總線中基本概念不正確的句子是（PCI設(shè)備一定是主設(shè)備；系統(tǒng)中只允許有一條PCI 總線） 。9 CRT的分辨率為1024 X 1024像素，像素的顏色數(shù)為 256 ,則刷新存儲(chǔ)器的容量為 （1MB ）。10 為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用（堆棧） 。11 特權(quán)指令是由（操作系統(tǒng)核心程序）執(zhí)行

7、的機(jī)器指令。12 虛擬存儲(chǔ)技術(shù)主要解決存儲(chǔ)器的（擴(kuò)大存儲(chǔ)容量）問題。13引入多道程序的目的在于（充分利用CPU,減少等待CPU時(shí)間）。14 64 位雙核安騰處理機(jī)采用了（流水）技術(shù)。15 在安騰處理機(jī)中，控制推測(cè)技術(shù)主要用于解決（與取數(shù)指令有關(guān)的控制相關(guān)）問題。二、填空題（每小題 2 分，共 20 分）1在計(jì)算機(jī)術(shù)語中，將 ALU控制器和（內(nèi)）存儲(chǔ)器合在一起稱為（主機(jī)）。2 數(shù)的真值變成機(jī)器碼可采用原碼表示法，反碼表示法， （ 補(bǔ)碼 ）表示法， （ 移碼 ） 表示法。3 廣泛使用的（ SRAM ）和（ DRAM ）都是半導(dǎo)體隨機(jī)讀寫存儲(chǔ)器。前者的速度比后者快，但集成度不如后者高。4 反映主存速

8、度指標(biāo)的三個(gè)術(shù)語是存取時(shí)間、 （ 存儲(chǔ)器帶寬 ）和（ 存儲(chǔ)周期 ） 。5 形成指令地址的方法稱為指令尋址， 通常是 （ 順序 ） 尋址， 遇到轉(zhuǎn)移指令時(shí)（ 跳躍 ）尋址。6 CPU從（內(nèi)存）取出一條指令并執(zhí)行這條指令的時(shí)間和稱為（指令周期 ）。7 RISC旨令系統(tǒng)的最大特點(diǎn)是：只有（ 取數(shù)）指令和（ 存數(shù)）指令訪問存儲(chǔ)器，其 余指令的操作均在寄存器之間進(jìn)行。8 微型機(jī)的標(biāo)準(zhǔn)總線， 從帶寬 132MB/S 的 32 位（字長(zhǎng) ） 總線發(fā)展到 64 位的 （指令 ） 總線。9 IA-32 表示（ Intel ）公司的（32 ）位處理機(jī)體系結(jié)構(gòu)。10 安騰體系機(jī)構(gòu)采用顯示并行指令計(jì)算技術(shù)， 在指令中

9、設(shè)計(jì)了 （ 屬性 ）字段， 用以指明哪些指令可以（ 并行）執(zhí)行。本科生期末試卷（三）一、選擇題（每小題 1 分，共 15 分）1 下列數(shù)中最小的數(shù)是（ （ 101001 ） BCD ） 。2某DRAM芯片，其存儲(chǔ)容量為512X8位，該芯片的地址線和數(shù)據(jù)線的數(shù)目是（19,8） 。3 在下面描述的匯編語言基本概念中，不正確的表述是（匯編語言編寫的程序執(zhí)行速度比高級(jí)語言慢） 。更多精品文檔學(xué)習(xí) 好資料4 交叉存儲(chǔ)器實(shí)質(zhì)上是一種多模塊存儲(chǔ)器， 它用 （流水） 方式執(zhí)行多個(gè)獨(dú)立的讀寫操作。5 寄存器間接尋址方式中，操作數(shù)在（主存單元） 。6 機(jī)器指令與微指令之間的關(guān)系是（用若干條微指令實(shí)現(xiàn)一條機(jī)器指令）

10、 。7描述多媒體CPU基本概念中，不正確的是（ MMX指令集是一種多指令流多數(shù)據(jù)流的 并行處理指令；多媒體CPU是以超標(biāo)量結(jié)構(gòu)為基礎(chǔ)的CISC機(jī)器）。8 在集中式總線仲裁中， （ 菊花鏈）方式對(duì)電路故障最敏感。9 流水線中造成控制相關(guān)的原因是執(zhí)行（條件轉(zhuǎn)移）指令而引起。10 PCI 總線是一個(gè)高帶寬且與處理器無關(guān)的標(biāo)準(zhǔn)總線。下面描述中不正確的是（采用分布式仲裁策略） 。11 下面陳述中，不屬于外圍設(shè)備三個(gè)基本組成部分的是（計(jì)數(shù)器） 。12 中斷處理過程中， （ 開中斷）項(xiàng)是由硬件完成。13 IEEE1394 是一種高速串行I/O 標(biāo)準(zhǔn)接口。以下選項(xiàng)中， （串行總線管理）項(xiàng)不屬于IEEE1394

11、的協(xié)議集。14 下面陳述中， （ 分區(qū)式存儲(chǔ)管理）項(xiàng)屬于存儲(chǔ)管理部件MMU 的職能。15 64 位的安騰處理機(jī)設(shè)置了四類執(zhí)行單元。下面陳述中， （定點(diǎn)執(zhí)行單元）項(xiàng)不屬于安 騰的執(zhí)行單元。二、填空題（每小題 2 分，共 20 分）1 定點(diǎn) 32 位字長(zhǎng)的字， 采用 2 的補(bǔ)碼形式表示時(shí)， 一個(gè)字所能表示的整數(shù)范圍是（ -2 ,2-1 ） 。2 IEEE754標(biāo)準(zhǔn)規(guī)定的64位浮點(diǎn)數(shù)格式中，符號(hào)位為1位，階碼為11位，尾數(shù)為52位， 則它能表示的最大規(guī)格化正數(shù)為（ （1+（1-2 ）*2） 。3 浮點(diǎn)加、減法運(yùn)算的步驟是（ 0 操作數(shù)檢查） 、 （比較階碼大小并完成對(duì)階） 、 （尾數(shù)進(jìn)行加或減操作）

12、 、 （結(jié)果規(guī)格化） 、 （舍入處理） 。4 某計(jì)算機(jī)字長(zhǎng)32 位，其存儲(chǔ)容量為 64MB ，若按字編址，它的存儲(chǔ)系統(tǒng)的地址線至少需要（ 14 ）條。5 一個(gè)組相聯(lián)映射的 Cache,有128塊，每組4塊，主存共有16384塊，每塊64個(gè)字， 則主存地址共（ 20 ） 位， 其中主存字塊標(biāo)記應(yīng)為 （ 14 ） 位， 組地址應(yīng)為 （ 5 ） 位， Cache地址共（ 7 ）位。6 CPU 從主存取出一條指令并執(zhí)行該指令的時(shí)間叫（ 指令周期 ） ，它通常包含若干個(gè)（CPU周期），而后者又包含若干個(gè)（時(shí)鐘周期）。7 某中斷系統(tǒng)中，每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU 一次，中斷處理程序接收取樣的數(shù)據(jù)，并

13、將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X 秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N 個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，這種處理需要Y 秒，因此該系統(tǒng)可以跟蹤到每秒（ n（n*x+y） ）次中斷請(qǐng)求。8 在計(jì)算機(jī)系統(tǒng)中， 多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為 （ 總線 ） 。 就其所傳送信息的性質(zhì)而言， 在公共通路上傳送的信息包括（ 數(shù)據(jù)信息 ） 、 （ 地址信息 ） 、（ 控制 ） 。9 在虛存系統(tǒng)中， 通常采用頁表保護(hù)、 段表保護(hù)和鍵保護(hù)方法實(shí)現(xiàn)（ 存儲(chǔ)區(qū)域 ） 保護(hù)。10 安騰體系結(jié)構(gòu)采用推測(cè)技術(shù)，利用（ 控制 ）推測(cè)方法和（ 數(shù)據(jù) ）推測(cè)方法提高指令執(zhí)行的并行度。本科生期末試卷（四）更多精品文檔

14、學(xué)習(xí) 好資料一、選擇題（每小題 1 分，共 15 分）1 運(yùn)算器的核心功能部件是（ ALU ） 。2某單片機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為 4MB。若按字編址，它的尋址范圍是（ 1M ）。3 某SRAM芯片，其容量為1MX8位，除電源和接地端外，控制端有E和R/W#,該芯片的管腳引出線數(shù)目是（ 32 ） 。4 雙端口存儲(chǔ)器所以能進(jìn)行高速讀/ 寫操作，是因?yàn)椴捎茫▋商紫嗷オ?dú)立的讀寫電路） 。5 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用（隱含尋址方式） 。6 為確定下一條微指令的地址，通常采用斷定方式，其基本思想是（通過微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者

15、指定的判別字段控制產(chǎn)生后繼微指令地址7 微程序控制器中，機(jī)器指令與微指令的關(guān)系是（每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行） 。8 CPU 中跟蹤指令后繼地址的寄存器是（ 程序計(jì)數(shù)器） 。9 某寄存器中的數(shù)值為指令碼，只有CPU 的（ 指令譯碼器）才能識(shí)別它。10 為實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的方法是采用（堆棧） 。11 采用 DMA 方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)，就要占用一個(gè)（存儲(chǔ)周期）的時(shí)間。12將IEEE1394串行標(biāo)準(zhǔn)接口與SCS舁行標(biāo)準(zhǔn)接口進(jìn)行比較，指出下面陳述中不正確的 項(xiàng)是（ 前者不具有熱插拔能力） 。13 下面陳述中， 不屬于虛存機(jī)制要解決的問題項(xiàng)是 （擴(kuò)大物

16、理主存的存儲(chǔ)容量和字長(zhǎng)） 。14 進(jìn)程從運(yùn)行狀態(tài)轉(zhuǎn)入就緒狀態(tài)的可能原因是（時(shí)間片已用完） 。二、填空題（每小題 2 分，共 20 分）1 計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)從下至上可分為五級(jí)， 即微程序設(shè)計(jì)級(jí) （或邏輯電路級(jí)） 、 一般機(jī)器級(jí)、操作系統(tǒng)級(jí)、 （ 匯編語言 ）級(jí)、 （ 高級(jí)語言 ）級(jí)。2 十進(jìn)制數(shù)在計(jì)算機(jī)內(nèi)有兩種表示形式： （ 字符串 ）形式和（壓縮的十進(jìn)制數(shù)串 ）形 式。前者主要用在非數(shù)值計(jì)算的應(yīng)用領(lǐng)域，后者用于直接完成十進(jìn)制數(shù)的算術(shù)運(yùn)算。3 一個(gè)定點(diǎn)數(shù)由符號(hào)位和數(shù)值域兩部分組成。 按小數(shù)點(diǎn)位置不同， 定點(diǎn)數(shù)有 （ 純小數(shù) ） 和（ 純整數(shù) ）兩種表示方法。4 對(duì)存儲(chǔ)器的要求是容量大、速度快

17、、成本低，為了解決這三方面的矛盾，計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)，即（cache） 、 （ 主存 ） 、 （ 外存 ） 。5 高級(jí)的 DRAM 芯片增強(qiáng)了基本DRAM 的功能，存取周期縮短至20ns 以下。舉出三種高級(jí) DRAM 芯片，它們是（ FPM-DRAM ） 、 （ CDRAM ） 、 （ SDRAM ） 。6 一個(gè)較完善的指令系統(tǒng)，應(yīng)當(dāng)有（ 數(shù)據(jù)處理 ） 、 （ 數(shù)據(jù)存儲(chǔ) ） 、 （ 數(shù)據(jù)傳送 ） 、 （ 程 序控制 ）四大類指令。7 機(jī)器指令對(duì)四種類型的數(shù)據(jù)進(jìn)行操作。這四種數(shù)據(jù)類型包括） 型數(shù)據(jù)、 （ 數(shù)值 ）更多精品文檔） ， 指示下一條指令地址的通用寄存器 ）和（ 狀態(tài)存儲(chǔ)區(qū)域 ）

18、保護(hù)。） 分支結(jié)構(gòu)轉(zhuǎn)變?yōu)闊o分支型數(shù)據(jù)、 （ 字符 ）型數(shù)據(jù)、 （ 邏輯 ）型數(shù)據(jù)。8 CPU 中保存當(dāng)前正在執(zhí)行的指令的寄存器是 （指令寄存器寄存器是（程序計(jì)數(shù)器） ，保存算術(shù)邏輯運(yùn)算結(jié)果的寄存器是（字寄存器 ） 。9 虛存系統(tǒng)中，通常采用頁表保護(hù)、段表保護(hù)和鍵保護(hù)以實(shí)現(xiàn)（10 安騰體系結(jié)構(gòu)采用分支推斷技術(shù)， 將傳統(tǒng)的 （ if then else 的（ 順序 / 并行）代碼，避免了錯(cuò)誤預(yù)測(cè)分支而付出的代價(jià)。本科生期末試卷（五）1 分，共 15 分）1 某機(jī)字長(zhǎng) 64 位， 1 位符號(hào)位， 63 位表示尾數(shù)，若用定點(diǎn)整數(shù)表示，則最大正整數(shù)位（ +（263-1） ） 。2 請(qǐng)從下面浮點(diǎn)運(yùn)算器中的

19、描述中選出兩個(gè)描述正確的句子（浮點(diǎn)運(yùn)算器可用兩個(gè)松散連接的定點(diǎn)運(yùn)算部件一階碼和尾數(shù)部件來實(shí)現(xiàn)； 階碼部件只進(jìn)行階碼相加， 相減和比較操作）3 存儲(chǔ)單元是指（存放1 個(gè)字節(jié)的所有存儲(chǔ)元集合） 。4 某機(jī)字長(zhǎng) 32 位，存儲(chǔ)容量1MB ，若按字編址，它的尋址范圍是（ 0 256KB） 。5 用于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式為（ 寄存器直接） 。6 程序控制類的指令功能是（ 改變程序執(zhí)行的順序） 。7指令周期是指（CPU從主存取出一條指令加上執(zhí)行一條指令的時(shí)間）。8 描述當(dāng)代流行總線結(jié)構(gòu)中基本概念不正確的句子是（當(dāng)代流行的總線不是標(biāo)準(zhǔn)總線；系統(tǒng)中允許有一個(gè)這樣的CPU模塊）。9 CRT的顏色為256色，則刷新存儲(chǔ)器每個(gè)單元的字長(zhǎng)是（8位）。10 發(fā)生中斷請(qǐng)求的條件是（ 機(jī)器內(nèi)部發(fā)生故障） 。11 中斷向量地址是（中斷服務(wù)程序入口地址指示器） 。12 IEEE1394所以能實(shí)現(xiàn)數(shù)據(jù)傳送的實(shí)時(shí)性，是因?yàn)椋ǔ齼?yōu)先權(quán)仲裁外，還提供均等仲裁,緊急仲裁兩種總線仲裁方式） 。13 直接映射 cache 的主要優(yōu)點(diǎn)是實(shí)現(xiàn)簡(jiǎn)單。 這種方式的主要缺點(diǎn)是 （如果使用中的 2 個(gè) 或多個(gè)塊映射到 cache 同一行，命中率則下降） 。14 虛擬存儲(chǔ)器中段頁式存儲(chǔ)管理方案的特性為 （空間浪費(fèi)小， 存儲(chǔ)共享容易， 存儲(chǔ)保護(hù)容易，能動(dòng)態(tài)連接） 。15 安