微機原理第二章習題答案

1、精選優(yōu)質(zhì)文檔-傾情為你奉上微處理器系統(tǒng)原理與嵌入式系統(tǒng)設(shè)計第二章習題解答2.2 選擇題(1) 下列無符號數(shù)中最小的數(shù)是( A )。A BC D(2) 下列無符號數(shù)中最大的數(shù)是( B )。A BC D(3) 在機器數(shù)( A )中，零的表示形式是唯一的。A補碼 B原碼C補碼和反碼 D原碼和反碼(4) 定點8位字長的字，采用2的補碼形式時，一個字所能表示的整數(shù)范圍為( A )。A-128+127 B-127+127C-129+128 D-128+128(5) 若下列字符碼(ASCII)中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，那么采用偶校驗的字符碼是( D )。A BC D(6) 單純從理論出發(fā)，計算機的所有

2、功能都可以交給硬件實現(xiàn)。而事實上，硬件只實現(xiàn)比較簡單的功能，復雜的功能則交給軟件完成。這樣做的理由是( BCD )。A提高解題速度B降低成本C增強計算機的適應(yīng)性，擴大應(yīng)用面D易于制造(7) 編譯程序和解釋程序相比，編譯程序的優(yōu)點是( D )，解釋程序的優(yōu)點是( C )。A編譯過程(解釋并執(zhí)行過程)花費時間短B占用內(nèi)存少C比較容易發(fā)現(xiàn)和排除源程序錯誤D編譯結(jié)果(目標程序)執(zhí)行速度快(8) 計算機的存儲器采用分級存儲體系的主要目的是( D )。A便于讀寫數(shù)據(jù) B減小機箱的體積C便于系統(tǒng)升級 D解決存儲容量、價格和存取速度之間的矛盾(9) 在多級存儲體系中，cache-主存結(jié)構(gòu)的作用是解決( D )

3、問題。A主存容量不足 B主存與輔存速度不匹配C輔存與CPU速度不匹配 D主存與CPU速度不匹配(10) 下列說法中正確的是( CD )。A虛擬存儲器技術(shù)提高了計算機的速度Bcache與主存統(tǒng)一編址，cache的地址空間是主存地址空間的一部分C主存是由易失性的隨機讀寫存儲器構(gòu)成的Dcache的功能全部由硬件實現(xiàn)(11) 在CPU與外設(shè)之間設(shè)計接口電路的目的主要有( ABCD )。A解決驅(qū)動能力問題 B控制數(shù)據(jù)傳送速度C完成數(shù)據(jù)形式轉(zhuǎn)換 D負責CPU與外設(shè)的聯(lián)絡(luò)(12) 程序查詢I/O時總是按( B )的次序完成一個字符的傳輸。A寫數(shù)據(jù)端口，讀/寫控制端口B讀狀態(tài)端口，讀/寫數(shù)據(jù)端口C寫控制端口，

4、讀/寫狀態(tài)端口D讀控制端口，讀/寫數(shù)據(jù)端口(13) 下列陳述中不正確的是( A )。A總線結(jié)構(gòu)傳送方式可以提高數(shù)據(jù)的傳輸速度B與獨立請求方式相比，菊花鏈式查詢方式對電路的故障更敏感CPCI總線采用同步時序協(xié)議和集中式仲裁策略D總線的帶寬即總線本身所能達到的最高傳輸速率(14) 下列各項中，不是同步總線協(xié)定特點的是( D )。A不需要應(yīng)答信號B各部件的存取時間比較接近C總線長度較短D總線周期長度可變(15) 在計算機系統(tǒng)中，下列部件都能存儲信息： 主存； CPU內(nèi)的通用寄存器； cache； 磁帶； 磁盤。其中，內(nèi)存包括( )；屬于外存的是( )；由半導體材料構(gòu)成的是( )。按照CPU存取速度排

5、列，由快至慢依次為( () )。2.3 假如想從一個字節(jié)中分離出中間4位，而其他位設(shè)為0，那么必須使用什么運算和什么掩碼？假如想把一個字節(jié)的中間4取反而其他位不變呢？分離中間四位：用與運算，掩碼為 取反中間四位：用異或運算，掩碼為 2.4通常使用邏輯運算代替數(shù)值運算是非常方便的。例如，邏輯運算AND將兩個位組合的方法同乘法運算一樣。哪一種邏輯運算和兩個位的加法幾乎相同？這樣情況下會導致什么錯誤發(fā)生？邏輯運算OR和兩個位的加法幾乎相同。問題在于多個bit的乘或加運算無法用AND或OR運算替代，因為邏輯運算沒有相應(yīng)的進位機制。2.5將ASCII碼中的小寫字母變?yōu)榇髮懽帜?，需要使用什么邏輯運算和什么

6、掩碼？大寫字母變小寫字母呢？ASCII碼中小寫字母編碼為41H5AH，大寫字母編碼為61H7AH，因此：將小寫字母與掩碼20H進行OR操作即可轉(zhuǎn)變?yōu)榇髮懽帜福▽it5置1），將大寫字母與掩碼0DFH進行AND操作即可轉(zhuǎn)變?yōu)樾懽帜福▽it5清0）。2.6 一個字節(jié)位串循環(huán)右移3位等價于循環(huán)左移多少位？字節(jié)位串循環(huán)右移3位等價于循環(huán)左移5位。2.7舉例說明計算機體系結(jié)構(gòu)、計算機組成和計算機實現(xiàn)之間的關(guān)系。計算機體系結(jié)構(gòu)主要是指程序員關(guān)心的計算機概念結(jié)構(gòu)與功能特性，而計算機組成原理則偏重從硬件角度關(guān)注物理機器的組織，更底層的器件技術(shù)和微組裝技術(shù)則稱為計算機實現(xiàn)。例如：確定指令集中是否有乘法指令

7、屬于計算機體系結(jié)構(gòu)的內(nèi)容，而乘法指令是由專門的乘法器實現(xiàn)還是用加法器實現(xiàn)則屬于計算機組成原理的內(nèi)容，乘法/加法器底層的物理器件類型及微組裝技術(shù)則屬于計算機實現(xiàn)的內(nèi)容；存儲器編址方式的確定屬于計算機體系結(jié)構(gòu)的內(nèi)容，而是否應(yīng)采用多體交叉結(jié)構(gòu)則屬于計算機組成原理的內(nèi)容，存儲器的底層物理器件及微組裝技術(shù)則屬于計算機實現(xiàn)的內(nèi)容。2.8如果每個數(shù)字采用每字節(jié)一個ASCII碼的模式編碼，那么3個字節(jié)可以表示的最大數(shù)字值是多少？如果采用二進制編碼呢？每個數(shù)字采用每字節(jié)一個ASCII碼的模式即為非壓縮BCD碼，其表示的最大數(shù)字值為十進制的999；采用二進制編碼時3個字節(jié)可以表示的最大的數(shù)字值為十進制的224-1

8、。2.9假設(shè)一臺數(shù)碼相機的存儲容量是256MB，如果每個像素需要3個字節(jié)的存儲空間，而且一張照片包括每行1024個像素和每列1024個像素，那么這臺數(shù)碼相機可以存放多少張照片？每張照片所需空間為：1024*1024*3=3MB 則256M可存照片數(shù)為：256MB/3MB85張。2.10 采用ASCII編碼，每頁3500個字符，則存儲一本400頁的小說需要多少字節(jié)的存儲空間？如果用Unicode則需要多少字節(jié)的存儲空間？ASCII碼長為8bit，計算機中以1個字節(jié)存儲，則這本小說需要占用的存儲空間為：1字節(jié)/字符*3500字符/頁*400頁=1400KB；而Unicode碼長為16bit，計算機

9、中以2個字節(jié)存儲，則這本小說需要占用的存儲空間為：2字節(jié)/字符*3500字符/頁*400頁=2800KB。2.11 一本以ASCII碼編碼的300頁的小說，按57.6 Kbps的速率需要傳輸多長時間？T=8bit/字符*3500字符/頁*300頁/57.6 Kbps146秒2.12 一個存儲器的容量為4 MB，每個單元可以存放一個字節(jié)，那么其最大地址的十六進制表示是什么？因為4MB=222，所以若存儲單元從00000H開始編址，則其最大地址為3FFFFFH。2.13簡述“cache-主存”層次與“主存-輔存”層次的不同。Cache-主存主存-輔存目的為了彌補主存速度的不足為了彌補主存容量的不足

10、存儲管理實現(xiàn)全部由專用硬件實現(xiàn)主要由軟件實現(xiàn)典型的塊幾十個字節(jié)幾百到幾千個字節(jié)CPU對第二級的訪問可直接訪問均通過第一級2.14什么叫總線和總線操作？一次總線的信息傳送過程大致可以分為哪4個階段？總線指計算機各功能部件之間傳送信息的公共信息傳送線路；總線操作指計算機系統(tǒng)中通過總線進行信息交換的過程；一次總線信息傳送過程大致包括總線請求及仲裁、尋址、傳輸、結(jié)束等四個階段。2.15什么叫總線周期、時鐘周期、指令周期？它們之間一般有什么關(guān)系？總線周期指CPU通過總線與內(nèi)存或I/O端口完成一次信息傳送的時間，如存儲器讀周期、存儲器寫周期、I/O讀周期、I/O寫周期、中斷響應(yīng)周期等等；時鐘周期指計算機系

11、統(tǒng)中最小的基本時間分段；指令周期指讀取并執(zhí)行一條指令所需的時間；它們之間的關(guān)系是：時鐘周期由計算機主頻決定，總線周期和指令周期一般由多個時鐘周期組成，但一個指令周期可能包括零個或多個總線周期。2.16.同步總線有哪些優(yōu)缺點？主要用在什么場合？同步總線依靠同一的時鐘來確定時序控制。優(yōu)點：電路設(shè)計簡單，總線帶寬大，數(shù)據(jù)傳輸速度快，成本低。缺點：時鐘以最慢速設(shè)備為準，高速設(shè)備性能將受到影響；不能用于長距離連接。主要用于近距離、能提供相同時鐘源的各種操作。適用于設(shè)備類型少且距離較近高速運行的系統(tǒng)。2.17.異步總線怎樣實現(xiàn)總線聯(lián)絡(luò)？它有哪些優(yōu)缺點？異步總線依靠傳送雙方相互制約的握手信號來實現(xiàn)定時控制，

12、以確定下一步操作。優(yōu)點：全互鎖方式可靠性高，適應(yīng)性強，傳輸距離長。缺點：比同步效率低，握手控制電路復雜，交互的網(wǎng)絡(luò)過程會影響系統(tǒng)工作速度，且速度難以提高。2.20某系統(tǒng)總線的一個存取周期最快為3個總線時鐘周期，在一個總線周期中可以存取32位數(shù)據(jù)。若總線的時鐘頻率為8.33 MHz，則總線的帶寬為多少MBps？總線帶寬=2.21什么情況下需要總線判決？總線判決的目的何在？常見的判決方法有哪些？各有什么特點？當多個主設(shè)備同時提出總線請求時需要總線判決?？偩€判決的目的是合理地控制和管理系統(tǒng)中多個主設(shè)備的總線請求，以避免總線沖突。按控制機制設(shè)置的不同，分為：集中式（主從式）仲裁：采用專門的控制器或仲裁

13、器，總線控制器或仲裁器可以是獨立的模塊或集成的CPU。協(xié)議簡單而有效，但總體系統(tǒng)性能較低。分布式（對等式）仲裁：控制邏輯分散在連接與總線上的各個部件或設(shè)備中?？偩€協(xié)議復雜且昂貴，但可換來CPU和總線的高效使用。 按仲裁機制不同，分為： 串行仲裁：各主控模塊共用請求信號線和忙信號線，其優(yōu)先級別由其在鏈式允許信號線上位置決定，具有較好的靈活性和可擴充性。主控模塊數(shù)目多時，總線請求相應(yīng)的速度較慢。 并行仲裁：各主控模塊有獨立的請求信號線和允許信號線，其優(yōu)先級別由總線仲裁器內(nèi)部模塊判定?？偩€請求響應(yīng)得速度快，擴充性較差。 混合仲裁：串并行結(jié)合，既有較好的靈活性和可擴充性，又可容納較多設(shè)備，且響應(yīng)速度較

14、快。2.22什么叫“總線沖突”？總線沖突的后果因驅(qū)動器是OC/OD門和三態(tài)門有什么不同？總線沖突指總線上信號電平發(fā)生沖突，當多個設(shè)備同時向總線發(fā)送信號時可能發(fā)生，并燒毀總線器件。OC/OD門和三態(tài)門都可以在一定程度上避免總線沖突。三態(tài)門主要用于多個門輸出共享數(shù)據(jù)總線，為避免多個門輸出同時占用數(shù)據(jù)總線，這些門的使能信號中只允許有一個為有效電平，由于三態(tài)門的輸出時推拉式的低阻抗，所以開關(guān)速度比OC/OD門快，常用三態(tài)門作為總線輸出緩沖器。2.23在三線菊花鏈總線判決系統(tǒng)中，假如總線時鐘周期為l00 ns，每個主控模塊的平均傳輸延時為30 ns，試問總線上最多能連幾個主控模塊？總線上最多能連4個主控

15、模塊。因為在一個總線時鐘周期100ns內(nèi)，可以通過3個模塊到達第4個模塊：2.24如果習題2.23中的總線系統(tǒng)實際連了12個平均傳輸延時為25 ns的主控模塊，那么總線操作頻率最高能允許為多少？ 總線最高頻率f 1/(11*25ns)= 1/275ns = 36KHz。2.25 總線握手的作用是什么？常見的握手協(xié)定有哪幾種？它們各有什么優(yōu)缺點？總線握手技術(shù)主要是作用是在主模塊取得總線占有權(quán)后，控制總線周期中數(shù)據(jù)傳送的開始和結(jié)束，以實現(xiàn)主從模塊間的協(xié)調(diào)和配合，確保數(shù)據(jù)傳送的可靠性。常見的總線握手協(xié)定有同步總線協(xié)定、異步總線協(xié)定、半同步總線協(xié)定等。（1） 同步總線協(xié)定指系統(tǒng)采用一個統(tǒng)一的時鐘信號來

16、協(xié)調(diào)發(fā)送和接收雙方的傳送定時關(guān)系。同步總線協(xié)定是最簡單易行的一種握手技術(shù)，因為沒有多余的動作，比較適合于高速運行的系統(tǒng)；但若系統(tǒng)中設(shè)備工作速度差異大，為照顧慢速設(shè)備，系統(tǒng)的總體效率將會降低。（2） 異步總線協(xié)定指系統(tǒng)靠傳送雙方互相制約的握手信號來實現(xiàn)定時控制。異步總線協(xié)定下設(shè)備之間采用一問一答的方式進行聯(lián)絡(luò)和協(xié)調(diào)工作，能夠保證兩個工作速度相差很大的部件或設(shè)備間可靠地進行信息交換；但設(shè)備間不斷的問/答聯(lián)絡(luò)將導致信息傳送的速度變慢，信號的互鎖也將增加硬件的復雜性。（3） 半同步總線協(xié)定綜合了同步總線協(xié)定和異步總線協(xié)定的特點。系統(tǒng)在收發(fā)雙方速度基本匹配的情況下由時鐘信號進行同步；當收發(fā)雙方速度差異較

17、大的情況下，系統(tǒng)可使用握手聯(lián)絡(luò)信號。采用半同步協(xié)定的總線對快速外設(shè)就來說相當于同步總線，對慢速外設(shè)又相當于異步總線，因此兼有同步總線的速度和異步總線的適應(yīng)性。2.26總線握手協(xié)定與微處理器的讀寫特點有無聯(lián)系和區(qū)別？兩者是否必須一致？試舉例說明?？偩€握手協(xié)定可能會針對多種微處理器或者同一系統(tǒng)中的多個微處理器，因此一般會更通用和完善；而微處理器的讀寫規(guī)則一般可根據(jù)性能自行訂制。兩者可以不一致，這時就需要接口電路進行隔離和轉(zhuǎn)換。2.27接口電路的輸入需要用緩沖器，而輸出要用鎖存器。為什么？當總線上掛接的器件超過負載限額時，會引起脈沖沿變壞，產(chǎn)生傳輸錯誤。為最大程度減輕總線負載和減小總線沖突，接口通常

18、使用驅(qū)動器(輸出端)和緩沖器(輸入端)來實現(xiàn)設(shè)備與總線的隔離：在輸出端增強驅(qū)動能力，在輸入端減輕負載。驅(qū)動器和緩沖器實際上是同類器件，其主要特點是有較高的噪聲容限、扇出能力大，并且引入延時可忽略。2.28 CPU與I/O設(shè)備之間的數(shù)據(jù)傳送有哪幾種方式？每種工作方式的特點是什么？各適用于什么場合？無條件控制（同步控制）：特點：方式簡單，CPU隨時可無條件讀/寫數(shù)據(jù)，無法保證數(shù)據(jù)總是有效，適用面窄。適用于外設(shè)數(shù)據(jù)變化緩慢，操作時間固定，可以被認為始終處于就緒狀態(tài)。條件控制（查詢控制）： 特點：CPU主動，外設(shè)被動，執(zhí)行I/O操作時CPU總要縣查詢外設(shè)狀態(tài)；若傳輸條件不滿足時，CPU等待直到條件滿足。解決了CPU與外設(shè)間的同步問題，可靠性高，但CPU利用率低，低優(yōu)先級外設(shè)可能無法及時得到響應(yīng)。適用于CPU不太忙，傳送速度不高的場合。中斷方式： 特點：CPU在執(zhí)行現(xiàn)行程序時為處理一些緊急發(fā)出的情況，暫時停止當前程序，轉(zhuǎn)而對該緊急事件進行處理，并在處理完后返回正常程序。CPU利用率高，外設(shè)具有申請CPU中斷的主動權(quán)，可以實現(xiàn)實時故障處理，實時響應(yīng)外設(shè)的處理，但中斷服務(wù)需要保護斷點（占用存儲空間，降低速度）。適用于CPU的任務(wù)較忙，