微機(jī)原理第二章習(xí)題答案

1、精選優(yōu)質(zhì)文檔-傾情為你奉上微處理器系統(tǒng)原理與嵌入式系統(tǒng)設(shè)計(jì)第二章習(xí)題解答2.2 選擇題(1) 下列無(wú)符號(hào)數(shù)中最小的數(shù)是( A )。A BC D(2) 下列無(wú)符號(hào)數(shù)中最大的數(shù)是( B )。A BC D(3) 在機(jī)器數(shù)( A )中，零的表示形式是唯一的。A補(bǔ)碼 B原碼C補(bǔ)碼和反碼 D原碼和反碼(4) 定點(diǎn)8位字長(zhǎng)的字，采用2的補(bǔ)碼形式時(shí)，一個(gè)字所能表示的整數(shù)范圍為( A )。A-128+127 B-127+127C-129+128 D-128+128(5) 若下列字符碼(ASCII)中有奇偶校驗(yàn)位，但沒(méi)有數(shù)據(jù)錯(cuò)誤，那么采用偶校驗(yàn)的字符碼是( D )。A BC D(6) 單純從理論出發(fā)，計(jì)算機(jī)的所有

2、功能都可以交給硬件實(shí)現(xiàn)。而事實(shí)上，硬件只實(shí)現(xiàn)比較簡(jiǎn)單的功能，復(fù)雜的功能則交給軟件完成。這樣做的理由是( BCD )。A提高解題速度B降低成本C增強(qiáng)計(jì)算機(jī)的適應(yīng)性，擴(kuò)大應(yīng)用面D易于制造(7) 編譯程序和解釋程序相比，編譯程序的優(yōu)點(diǎn)是( D )，解釋程序的優(yōu)點(diǎn)是( C )。A編譯過(guò)程(解釋并執(zhí)行過(guò)程)花費(fèi)時(shí)間短B占用內(nèi)存少C比較容易發(fā)現(xiàn)和排除源程序錯(cuò)誤D編譯結(jié)果(目標(biāo)程序)執(zhí)行速度快(8) 計(jì)算機(jī)的存儲(chǔ)器采用分級(jí)存儲(chǔ)體系的主要目的是( D )。A便于讀寫(xiě)數(shù)據(jù) B減小機(jī)箱的體積C便于系統(tǒng)升級(jí) D解決存儲(chǔ)容量、價(jià)格和存取速度之間的矛盾(9) 在多級(jí)存儲(chǔ)體系中，cache-主存結(jié)構(gòu)的作用是解決( D )

3、問(wèn)題。A主存容量不足 B主存與輔存速度不匹配C輔存與CPU速度不匹配 D主存與CPU速度不匹配(10) 下列說(shuō)法中正確的是( CD )。A虛擬存儲(chǔ)器技術(shù)提高了計(jì)算機(jī)的速度Bcache與主存統(tǒng)一編址，cache的地址空間是主存地址空間的一部分C主存是由易失性的隨機(jī)讀寫(xiě)存儲(chǔ)器構(gòu)成的Dcache的功能全部由硬件實(shí)現(xiàn)(11) 在CPU與外設(shè)之間設(shè)計(jì)接口電路的目的主要有( ABCD )。A解決驅(qū)動(dòng)能力問(wèn)題 B控制數(shù)據(jù)傳送速度C完成數(shù)據(jù)形式轉(zhuǎn)換 D負(fù)責(zé)CPU與外設(shè)的聯(lián)絡(luò)(12) 程序查詢I/O時(shí)總是按( B )的次序完成一個(gè)字符的傳輸。A寫(xiě)數(shù)據(jù)端口，讀/寫(xiě)控制端口B讀狀態(tài)端口，讀/寫(xiě)數(shù)據(jù)端口C寫(xiě)控制端口，

4、讀/寫(xiě)狀態(tài)端口D讀控制端口，讀/寫(xiě)數(shù)據(jù)端口(13) 下列陳述中不正確的是( A )。A總線結(jié)構(gòu)傳送方式可以提高數(shù)據(jù)的傳輸速度B與獨(dú)立請(qǐng)求方式相比，菊花鏈?zhǔn)讲樵兎绞綄?duì)電路的故障更敏感CPCI總線采用同步時(shí)序協(xié)議和集中式仲裁策略D總線的帶寬即總線本身所能達(dá)到的最高傳輸速率(14) 下列各項(xiàng)中，不是同步總線協(xié)定特點(diǎn)的是( D )。A不需要應(yīng)答信號(hào)B各部件的存取時(shí)間比較接近C總線長(zhǎng)度較短D總線周期長(zhǎng)度可變(15) 在計(jì)算機(jī)系統(tǒng)中，下列部件都能存儲(chǔ)信息： 主存； CPU內(nèi)的通用寄存器； cache； 磁帶； 磁盤(pán)。其中，內(nèi)存包括( )；屬于外存的是( )；由半導(dǎo)體材料構(gòu)成的是( )。按照CPU存取速度排

5、列，由快至慢依次為( () )。2.3 假如想從一個(gè)字節(jié)中分離出中間4位，而其他位設(shè)為0，那么必須使用什么運(yùn)算和什么掩碼？假如想把一個(gè)字節(jié)的中間4取反而其他位不變呢？分離中間四位：用與運(yùn)算，掩碼為 取反中間四位：用異或運(yùn)算，掩碼為 2.4通常使用邏輯運(yùn)算代替數(shù)值運(yùn)算是非常方便的。例如，邏輯運(yùn)算AND將兩個(gè)位組合的方法同乘法運(yùn)算一樣。哪一種邏輯運(yùn)算和兩個(gè)位的加法幾乎相同？這樣情況下會(huì)導(dǎo)致什么錯(cuò)誤發(fā)生？邏輯運(yùn)算OR和兩個(gè)位的加法幾乎相同。問(wèn)題在于多個(gè)bit的乘或加運(yùn)算無(wú)法用AND或OR運(yùn)算替代，因?yàn)檫壿嬤\(yùn)算沒(méi)有相應(yīng)的進(jìn)位機(jī)制。2.5將ASCII碼中的小寫(xiě)字母變?yōu)榇髮?xiě)字母，需要使用什么邏輯運(yùn)算和什么

6、掩碼？大寫(xiě)字母變小寫(xiě)字母呢？ASCII碼中小寫(xiě)字母編碼為41H5AH，大寫(xiě)字母編碼為61H7AH，因此：將小寫(xiě)字母與掩碼20H進(jìn)行OR操作即可轉(zhuǎn)變?yōu)榇髮?xiě)字母（將bit5置1），將大寫(xiě)字母與掩碼0DFH進(jìn)行AND操作即可轉(zhuǎn)變?yōu)樾?xiě)字母（將bit5清0）。2.6 一個(gè)字節(jié)位串循環(huán)右移3位等價(jià)于循環(huán)左移多少位？字節(jié)位串循環(huán)右移3位等價(jià)于循環(huán)左移5位。2.7舉例說(shuō)明計(jì)算機(jī)體系結(jié)構(gòu)、計(jì)算機(jī)組成和計(jì)算機(jī)實(shí)現(xiàn)之間的關(guān)系。計(jì)算機(jī)體系結(jié)構(gòu)主要是指程序員關(guān)心的計(jì)算機(jī)概念結(jié)構(gòu)與功能特性，而計(jì)算機(jī)組成原理則偏重從硬件角度關(guān)注物理機(jī)器的組織，更底層的器件技術(shù)和微組裝技術(shù)則稱為計(jì)算機(jī)實(shí)現(xiàn)。例如：確定指令集中是否有乘法指令

7、屬于計(jì)算機(jī)體系結(jié)構(gòu)的內(nèi)容，而乘法指令是由專門(mén)的乘法器實(shí)現(xiàn)還是用加法器實(shí)現(xiàn)則屬于計(jì)算機(jī)組成原理的內(nèi)容，乘法/加法器底層的物理器件類型及微組裝技術(shù)則屬于計(jì)算機(jī)實(shí)現(xiàn)的內(nèi)容；存儲(chǔ)器編址方式的確定屬于計(jì)算機(jī)體系結(jié)構(gòu)的內(nèi)容，而是否應(yīng)采用多體交叉結(jié)構(gòu)則屬于計(jì)算機(jī)組成原理的內(nèi)容，存儲(chǔ)器的底層物理器件及微組裝技術(shù)則屬于計(jì)算機(jī)實(shí)現(xiàn)的內(nèi)容。2.8如果每個(gè)數(shù)字采用每字節(jié)一個(gè)ASCII碼的模式編碼，那么3個(gè)字節(jié)可以表示的最大數(shù)字值是多少？如果采用二進(jìn)制編碼呢？每個(gè)數(shù)字采用每字節(jié)一個(gè)ASCII碼的模式即為非壓縮BCD碼，其表示的最大數(shù)字值為十進(jìn)制的999；采用二進(jìn)制編碼時(shí)3個(gè)字節(jié)可以表示的最大的數(shù)字值為十進(jìn)制的224-1

8、。2.9假設(shè)一臺(tái)數(shù)碼相機(jī)的存儲(chǔ)容量是256MB，如果每個(gè)像素需要3個(gè)字節(jié)的存儲(chǔ)空間，而且一張照片包括每行1024個(gè)像素和每列1024個(gè)像素，那么這臺(tái)數(shù)碼相機(jī)可以存放多少?gòu)堈掌棵繌堈掌杩臻g為：1024*1024*3=3MB 則256M可存照片數(shù)為：256MB/3MB85張。2.10 采用ASCII編碼，每頁(yè)3500個(gè)字符，則存儲(chǔ)一本400頁(yè)的小說(shuō)需要多少字節(jié)的存儲(chǔ)空間？如果用Unicode則需要多少字節(jié)的存儲(chǔ)空間？ASCII碼長(zhǎng)為8bit，計(jì)算機(jī)中以1個(gè)字節(jié)存儲(chǔ)，則這本小說(shuō)需要占用的存儲(chǔ)空間為：1字節(jié)/字符*3500字符/頁(yè)*400頁(yè)=1400KB；而Unicode碼長(zhǎng)為16bit，計(jì)算機(jī)

9、中以2個(gè)字節(jié)存儲(chǔ)，則這本小說(shuō)需要占用的存儲(chǔ)空間為：2字節(jié)/字符*3500字符/頁(yè)*400頁(yè)=2800KB。2.11 一本以ASCII碼編碼的300頁(yè)的小說(shuō)，按57.6 Kbps的速率需要傳輸多長(zhǎng)時(shí)間？T=8bit/字符*3500字符/頁(yè)*300頁(yè)/57.6 Kbps146秒2.12 一個(gè)存儲(chǔ)器的容量為4 MB，每個(gè)單元可以存放一個(gè)字節(jié)，那么其最大地址的十六進(jìn)制表示是什么？因?yàn)?MB=222，所以若存儲(chǔ)單元從00000H開(kāi)始編址，則其最大地址為3FFFFFH。2.13簡(jiǎn)述“cache-主存”層次與“主存-輔存”層次的不同。Cache-主存主存-輔存目的為了彌補(bǔ)主存速度的不足為了彌補(bǔ)主存容量的不足

10、存儲(chǔ)管理實(shí)現(xiàn)全部由專用硬件實(shí)現(xiàn)主要由軟件實(shí)現(xiàn)典型的塊幾十個(gè)字節(jié)幾百到幾千個(gè)字節(jié)CPU對(duì)第二級(jí)的訪問(wèn)可直接訪問(wèn)均通過(guò)第一級(jí)2.14什么叫總線和總線操作？一次總線的信息傳送過(guò)程大致可以分為哪4個(gè)階段？總線指計(jì)算機(jī)各功能部件之間傳送信息的公共信息傳送線路；總線操作指計(jì)算機(jī)系統(tǒng)中通過(guò)總線進(jìn)行信息交換的過(guò)程；一次總線信息傳送過(guò)程大致包括總線請(qǐng)求及仲裁、尋址、傳輸、結(jié)束等四個(gè)階段。2.15什么叫總線周期、時(shí)鐘周期、指令周期？它們之間一般有什么關(guān)系？總線周期指CPU通過(guò)總線與內(nèi)存或I/O端口完成一次信息傳送的時(shí)間，如存儲(chǔ)器讀周期、存儲(chǔ)器寫(xiě)周期、I/O讀周期、I/O寫(xiě)周期、中斷響應(yīng)周期等等；時(shí)鐘周期指計(jì)算機(jī)系

11、統(tǒng)中最小的基本時(shí)間分段；指令周期指讀取并執(zhí)行一條指令所需的時(shí)間；它們之間的關(guān)系是：時(shí)鐘周期由計(jì)算機(jī)主頻決定，總線周期和指令周期一般由多個(gè)時(shí)鐘周期組成，但一個(gè)指令周期可能包括零個(gè)或多個(gè)總線周期。2.16.同步總線有哪些優(yōu)缺點(diǎn)？主要用在什么場(chǎng)合？同步總線依靠同一的時(shí)鐘來(lái)確定時(shí)序控制。優(yōu)點(diǎn)：電路設(shè)計(jì)簡(jiǎn)單，總線帶寬大，數(shù)據(jù)傳輸速度快，成本低。缺點(diǎn)：時(shí)鐘以最慢速設(shè)備為準(zhǔn)，高速設(shè)備性能將受到影響；不能用于長(zhǎng)距離連接。主要用于近距離、能提供相同時(shí)鐘源的各種操作。適用于設(shè)備類型少且距離較近高速運(yùn)行的系統(tǒng)。2.17.異步總線怎樣實(shí)現(xiàn)總線聯(lián)絡(luò)？它有哪些優(yōu)缺點(diǎn)？異步總線依靠傳送雙方相互制約的握手信號(hào)來(lái)實(shí)現(xiàn)定時(shí)控制，

12、以確定下一步操作。優(yōu)點(diǎn)：全互鎖方式可靠性高，適應(yīng)性強(qiáng)，傳輸距離長(zhǎng)。缺點(diǎn)：比同步效率低，握手控制電路復(fù)雜，交互的網(wǎng)絡(luò)過(guò)程會(huì)影響系統(tǒng)工作速度，且速度難以提高。2.20某系統(tǒng)總線的一個(gè)存取周期最快為3個(gè)總線時(shí)鐘周期，在一個(gè)總線周期中可以存取32位數(shù)據(jù)。若總線的時(shí)鐘頻率為8.33 MHz，則總線的帶寬為多少M(fèi)Bps？總線帶寬=2.21什么情況下需要總線判決？總線判決的目的何在？常見(jiàn)的判決方法有哪些？各有什么特點(diǎn)？當(dāng)多個(gè)主設(shè)備同時(shí)提出總線請(qǐng)求時(shí)需要總線判決。總線判決的目的是合理地控制和管理系統(tǒng)中多個(gè)主設(shè)備的總線請(qǐng)求，以避免總線沖突。按控制機(jī)制設(shè)置的不同，分為：集中式（主從式）仲裁：采用專門(mén)的控制器或仲裁

13、器，總線控制器或仲裁器可以是獨(dú)立的模塊或集成的CPU。協(xié)議簡(jiǎn)單而有效，但總體系統(tǒng)性能較低。分布式（對(duì)等式）仲裁：控制邏輯分散在連接與總線上的各個(gè)部件或設(shè)備中?？偩€協(xié)議復(fù)雜且昂貴，但可換來(lái)CPU和總線的高效使用。 按仲裁機(jī)制不同，分為： 串行仲裁：各主控模塊共用請(qǐng)求信號(hào)線和忙信號(hào)線，其優(yōu)先級(jí)別由其在鏈?zhǔn)皆试S信號(hào)線上位置決定，具有較好的靈活性和可擴(kuò)充性。主控模塊數(shù)目多時(shí)，總線請(qǐng)求相應(yīng)的速度較慢。 并行仲裁：各主控模塊有獨(dú)立的請(qǐng)求信號(hào)線和允許信號(hào)線，其優(yōu)先級(jí)別由總線仲裁器內(nèi)部模塊判定。總線請(qǐng)求響應(yīng)得速度快，擴(kuò)充性較差。 混合仲裁：串并行結(jié)合，既有較好的靈活性和可擴(kuò)充性，又可容納較多設(shè)備，且響應(yīng)速度較

14、快。2.22什么叫“總線沖突”？總線沖突的后果因驅(qū)動(dòng)器是OC/OD門(mén)和三態(tài)門(mén)有什么不同？總線沖突指總線上信號(hào)電平發(fā)生沖突，當(dāng)多個(gè)設(shè)備同時(shí)向總線發(fā)送信號(hào)時(shí)可能發(fā)生，并燒毀總線器件。OC/OD門(mén)和三態(tài)門(mén)都可以在一定程度上避免總線沖突。三態(tài)門(mén)主要用于多個(gè)門(mén)輸出共享數(shù)據(jù)總線，為避免多個(gè)門(mén)輸出同時(shí)占用數(shù)據(jù)總線，這些門(mén)的使能信號(hào)中只允許有一個(gè)為有效電平，由于三態(tài)門(mén)的輸出時(shí)推拉式的低阻抗，所以開(kāi)關(guān)速度比OC/OD門(mén)快，常用三態(tài)門(mén)作為總線輸出緩沖器。2.23在三線菊花鏈總線判決系統(tǒng)中，假如總線時(shí)鐘周期為l00 ns，每個(gè)主控模塊的平均傳輸延時(shí)為30 ns，試問(wèn)總線上最多能連幾個(gè)主控模塊？總線上最多能連4個(gè)主控

15、模塊。因?yàn)樵谝粋€(gè)總線時(shí)鐘周期100ns內(nèi)，可以通過(guò)3個(gè)模塊到達(dá)第4個(gè)模塊：2.24如果習(xí)題2.23中的總線系統(tǒng)實(shí)際連了12個(gè)平均傳輸延時(shí)為25 ns的主控模塊，那么總線操作頻率最高能允許為多少？ 總線最高頻率f 1/(11*25ns)= 1/275ns = 36KHz。2.25 總線握手的作用是什么？常見(jiàn)的握手協(xié)定有哪幾種？它們各有什么優(yōu)缺點(diǎn)？總線握手技術(shù)主要是作用是在主模塊取得總線占有權(quán)后，控制總線周期中數(shù)據(jù)傳送的開(kāi)始和結(jié)束，以實(shí)現(xiàn)主從模塊間的協(xié)調(diào)和配合，確保數(shù)據(jù)傳送的可靠性。常見(jiàn)的總線握手協(xié)定有同步總線協(xié)定、異步總線協(xié)定、半同步總線協(xié)定等。（1） 同步總線協(xié)定指系統(tǒng)采用一個(gè)統(tǒng)一的時(shí)鐘信號(hào)來(lái)

16、協(xié)調(diào)發(fā)送和接收雙方的傳送定時(shí)關(guān)系。同步總線協(xié)定是最簡(jiǎn)單易行的一種握手技術(shù)，因?yàn)闆](méi)有多余的動(dòng)作，比較適合于高速運(yùn)行的系統(tǒng)；但若系統(tǒng)中設(shè)備工作速度差異大，為照顧慢速設(shè)備，系統(tǒng)的總體效率將會(huì)降低。（2） 異步總線協(xié)定指系統(tǒng)靠傳送雙方互相制約的握手信號(hào)來(lái)實(shí)現(xiàn)定時(shí)控制。異步總線協(xié)定下設(shè)備之間采用一問(wèn)一答的方式進(jìn)行聯(lián)絡(luò)和協(xié)調(diào)工作，能夠保證兩個(gè)工作速度相差很大的部件或設(shè)備間可靠地進(jìn)行信息交換；但設(shè)備間不斷的問(wèn)/答聯(lián)絡(luò)將導(dǎo)致信息傳送的速度變慢，信號(hào)的互鎖也將增加硬件的復(fù)雜性。（3） 半同步總線協(xié)定綜合了同步總線協(xié)定和異步總線協(xié)定的特點(diǎn)。系統(tǒng)在收發(fā)雙方速度基本匹配的情況下由時(shí)鐘信號(hào)進(jìn)行同步；當(dāng)收發(fā)雙方速度差異較

17、大的情況下，系統(tǒng)可使用握手聯(lián)絡(luò)信號(hào)。采用半同步協(xié)定的總線對(duì)快速外設(shè)就來(lái)說(shuō)相當(dāng)于同步總線，對(duì)慢速外設(shè)又相當(dāng)于異步總線，因此兼有同步總線的速度和異步總線的適應(yīng)性。2.26總線握手協(xié)定與微處理器的讀寫(xiě)特點(diǎn)有無(wú)聯(lián)系和區(qū)別？?jī)烧呤欠癖仨氁恢?？試舉例說(shuō)明?？偩€握手協(xié)定可能會(huì)針對(duì)多種微處理器或者同一系統(tǒng)中的多個(gè)微處理器，因此一般會(huì)更通用和完善；而微處理器的讀寫(xiě)規(guī)則一般可根據(jù)性能自行訂制。兩者可以不一致，這時(shí)就需要接口電路進(jìn)行隔離和轉(zhuǎn)換。2.27接口電路的輸入需要用緩沖器，而輸出要用鎖存器。為什么？當(dāng)總線上掛接的器件超過(guò)負(fù)載限額時(shí)，會(huì)引起脈沖沿變壞，產(chǎn)生傳輸錯(cuò)誤。為最大程度減輕總線負(fù)載和減小總線沖突，接口通常

18、使用驅(qū)動(dòng)器(輸出端)和緩沖器(輸入端)來(lái)實(shí)現(xiàn)設(shè)備與總線的隔離：在輸出端增強(qiáng)驅(qū)動(dòng)能力，在輸入端減輕負(fù)載。驅(qū)動(dòng)器和緩沖器實(shí)際上是同類器件，其主要特點(diǎn)是有較高的噪聲容限、扇出能力大，并且引入延時(shí)可忽略。2.28 CPU與I/O設(shè)備之間的數(shù)據(jù)傳送有哪幾種方式？每種工作方式的特點(diǎn)是什么？各適用于什么場(chǎng)合？無(wú)條件控制（同步控制）：特點(diǎn)：方式簡(jiǎn)單，CPU隨時(shí)可無(wú)條件讀/寫(xiě)數(shù)據(jù)，無(wú)法保證數(shù)據(jù)總是有效，適用面窄。適用于外設(shè)數(shù)據(jù)變化緩慢，操作時(shí)間固定，可以被認(rèn)為始終處于就緒狀態(tài)。條件控制（查詢控制）： 特點(diǎn)：CPU主動(dòng)，外設(shè)被動(dòng)，執(zhí)行I/O操作時(shí)CPU總要縣查詢外設(shè)狀態(tài)；若傳輸條件不滿足時(shí)，CPU等待直到條件滿足。解決了CPU與外設(shè)間的同步問(wèn)題，可靠性高，但CPU利用率低，低優(yōu)先級(jí)外設(shè)可能無(wú)法及時(shí)得到響應(yīng)。適用于CPU不太忙，傳送速度不高的場(chǎng)合。中斷方式： 特點(diǎn)：CPU在執(zhí)行現(xiàn)行程序時(shí)為處理一些緊急發(fā)出的情況，暫時(shí)停止當(dāng)前程序，轉(zhuǎn)而對(duì)該緊急事件進(jìn)行處理，并在處理完后返回正常程序。CPU利用率高，外設(shè)具有申請(qǐng)CPU中斷的主動(dòng)權(quán)，可以實(shí)現(xiàn)實(shí)時(shí)故障處理，實(shí)時(shí)響應(yīng)外設(shè)的處理，但中斷服務(wù)需要保護(hù)斷點(diǎn)（占用存儲(chǔ)空間，降低速度）。適用于CPU的任務(wù)較忙，