高速數(shù)據(jù)采集原理分析與設(shè)計(jì)

1、課程設(shè)計(jì)任務(wù)書學(xué)生姓名： 周國(guó)陽(yáng) 專業(yè)班級(jí)： 電信1001班 指導(dǎo)教師： 沈維聰 工作單位： 信息工程學(xué)院 題 目：高速數(shù)據(jù)采集系統(tǒng)原理分析和設(shè)計(jì)初始條件：數(shù)據(jù)采集是數(shù)字信號(hào)處理的前提，研究和設(shè)計(jì)數(shù)據(jù)采集系統(tǒng)就顯得尤為重要。本課程設(shè)計(jì)題要求學(xué)生在廣泛查閱資料的基礎(chǔ)上，對(duì)高速數(shù)據(jù)采集系統(tǒng)技術(shù)進(jìn)行分類和比較，并作相關(guān)設(shè)計(jì)。要求完成的主要任務(wù)：（包括課程設(shè)計(jì)工作量及其技術(shù)要求，以及說(shuō)明書撰寫等具體要求）（1）搜索出若干種高速數(shù)據(jù)采集系統(tǒng)方案并對(duì)它們進(jìn)行分析和比較。（2）設(shè)計(jì)出一款高速數(shù)據(jù)采集系統(tǒng)。（3）對(duì)所設(shè)計(jì)的高速數(shù)據(jù)采集系統(tǒng)的性能指標(biāo)進(jìn)行分析。（4）給出系統(tǒng)（或部分）的仿真。時(shí)間安排：一周，其中

2、3天設(shè)計(jì)，2天調(diào)試指導(dǎo)教師簽名： 年 月 日系主任（或責(zé)任教師）簽名： 年 月 日目錄摘要IAbstractII1. 開發(fā)環(huán)境11.1仿真工具11.2編程工具12硬件模塊23.基本原理43.1采樣43.2量化與編碼43.3時(shí)鐘頻率合成43.4存儲(chǔ)技術(shù)54. 高速數(shù)據(jù)采集系統(tǒng)的方案64.1單片機(jī)控制的高速數(shù)據(jù)采集系統(tǒng)64.2 基于MCU+FPGA組合的高速數(shù)據(jù)采集系統(tǒng)94.3基于DSP和ADS8364的高速數(shù)據(jù)采集處理系統(tǒng)115.高速數(shù)據(jù)采集系統(tǒng)的方案分析比較136.設(shè)計(jì)系統(tǒng)156.1設(shè)計(jì)思想156.2硬件電路166.3電路分析177.仿真結(jié)果及分析187.1仿真結(jié)果187.2結(jié)果分析198.總

3、結(jié)20參考文獻(xiàn)21附錄一 代碼22武漢理工大學(xué)專業(yè)綜合課程設(shè)計(jì)說(shuō)明書摘要本次項(xiàng)目是設(shè)計(jì)高速數(shù)據(jù)采集系統(tǒng)。數(shù)據(jù)采集是數(shù)據(jù)處理的重要前提，數(shù)據(jù)采集是指將模擬量（模擬信號(hào)）采集，轉(zhuǎn)換成數(shù)字量（數(shù)字信號(hào)）后，再由計(jì)算機(jī)進(jìn)行存儲(chǔ)、處理、顯示或輸出過(guò)程。數(shù)據(jù)采集系統(tǒng)DAs(Data Acquisition System)是模擬量與數(shù)字量之間的轉(zhuǎn)換接口。它在自動(dòng)測(cè)試、生產(chǎn)控制、通信、信號(hào)處理等領(lǐng)域占有極其重要的地位。而高速數(shù)據(jù)采集系統(tǒng)更是航天、雷達(dá)、制導(dǎo)、測(cè)控、動(dòng)態(tài)檢測(cè)等高技術(shù)領(lǐng)域的關(guān)鍵技術(shù)。高速數(shù)據(jù)采集系統(tǒng)中的采樣頻率一般在幾十MHz到幾百M(fèi)Hz。關(guān)鍵字：高速數(shù)據(jù)采集；轉(zhuǎn)換；采樣頻率 Abstract T

4、he project is to design high-speed data acquisition system. Data acquisition is an important prerequisite for data processing, data acquisition means that the analog (analog signal) acquisition, the digital conversion (digital signal), then the computer for storage, processing, display or output pro

5、cess. Data Acquisition System - DAs (Data Acquisition System) is the conversion of analog and digital interfaces between. It occupies an extremely important position in the field of automated testing, production control, communications and signal processing. The high-speed data acquisition system is

6、 the key technology in aerospace, radar, guidance, monitoring, motion detection and other high-tech fields. High-speed data acquisition system sampling frequency is generally in the tens of MHz to several hundred MHz. Keywords: high-speed data acquisition; conversion; sampling frequencyI武漢理工大學(xué)專業(yè)綜合課程

7、設(shè)計(jì)說(shuō)明書1. 開發(fā)環(huán)境1.1仿真工具我們這次在進(jìn)行硬件仿真時(shí)運(yùn)用的proteus工具，它具有以下功能：(1)能實(shí)現(xiàn)單片機(jī)仿真和SPICE電路仿真的結(jié)合。具有模擬電路仿真、數(shù)字電路仿真、單片機(jī)及其外圍電路組成的系統(tǒng)仿真、RS232動(dòng)態(tài)仿真、I2C調(diào)試器、SPI調(diào)試器、鍵盤和LCD系統(tǒng)仿真等功能；有各種虛擬儀器，如示波器、邏輯分析儀、信號(hào)發(fā)生器等。(2)支持主流單片機(jī)系統(tǒng)的仿真。目前支持的單片機(jī)類型有68000系列、8051系列、AVR系列、PIC12系列、PIC16系列、PIC18系列、Z80系列、HC11系列以及各種外圍芯片。(3)提供軟件調(diào)試功能。在硬件仿真系統(tǒng)中具有全速、單步、設(shè)置斷點(diǎn)等

8、調(diào)試功能，同時(shí)可以觀察各個(gè)變量、寄存器等的當(dāng)前狀態(tài)，因此在該軟件仿真系統(tǒng)中，也必須具有這些功能；同時(shí)支持第三方的軟件編譯和調(diào)試環(huán)境，如Keil C51 uVision2等軟件。(4)具有強(qiáng)大的原理圖繪制功能。1.2編程工具 Keil軟件是目前最流行開發(fā)MCS-51系列單片機(jī)的軟件，這從近年來(lái)各仿真機(jī)廠商紛紛宣布全面支持Keil即可看出。Keil提供了包括C編譯器、宏匯編、連接器、庫(kù)管理和一個(gè)功能強(qiáng)大的仿真調(diào)試器等在內(nèi)的完整開發(fā)方案，通過(guò)一個(gè)集成開發(fā)環(huán)境（uVision）將這些部份組合在一起。 掌握這一軟件的使用對(duì)于使用51系列單片機(jī)的愛好者來(lái)說(shuō)是十分必要的，如果你使用C語(yǔ)言編程，那么Keil幾

9、乎就是你的不二之選（目前在國(guó)內(nèi)你只能買到該軟件、而你買的仿真機(jī)也很可能只支持該軟件），即使不使用C語(yǔ)言而僅用匯編語(yǔ)言編程，其方便易用的集成環(huán)境、強(qiáng)大的軟件仿真調(diào)試工具也會(huì)令你事半功倍。2硬件模塊一個(gè)典型的數(shù)據(jù)采集系統(tǒng)由傳感器、信號(hào)調(diào)理通道、采樣保持器、A/D轉(zhuǎn)換器、數(shù)據(jù)緩存電路、微處理器及外設(shè)構(gòu)成。如圖1所示。圖1 數(shù)據(jù)采集系統(tǒng)的組成 (1)傳感器傳感器把待測(cè)的非電物理量轉(zhuǎn)變成數(shù)據(jù)采集系統(tǒng)能夠檢測(cè)的電信號(hào)。理想的傳感器能夠?qū)⒏鞣N被測(cè)量轉(zhuǎn)換為高輸出電平的電量，提供零輸出阻抗，具有良好的線性。 (2)信號(hào)調(diào)理通道信號(hào)調(diào)理通道主要完成了模擬信號(hào)的放大和濾波等功能。理想的傳感器能夠?qū)⒈粶y(cè)量轉(zhuǎn)換成高輸出

10、電平的電量，但是實(shí)際情況下，數(shù)據(jù)采集時(shí)，來(lái)自傳感器的模擬信號(hào)一般都是比較弱的低電平信號(hào)，因此需要對(duì)信號(hào)進(jìn)行放大。而A/D轉(zhuǎn)換器的分辨率以滿量程電壓為依據(jù)，因此為了充分利用A/D轉(zhuǎn)換器的分辨率，需要把模擬輸入信號(hào)放大到與其滿量程電壓相應(yīng)的電平。而傳感器和電路中器件不可避免的會(huì)產(chǎn)生噪聲，周圍各種各樣的發(fā)射源也會(huì)使信號(hào)混合上噪聲，因此需要利用濾波器衰減噪聲以提高輸入信號(hào)的信噪比。 (3)采樣保持器A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換需要一定的時(shí)間，而在轉(zhuǎn)換期間希望A/D轉(zhuǎn)換器輸入端的模擬信號(hào)電壓保持不變，才能保證正確的轉(zhuǎn)換。當(dāng)輸入信號(hào)的頻率較高時(shí)，就會(huì)產(chǎn)生較大的誤差，為了防止這種誤差的產(chǎn)生，必須在A/D轉(zhuǎn)換器開

11、始轉(zhuǎn)換之前將信號(hào)的電平保持，轉(zhuǎn)換之后又能跟蹤輸入信號(hào)的變化，保證較高的轉(zhuǎn)換精度。為此，需要利用采樣保持器來(lái)實(shí)現(xiàn)。 (4)A/D轉(zhuǎn)換器模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)之后，才能利用微處理系統(tǒng)對(duì)其處理。因此A/D轉(zhuǎn)換器是整個(gè)數(shù)據(jù)采集系統(tǒng)的核心，也是影響數(shù)據(jù)采集系統(tǒng)采樣速率和精度的主要因素之一。對(duì)于高速模數(shù)轉(zhuǎn)換器主要有逐次逼近型、并行比較型(閃爍型)等分級(jí)型(半閃爍型)等幾種電路結(jié)構(gòu)。高速的模數(shù)轉(zhuǎn)換器內(nèi)部一般都集成了采樣保持器和多路數(shù)據(jù)分配器，以保證采樣的精度和降低后續(xù)存儲(chǔ)器的要求。 (5)數(shù)據(jù)緩存電路對(duì)于高速數(shù)據(jù)采集系統(tǒng)，采集量化后的數(shù)據(jù)速率非常高而且數(shù)量大，微處理系統(tǒng)無(wú)法對(duì)數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，因此需要存儲(chǔ)器

12、對(duì)數(shù)據(jù)進(jìn)行緩存。緩存區(qū)是以高速方式接收從AD轉(zhuǎn)換數(shù)字化的數(shù)據(jù)，而又以相對(duì)低速的方式將數(shù)據(jù)送給計(jì)算機(jī)。用它的“快進(jìn)慢出”來(lái)解決高速AD轉(zhuǎn)換與低速計(jì)算機(jī)數(shù)據(jù)傳輸之間的矛盾。 (6)微處理器和外設(shè)微處理器負(fù)責(zé)數(shù)據(jù)采集系統(tǒng)的管理和控制工作，對(duì)采集到的數(shù)據(jù)進(jìn)行運(yùn)算和處理，然后送到外部設(shè)備。3.基本原理3.1采樣所謂采樣就是不斷地以固定的時(shí)間間隔采集模擬信號(hào)當(dāng)時(shí)的瞬時(shí)值。由抽樣定理可知，用數(shù)字方式處理模擬信號(hào)時(shí)，并不是用在整個(gè)作用期間的無(wú)窮多個(gè)點(diǎn)的值，而是只用取樣點(diǎn)上的值就足夠了。因此，在前后兩次取樣的空擋時(shí)間間隔內(nèi)，可將取樣所得模擬信號(hào)值暫時(shí)存放在存儲(chǔ)介質(zhì)上，通常是電容器上，以便將它量化和編碼。數(shù)字化采

13、樣方式主要有實(shí)時(shí)采樣和等效采樣兩種，而等效采樣又分為順序采樣和隨機(jī)采樣兩種。順序取樣是指在被測(cè)信號(hào)的周期內(nèi)取樣一次，取樣信號(hào)每次延遲t時(shí)間，如此下去，就是說(shuō)第N次采樣發(fā)生在第一次采樣后的（t一l）N后，取樣后的離散數(shù)字信號(hào)構(gòu)成的包絡(luò)反映原信號(hào)的波形，但包絡(luò)的周期比原信號(hào)的周期長(zhǎng)的多，相當(dāng)于把被測(cè)信號(hào)在時(shí)間軸拉長(zhǎng)了。順序采樣不能采樣非周期信號(hào)。隨機(jī)取樣不是在信號(hào)的一個(gè)周期內(nèi)完成全部取樣過(guò)程，而是取樣點(diǎn)分別取自若干個(gè)信號(hào)波形的不同位置，經(jīng)過(guò)多個(gè)采集周期的樣品積累，最終恢復(fù)出被測(cè)波形。但是隨機(jī)取樣也存在著弊端，不能觀測(cè)非周期信號(hào)。3.2量化與編碼量化就是把一個(gè)連續(xù)函數(shù)的無(wú)限個(gè)數(shù)值的集合映射為一個(gè)離散

14、函數(shù)的有限個(gè)數(shù)值的集合。模擬信號(hào)X(t)經(jīng)理想抽樣后變成離散時(shí)間序列X(nTs)，而X(nTs)的值是原模擬信號(hào)在各采樣點(diǎn)的精確值，其取值是連續(xù)分布的，但是AD變換中表示X(nTs)用的是有限字長(zhǎng)的二進(jìn)制數(shù)，所謂量化就是指用一些不連續(xù)的數(shù)來(lái)逼近精確采樣值的過(guò)程。因此量化過(guò)程中必然存在誤差，這種誤差稱為量化誤差3.3時(shí)鐘頻率合成 目前高性能的頻率信號(hào)均通過(guò)頻率合成技術(shù)來(lái)實(shí)現(xiàn)。頻率合成的實(shí)現(xiàn)方法主要三種方式:直接模擬頻率合成法、間接頻率合成和直接數(shù)字頻率合成。直接模擬頻率合成法是一種早期的頻率合成方式，是指利用混頻器、倍頻器和分頻器等對(duì)一個(gè)或幾個(gè)頻率進(jìn)行算術(shù)運(yùn)算產(chǎn)生所需頻率。直接模擬頻率合成法的優(yōu)

15、點(diǎn)是頻率轉(zhuǎn)換速度快，相位噪聲低，缺點(diǎn)是需要很多中心頻率不同的窄帶濾波器來(lái)濾除雜波，結(jié)構(gòu)復(fù)雜，雜散多。間接頻率合成技術(shù)又稱鎖相式頻率合成，它是利用鎖相技術(shù)實(shí)現(xiàn)頻率的加、減、乘、除。其優(yōu)點(diǎn)是由于鎖相環(huán)路相當(dāng)于一窄帶跟蹤濾波器。因此能很好地選擇所需頻率的信號(hào)，抑制雜散分量，避免了大量使用濾波器，十分有利于集成化和小型化。直接數(shù)字合成技術(shù)具有相位變換連續(xù)、頻率轉(zhuǎn)換速度快、頻率分辨率高、相位噪聲低、頻率穩(wěn)定度高、集成度高、易于控制等多種優(yōu)點(diǎn)，但是DDS（直接數(shù)字式頻率合成器）自身特點(diǎn)所造成的雜散以及頻率較低成為限制DDS應(yīng)用的主要因素。 目前，DDS+PLL的技術(shù)受到廣泛的重視，PLL技術(shù)具有高頻率、寬

16、頻、頻譜質(zhì)量好等優(yōu)點(diǎn)，但其頻率轉(zhuǎn)換速度低。DDS技術(shù)則具有高速頻率轉(zhuǎn)換能力、高度的頻率和相位分辨能力，但目前尚不能做到寬帶，頻譜純度也不如PLL。混合式頻率合成技術(shù)利用這兩種技術(shù)各自的優(yōu)點(diǎn)，將兩者結(jié)合起來(lái)，其基本思想是利用DDS的高分辨率來(lái)解決PLL中頻率分辨率和頻率轉(zhuǎn)換時(shí)間的矛盾。3.4存儲(chǔ)技術(shù)分時(shí)存儲(chǔ)技術(shù)利用一個(gè)高速鎖存器將采集的高速數(shù)據(jù)鎖存，而后利用多個(gè)相對(duì)慢速的存儲(chǔ)器對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)以保證數(shù)據(jù)存儲(chǔ)的可靠性。由于多個(gè)靜態(tài)存儲(chǔ)器分時(shí)參與了數(shù)據(jù)存儲(chǔ)的過(guò)程，使得多個(gè)慢速靜態(tài)存儲(chǔ)器分時(shí)存儲(chǔ)操作過(guò)程進(jìn)行了疊加，其效果等效于一個(gè)高速靜態(tài)存儲(chǔ)器的操作。數(shù)據(jù)降速存儲(chǔ)技術(shù)，就是對(duì)在數(shù)據(jù)存儲(chǔ)之前將高速數(shù)據(jù)的速

17、度降低到低速存儲(chǔ)器可以及時(shí)存儲(chǔ)的程度。該方法避免了多個(gè)存儲(chǔ)器的使用，只需利用一個(gè)大容量的存儲(chǔ)器就可以實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)，實(shí)現(xiàn)起來(lái)相對(duì)分時(shí)存儲(chǔ)簡(jiǎn)單。設(shè)計(jì)中可以利用串并轉(zhuǎn)換電路對(duì)數(shù)據(jù)進(jìn)行降速處理以滿足后續(xù)的存儲(chǔ)器速度較低的要求。串并轉(zhuǎn)換電路的基本原理為數(shù)據(jù)的串并轉(zhuǎn)換，將數(shù)據(jù)依次存入串行移位寄存器中，然后并行輸出，降低了傳輸數(shù)據(jù)的速度，以滿足存儲(chǔ)器工作速度的要求。4. 高速數(shù)據(jù)采集系統(tǒng)的方案4.1單片機(jī)控制的高速數(shù)據(jù)采集系統(tǒng)本系統(tǒng)主要由三部分組成：?jiǎn)纹瑱C(jī)8751控制部分、計(jì)算器和存儲(chǔ)器部分、A/D轉(zhuǎn)換模塊。其硬件框圖如圖2所示。圖2 系統(tǒng)硬件框圖單片機(jī)控制部分包括地址和數(shù)據(jù)選擇器,本系統(tǒng)采用內(nèi)置4KB

18、EPROM的8751單片機(jī)。其作用有:(1)負(fù)責(zé) A/D轉(zhuǎn)換過(guò)程的啟動(dòng)及完成控制;(2)對(duì)自動(dòng)存儲(chǔ)于存儲(chǔ)器內(nèi)的采集數(shù)據(jù)進(jìn)行處理,也可通過(guò)串行口或并行接口傳給主機(jī)(如PC機(jī))作進(jìn)一步處理。地址選擇器和數(shù)據(jù)選擇器的功能是在單片機(jī)P1.0口線的控制下決定數(shù)據(jù)存儲(chǔ)器的地址線和數(shù)據(jù)線連向何處。當(dāng) P1.0= 1時(shí),存儲(chǔ)器的地址信號(hào)來(lái)自計(jì)數(shù)器輸出, 數(shù)據(jù)信號(hào)來(lái)自A/D 轉(zhuǎn)換器;當(dāng) P1.0= 0時(shí),存儲(chǔ)器則成為8751的外部數(shù)據(jù)存儲(chǔ)器, 此時(shí)單片機(jī)可讀取其中的數(shù)據(jù)。計(jì)數(shù)器的作用是自動(dòng)產(chǎn)生16位存儲(chǔ)器地址信號(hào)以實(shí)現(xiàn)將A/D的轉(zhuǎn)換結(jié)果自動(dòng)按順序快速存放存儲(chǔ)單元中。該計(jì)數(shù)器為16位二進(jìn)制計(jì)數(shù)器,由四片 74LS

19、161 四位二進(jìn)制同步計(jì)數(shù)器級(jí)聯(lián)構(gòu)成4,各片的異步清除端連在一起并由單片機(jī)P1.2腳控制。計(jì)數(shù)脈沖CP來(lái)自A/D 轉(zhuǎn)換模塊。當(dāng)計(jì)數(shù)器計(jì)滿時(shí),由其進(jìn)位信號(hào)向單片機(jī)INT0申請(qǐng)中斷。該存儲(chǔ)器對(duì)A/D轉(zhuǎn)換器而言是只有寫入操作,用于存儲(chǔ) A/D轉(zhuǎn)換器的轉(zhuǎn)換數(shù)據(jù),而對(duì)單片機(jī)而言只有讀操作,即單片機(jī)只能讀取其中的數(shù)據(jù)而不能改寫其中的數(shù)據(jù)。A/D 轉(zhuǎn)換模塊是本系統(tǒng)的核心部分。其原理框圖如圖3所示。圖3 A/ D轉(zhuǎn)換模塊原理框圖圖中A/D 板是以高速 D/A 轉(zhuǎn)換器 DAC0800為核心,加上其他電路,采用逐次逼近法構(gòu)成的 8 位A/D 轉(zhuǎn)換器,其構(gòu)成框圖如圖4所示。圖4 A/D 轉(zhuǎn)換時(shí)序圖在啟動(dòng)信號(hào)STAR

20、T的下降沿,A/D轉(zhuǎn)換開始,同時(shí)使BUSY信號(hào)為低電平,表明正在進(jìn)行轉(zhuǎn)換。如在A/D 轉(zhuǎn)換過(guò)程中又按收到新的啟動(dòng)信號(hào),則重新開始轉(zhuǎn)換。轉(zhuǎn)換完成時(shí),BUSY變?yōu)楦唠娖? OE是三態(tài)鎖存器的輸出允許控制線,當(dāng)其為低電平時(shí),允許轉(zhuǎn)換數(shù)據(jù)輸出。該A/D 轉(zhuǎn)換器要求輸入的模擬信號(hào)電壓范圍為05V,完成一次A/D 轉(zhuǎn)換時(shí)間為1.2 s。為了保證在A/D 轉(zhuǎn)換進(jìn)行被轉(zhuǎn)換信號(hào)幅度保持穩(wěn)定,將被轉(zhuǎn)換信號(hào)經(jīng)采樣保持器 SHC5320處理后再送到A/D 轉(zhuǎn)換器的模擬信號(hào)轉(zhuǎn)入端。SHC5320是高速采樣/保持器,其采樣時(shí)間小于1.5 s,基本能滿足A/D 轉(zhuǎn)換速度的要求。由于其采樣/保持控制端是高電平保持、低電平采樣

21、,故使用中將A/D板的BUSY信號(hào)反相后接到該控制端,以保證在A/D為了能將每一次A/D 轉(zhuǎn)換的結(jié)果快速存于存儲(chǔ)器并同時(shí)啟動(dòng)下一次 A/D 轉(zhuǎn)換,特利用BUSY信號(hào)的上升沿(表示一次A/D 轉(zhuǎn)換已結(jié)束)去觸發(fā)單穩(wěn)態(tài)觸發(fā)器 1,該觸發(fā)器的反相輸出端Q1接至 A/D 板的OE端以將轉(zhuǎn)換數(shù)據(jù)送至存儲(chǔ)器的數(shù)據(jù)線上,同時(shí)作為存儲(chǔ)器的寫控制信號(hào)WR,將轉(zhuǎn)換數(shù)據(jù)寫入當(dāng)前的存儲(chǔ)單元中。再用Q1的后沿(上升沿) 觸發(fā)單穩(wěn)觸發(fā)器 2,其反相輸出Q2一方面接到START以啟動(dòng)下次轉(zhuǎn)換,另一方面接計(jì)數(shù)器的計(jì)數(shù)輸入端 CP,使計(jì)數(shù)器輸出加 1 以指向下一存儲(chǔ)單元,為存放下一轉(zhuǎn)換數(shù)據(jù)做準(zhǔn)備。圖中 P1.1是來(lái)自單片機(jī)的控

22、制線,用于控制啟動(dòng)第一次A/D 轉(zhuǎn)換和停止轉(zhuǎn)換。上述的工作時(shí)序關(guān)系如圖4所示。從時(shí)序圖可見,本系統(tǒng)在單片機(jī)控制啟動(dòng)第一次轉(zhuǎn)換后即可自動(dòng)完成啟動(dòng)- 轉(zhuǎn)換- 存儲(chǔ)- 啟動(dòng)的循環(huán)執(zhí)行過(guò)程,直到完成 64 KB的數(shù)據(jù)采集后向單片機(jī)申請(qǐng)中斷要求停止。4.2 基于MCU+FPGA組合的高速數(shù)據(jù)采集系統(tǒng)本數(shù)據(jù)采集系統(tǒng)硬件總體框圖如圖5所示。圖5 數(shù)據(jù)采集系統(tǒng)硬件總體框圖如圖所示，該數(shù)據(jù)采集系統(tǒng)工作原理如下：系統(tǒng)上電完成初始化后，進(jìn)入待觸發(fā)狀態(tài)，直至MCU接收到啟動(dòng)信號(hào)后，向AD轉(zhuǎn)換器輸出工作時(shí)鐘，同時(shí)向6路高速采集模塊的FPGA控制器發(fā)送采集允許指令，啟動(dòng)內(nèi)部計(jì)時(shí)器，高速采集模塊將處于等待觸發(fā)信號(hào)的工作狀態(tài)

23、。當(dāng)高速采集模塊收到比較觸發(fā)模塊發(fā)出觸發(fā)信號(hào)后，相應(yīng)的FPGA控制器將打開數(shù)據(jù)寫入通道，向FIFO緩沖區(qū)中連續(xù)寫入規(guī)定個(gè)數(shù)的AD采樣結(jié)果后自動(dòng)停止寫入，同時(shí)FPGA控制器將記錄每次觸發(fā)時(shí)定時(shí)器的值。之后FPGA控制器將進(jìn)入下一個(gè)等待觸發(fā)狀態(tài)中，直至收到下一個(gè)觸發(fā)信號(hào)后再次循環(huán)以上操作。其間MCU不斷檢查FIFO緩沖區(qū)的數(shù)據(jù)并通過(guò)FPGA控制器將采樣結(jié)果和脈沖產(chǎn)生的時(shí)間寫入存儲(chǔ)器中。該數(shù)據(jù)采集系統(tǒng)的主要模塊功能說(shuō)明：（1）前端調(diào)理模塊對(duì)輸入信號(hào)進(jìn)行信號(hào)緩沖、放大，使信號(hào)不丟失。（2）AYD轉(zhuǎn)化模塊實(shí)現(xiàn)模擬量到數(shù)字量的轉(zhuǎn)換。（3）FPGA模塊 對(duì)數(shù)字量進(jìn)行緩沖，同時(shí)對(duì)寫入緩沖模塊的數(shù)據(jù)進(jìn)行編碼，即

24、要求對(duì)每一次觸發(fā)，寫入規(guī)定個(gè)數(shù)的AD采樣結(jié)果，并將每次的觸發(fā)時(shí)刻追加到AD數(shù)據(jù)的尾部，第二次及以后的觸發(fā)，存儲(chǔ)方式與第一次相同。由于MCU(因?yàn)楸鞠到y(tǒng)采用C8051F單片機(jī))對(duì)外部存儲(chǔ)器寫地址速度比較慢，同時(shí)FPGA的緩沖模塊對(duì)讀數(shù)據(jù)的速度又有一定的要求，所以不能采用MCU內(nèi)部的時(shí)鐘頻率來(lái)寫地址，在本設(shè)計(jì)方案中，由FPGA分頻出一個(gè)10MI-Iz的頻率，送給MCU，這樣可以快速對(duì)外部存儲(chǔ)器寫地址。（4）MCU控制模塊本設(shè)計(jì)采用C8051F120單片機(jī)作為系統(tǒng)的主控制芯片，控制整個(gè)系統(tǒng)的啟動(dòng)、停止，數(shù)據(jù)采集允許，數(shù)據(jù)傳輸?shù)裙δ?。?）存儲(chǔ)器模塊存儲(chǔ)數(shù)據(jù)，包含AD采樣結(jié)果和觸發(fā)時(shí)刻。（6）電源模塊

25、DC-DC模塊實(shí)現(xiàn)電壓的轉(zhuǎn)化，給各芯片提供合適的工作電壓。（7）時(shí)鐘模塊時(shí)鐘模塊給系統(tǒng)提供時(shí)鐘源，通過(guò)鎖相環(huán)可以分頻或倍頻出所需要的時(shí)鐘頻率。（8）指示模塊指示模塊主要實(shí)現(xiàn)系統(tǒng)工作狀態(tài)的指示，如電源指示等，讀數(shù)指示等等。（9）啟動(dòng)模塊啟動(dòng)模塊實(shí)現(xiàn)系統(tǒng)的啟動(dòng)，當(dāng)按鈕按下時(shí)，啟動(dòng)電路工作，系統(tǒng)得到電平觸發(fā)，將立刻啟動(dòng)。4.3基于DSP和ADS8364的高速數(shù)據(jù)采集處理系統(tǒng)該系統(tǒng)主要由信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、DSP處理器模塊、CPLD邏輯控制模塊和USB2.0通信模塊組成。它能夠在板卡上實(shí)現(xiàn)信號(hào)的采集及前端處理，并能通過(guò)USB總線與上位機(jī)通信，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)、后端處理及顯示。采用CPLD控制A

26、DS8364完成數(shù)據(jù)的A/D轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲(chǔ)到FIFO中，再經(jīng)DSP進(jìn)行前端的數(shù)字信號(hào)處理后，通過(guò)USB總線傳給上位機(jī)，并在上位機(jī)上進(jìn)行存儲(chǔ)、顯示和分析等。該系統(tǒng)完全可以滿足信號(hào)采集處理對(duì)高精度及實(shí)時(shí)性的要求。本數(shù)據(jù)采集處理系統(tǒng)主要由前端信號(hào)調(diào)理電路、ADC芯片ADS8364、CPLD芯片EPM3128A、DSP芯片TMS320F2812、USB芯片CY7C68013及其外圍電路組成。系統(tǒng)原理框圖如圖6所示。圖6 系統(tǒng)原理框圖系統(tǒng)主要完成的任務(wù)為：DSP接收上位機(jī)通過(guò)USB總線發(fā)送的命令，完成系統(tǒng)工作參數(shù)的設(shè)置，并通過(guò)模擬地址數(shù)據(jù)總線與CPLD進(jìn)行通信，向CPLD發(fā)送控制命令；對(duì)外部

27、的多路模擬量輸入進(jìn)行信號(hào)調(diào)理，在CPLD控制下進(jìn)行單通道或多通道A/D轉(zhuǎn)換，將采集到的數(shù)據(jù)存儲(chǔ)在一片F(xiàn)IFO芯片中；當(dāng)FIFO中存儲(chǔ)的數(shù)據(jù)半滿時(shí)，對(duì)DSP產(chǎn)生一個(gè)中斷信號(hào)，DSP收到此中斷信號(hào)后，取出FIFO中的部分?jǐn)?shù)據(jù)，進(jìn)行前端數(shù)字信號(hào)處理，將處理完畢的數(shù)據(jù)通過(guò)USB總線傳給上位機(jī)；上位機(jī)實(shí)現(xiàn)各種圖形界面操作和后端信號(hào)處理，對(duì)所采集的信號(hào)進(jìn)行分析。系統(tǒng)可對(duì)輸入的多路模擬信號(hào)進(jìn)行同步采樣，這就使得采集到的數(shù)據(jù)不僅含有模擬信號(hào)的幅度特性，同時(shí)還保持不同模擬信號(hào)之間的相位差異；采樣頻率可以預(yù)置，以適應(yīng)不同速率的采樣要求。系統(tǒng)硬件包括信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、DSP處理器模塊、CPLD邏輯控制模

28、塊以及USB通信模塊。5.高速數(shù)據(jù)采集系統(tǒng)的方案分析比較設(shè)計(jì)一個(gè)高速數(shù)據(jù)采集系統(tǒng)應(yīng)滿足以下兩個(gè)基本性能要求：一是高速性，現(xiàn)在高速數(shù)據(jù)采集通常要求達(dá)到幾十甚至幾百 MSPS的采樣速度，因此需要采用高速 ADC技術(shù)和高速緩存技術(shù)來(lái)保證采樣和數(shù)據(jù)傳輸?shù)母咚傩?；二是大容量，高速?shù)據(jù)采集必然帶來(lái)巨大的數(shù)據(jù)流量，一個(gè)4通道20MH 采樣率16位精度數(shù)據(jù)采集系統(tǒng)采樣 0.1s 將產(chǎn)生 16M的數(shù)據(jù)量，所以需要采用海量緩存來(lái)解決采樣數(shù)據(jù)的存儲(chǔ)問(wèn)題。為此，針對(duì)上述提出的方案，在此做出簡(jiǎn)單的分析與比較如下：（1）單片機(jī)控制的高速數(shù)據(jù)采集系統(tǒng)是一種由8751單片機(jī)控制的高速數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)的數(shù)據(jù)采集與存儲(chǔ)完全靠

29、硬件實(shí)現(xiàn),其數(shù)據(jù)采樣頻率只取決于所選用的A/D轉(zhuǎn)換器, 而不受8751單片機(jī)速度的影響,因而可實(shí)現(xiàn)高速數(shù)據(jù)采集。本設(shè)計(jì)方案使用的MCU為普通的51單片機(jī)，其他芯片都是些普通的邏輯芯片，所以方案易于實(shí)現(xiàn)，性價(jià)比較高。但是由于51單片機(jī)的速度有限，與PC的數(shù)據(jù)傳輸?shù)姆绞绞峭ㄟ^(guò)RS232接口，其速度相當(dāng)有限，而采集的速度可能達(dá)到200M，這可能導(dǎo)致其未上傳完數(shù)據(jù)，又被新的數(shù)據(jù)覆蓋。當(dāng)然可通過(guò)增大緩沖區(qū)域的大小，來(lái)防止其被覆蓋，但是增大高速緩存區(qū)的存儲(chǔ)量也將增大成本。（2）基于MCU+FPGA組合的高速數(shù)據(jù)采集系統(tǒng)中采用的C8051F120單片機(jī)，其外部時(shí)鐘為22.114800Mhz，指令執(zhí)行周期不需

30、要經(jīng)過(guò)12分頻，這個(gè)速度解決了方案一中51單片機(jī)速度不足的缺點(diǎn)，使得該系統(tǒng)具備及時(shí)上傳采集的數(shù)據(jù)到上位機(jī)。方案中多路AD采集數(shù)據(jù)，降低AD轉(zhuǎn)換速率的要求，降低成本，且采用FPGA來(lái)控制數(shù)據(jù)的采集及存儲(chǔ)。該方案實(shí)現(xiàn)的性能可靠，采集數(shù)據(jù)速度遠(yuǎn)遠(yuǎn)優(yōu)于方案一，但是FPGA的制作成本較高，整個(gè)系統(tǒng)的實(shí)現(xiàn)成本很高。（3）基于DSP和ADS8364的高速數(shù)據(jù)采集處理系統(tǒng)中該系統(tǒng)主要由信號(hào)調(diào)理模塊、A/D轉(zhuǎn)換模塊、DSP處理器模塊、CPLD邏輯控制模塊和USB2.0通信模塊組成。它能夠在板卡上實(shí)現(xiàn)信號(hào)的采集及前端處理，并能通過(guò)USB總線與上位機(jī)通信，實(shí)現(xiàn)數(shù)據(jù)的存儲(chǔ)、后端處理及顯示。采用CPLD控制ADS836

31、4完成數(shù)據(jù)的A/D轉(zhuǎn)換，轉(zhuǎn)換后的數(shù)據(jù)預(yù)先存儲(chǔ)到FIFO中，再經(jīng)DSP進(jìn)行前端的數(shù)字信號(hào)處理后，通過(guò)USB總線傳給上位機(jī)，并在上位機(jī)上進(jìn)行存儲(chǔ)、顯示和分析等。該系統(tǒng)完全可以滿足信號(hào)采集處理對(duì)高精度及實(shí)時(shí)性的要求。該方案采用的較新的CPLD技術(shù)，使得AD芯片的精確時(shí)鐘控制問(wèn)題得到解決，且綜合了方案二中分時(shí)對(duì)A/D數(shù)據(jù)進(jìn)行采集，降低了AD方面的成本，同時(shí)方案中DSP處理器具有高速數(shù)據(jù)處理的能力，其通過(guò)USB接口同上位機(jī)進(jìn)行聯(lián)系，如今的USB2.0以達(dá)到480Mbps，這將滿足其將FIFO中的數(shù)據(jù)及時(shí)傳遞到上位機(jī)中，解決了方案一中，緩沖區(qū)數(shù)據(jù)可能被覆蓋的問(wèn)題。6.設(shè)計(jì)系統(tǒng)6.1設(shè)計(jì)思想 圖7 軟件系統(tǒng)

32、框圖6.2硬件電路圖8 硬件電路圖6.3電路分析在我們的控制部分，我們選用了51單片機(jī)。理由如下：1.單片機(jī)多功能，少引腳，使得引腳復(fù)用現(xiàn)象較多。2.單片機(jī)具有四種總線形式：P0和P2組成的16位地址地址總線；P0分時(shí)復(fù)用為8位數(shù)據(jù)總線；ALE、PSEN、RST、EA和P3口的INT0、INT1、T0、T1、WR、RD以及P1口的T2、T2EX組成控制總線；而P3口的RXD、TXD組成串行通信總線。在我們的AD轉(zhuǎn)換中，選用的是ADC0809。由于ADC0809具有輸出3態(tài)鎖存器，其八位數(shù)據(jù)輸出引腳可直接與數(shù)據(jù)總線相連。地址譯碼引腳A、B、C分別與地址總線低三位A0、A1、A2相連，以選通IN0

33、IN7中的一個(gè)通道。在啟動(dòng)A/D轉(zhuǎn)換時(shí)，由單片機(jī)的P3.4控制A/D轉(zhuǎn)換器的地址鎖存和轉(zhuǎn)換啟動(dòng)，由于ALE和START連在一起，因此AD0809在鎖存通道的同時(shí)，也啟動(dòng)了A/D轉(zhuǎn)換器。在讀取轉(zhuǎn)換結(jié)果時(shí)，用低電平的讀信號(hào)RD，產(chǎn)生的正脈沖作為OE信號(hào)，用以打開三態(tài)輸出鎖存器。將轉(zhuǎn)換結(jié)果輸出。而低電平的寫信號(hào)WR則表示轉(zhuǎn)換結(jié)束狀態(tài)信號(hào)。在我們的串口通信中，我們選擇了串口通信MAX232芯片，MAX232芯片是美信公司專門為電腦的RS-232標(biāo)準(zhǔn)串口設(shè)計(jì)的接口電路,使用+5v單電源供電，可以實(shí)現(xiàn)TTL電平與RS-232C電平相互轉(zhuǎn)換的IC芯片。為了顯示電壓的大小，我們選用了LED數(shù)碼顯示管。為了顯示

34、字符，要為L(zhǎng)ED顯示器提供顯示段碼（或稱字形代碼），組成一個(gè)“8”字的七段，再加上1個(gè)小數(shù)點(diǎn)位，共計(jì)八段。7.仿真結(jié)果及分析7.1仿真結(jié)果設(shè)定的輸入模擬量分別為5V,4V,3.5V,2V,1V,2.5V,2V,3V。圖9 數(shù)碼管顯示模擬量和通道號(hào)的仿真圖圖10 虛擬終端顯示數(shù)字量的仿真圖7.2結(jié)果分析通過(guò)結(jié)果發(fā)現(xiàn)我們輸入的電壓與數(shù)碼管上的數(shù)字基本相同，雖然出現(xiàn)了一些誤差，但誤差都是在小數(shù)點(diǎn)后面，誤差都是在允許范圍之內(nèi)，所以總體而言，我們這個(gè)系統(tǒng)設(shè)計(jì)的還是比較成功的。由模擬量與數(shù)字量的轉(zhuǎn)換關(guān)系得到：數(shù)字量=模擬量*51，再將十進(jìn)制數(shù)轉(zhuǎn)換成十六進(jìn)制數(shù)。由輸入模擬量分別為5V,4V,3.5V,2V,

35、1V,2.5V,2V,3V得到的數(shù)字量分別是255,204,178.5,102,51,127.5,102，153。把最后的結(jié)果由十六進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)分別是217,204,178,102,51,128,102,153。說(shuō)明該系統(tǒng)能完成模擬量到識(shí)字量的轉(zhuǎn)換，對(duì)整數(shù)量能精確的進(jìn)行轉(zhuǎn)換，但對(duì)小數(shù)的轉(zhuǎn)換會(huì)出現(xiàn)很小的誤差，不能精確的轉(zhuǎn)換。而且在轉(zhuǎn)換循環(huán)過(guò)程中，對(duì)于同一個(gè)模擬量的轉(zhuǎn)換，得到的數(shù)字量并不一定相同，這種情況下我們最好選取大多數(shù)相同的那個(gè)數(shù)字。8.總結(jié)課程設(shè)計(jì)是繼專業(yè)理論學(xué)習(xí)和實(shí)驗(yàn)教學(xué)之后又一重要的實(shí)踐性教學(xué)環(huán)節(jié)。它的任務(wù)是在學(xué)生掌握和具備電子技術(shù)知識(shí)與單元電路的設(shè)計(jì)能力之后，綜合所學(xué)知識(shí)進(jìn)一

36、步學(xué)習(xí)電子電路系統(tǒng)的設(shè)計(jì)方法和實(shí)驗(yàn)方法，為今后從事電子技術(shù)領(lǐng)域的工程設(shè)計(jì)打好基礎(chǔ)基本要求。我覺(jué)得做課程設(shè)計(jì)同時(shí)也是對(duì)課本知識(shí)的鞏固和加強(qiáng)，由于課本上的知識(shí)太多，平時(shí)課間的學(xué)習(xí)并不能很好的理解和運(yùn)用各個(gè)元件的功能，而且考試內(nèi)容有限，所以在這次課程設(shè)計(jì)過(guò)程中，我們了解了很多元件的功能，并且對(duì)于其在電路中的使用有了更多的認(rèn)識(shí)。平時(shí)看課本時(shí)，理論知識(shí)很枯燥，讓人看而生畏，總是不能深入而透徹的掌握知識(shí)。而做完課程設(shè)計(jì)，一些問(wèn)題就迎刃而解了，而且還可以記住很多東西。認(rèn)識(shí)來(lái)源于實(shí)踐，實(shí)踐是認(rèn)識(shí)的動(dòng)力和最終目的，實(shí)踐是檢驗(yàn)真理的唯一標(biāo)準(zhǔn)。所以這個(gè)課程設(shè)計(jì)對(duì)我們的作用是非常大的。在制作實(shí)驗(yàn)報(bào)告時(shí)，發(fā)現(xiàn)只有細(xì)心耐

37、心恒心一定要有才能做好事情，首先是線的布局上既要美觀又要實(shí)用和走線簡(jiǎn)單，兼顧到方方面面去考慮是很需要的，否則只是一紙空話。經(jīng)過(guò)一個(gè)星期的學(xué)習(xí)，過(guò)程曲折可謂一語(yǔ)難盡。在此期間我們也失落過(guò)，也曾一度熱情高漲。從開始時(shí)滿富盛激情到最后汗水背后的復(fù)雜心情，點(diǎn)點(diǎn)滴滴無(wú)不令我回味無(wú)長(zhǎng)；生活就是這樣，汗水預(yù)示著結(jié)果也見證著收獲。勞動(dòng)是人類生存生活永恒不變的話題。通過(guò)這次課程設(shè)計(jì)使我懂得了理論與實(shí)際相結(jié)合是很重要的，只有理論知識(shí)是遠(yuǎn)遠(yuǎn)不夠的，只有把所學(xué)的理論知識(shí)與實(shí)踐相結(jié)合起來(lái)，從理論中得出結(jié)論，才能真正為社會(huì)服務(wù)，從而提高自己的實(shí)際動(dòng)手能力和獨(dú)立思考的能力。在設(shè)計(jì)的過(guò)程中遇到問(wèn)題，可以說(shuō)得是困難重重，這畢竟

38、第一次做的，難免會(huì)遇到過(guò)各種各樣的問(wèn)題，同時(shí)在設(shè)計(jì)的過(guò)程中發(fā)現(xiàn)了自己的不足之處，對(duì)以前所學(xué)過(guò)的知識(shí)理解得不夠深刻，掌握得不夠牢固。這次課程設(shè)計(jì)終于順利完成了，在設(shè)計(jì)中遇到了很多專業(yè)知識(shí)問(wèn)題，最后在老師、同學(xué)的辛勤指導(dǎo)下，終于順利完成。雖然單片機(jī)課程設(shè)計(jì)結(jié)束了，但是從中學(xué)到的知識(shí)會(huì)讓我受益終身。發(fā)現(xiàn)、提出、分析、解決問(wèn)題和實(shí)踐能力的提高都會(huì)受益于我在以后的學(xué)習(xí)、工作和生活。參考文獻(xiàn)1. 李全利,單片機(jī)原理及接口技術(shù), 北京：高等教育出版社,2004 2. 張毅剛，單片機(jī)原理及應(yīng)用，北京：高等教育出版社,20073. 徐仁貴，微型計(jì)算機(jī)接口技術(shù)及應(yīng)用，北京：機(jī)械工業(yè)出版社,2007 4. 諸昌鈐，

39、LED顯示屏系統(tǒng)原理及工程技術(shù)，成都：電子科技大學(xué)出版社,2004 5. 梅開鄉(xiāng)，數(shù)字邏輯電路，北京：電子工業(yè)出版社,2003附錄一 代碼/*main.c*/#include "led.c"#define uchar unsigned char#define uint unsigned intvoid main() while(1) uint cnt=0; uchar i,j,n=100; while(cnt!=560) switch(cnt+) case 0: ad0to7();break; case 1: decodenum(Vi0,0);break; case 70:

40、 decodenum(Vi1,1);break; case 140: decodenum(Vi2,2);break; case 210:decodenum(Vi3,3);break; case 280:decodenum(Vi4,4);break; case 350:decodenum(Vi5,5);break; case 420:decodenum(Vi6,6);break; case 490:decodenum(Vi7,7);break; disp(); /*串行通信設(shè)置*/ TMOD = 0X20;/波特率發(fā)生器T1工作在模式2上 SCON = 0X40;/設(shè)串口工作方式1，發(fā)送狀態(tài) PCON = 0X00;/波特率不加倍 TH1=0xFA;/設(shè)定波特率4800 TL1=TH1; TR1=1;/開 for(j=0;j<8;) SBUF = ad_action(j);/數(shù)據(jù)送入串口緩沖器 while(!TI); /等待串行中斷 TI = 0; /清TI，必須軟件清除 j+; while(-n);