數(shù)電各章復習題及答案

1、第1章邏輯代數(shù)根底、選擇題多項選擇題1 .以下代碼中為無權碼的為.A.8421BCD碼B.5421BCD碼C.余三碼D.格雷碼2 .一位十六進制數(shù)可以用位二進制數(shù)來表示.A.1B.2C.4D.163 .十進制數(shù)25用8421BCD碼表示為.10101014 .與十進制數(shù)10等值的數(shù)或代碼為.A.01018421BCDB.16C2D.85 .與八進制數(shù)8等值的數(shù)為：A.2B.16C.16D.26 .常用的BCD碼有.A.奇偶校驗碼B.格雷碼碼D.余三碼7 .與模擬電路相比,數(shù)字電路主要的優(yōu)點有A.容易設計B.通用性強C.保密性好D.抗干擾水平強8 .邏輯變量的取值1和0可以表示：.A.開關的閉合

2、、斷開B.電位的高、低C.真與假D.電流的有、無9 .求一個邏輯函數(shù)F的對偶式,可將F中的.A.7'換成“+,“+換成“.B.原變量換成反變量,反變量換成原變量C.變量不變D.常數(shù)中“0換成“1,“1換成“0E.常數(shù)不變10 .A+BC=.A.A+B+CC.A+BA+C+C11 .在何種輸入情況下,“與非運算的結果是邏輯0.A.全部入是0B.任一輸入是0C.僅一輸入是0D.全部輸入是112 .在何種輸入情況下,“或非運算的結果是邏輯0.A.全部輸入是0B.全部輸入是1C任一輸入為0,其他輸入為1D.任一輸入為113 .以下表達式中符合邏輯運算法那么的是.A.CC=C2+1=10<

3、1+1=1個變量取值組合C.n2D.2nC.邏輯圖D.卡諾圖14 .當邏輯函數(shù)有n個變量時,共有A.nB.2n15 .邏輯函數(shù)的表示方法中具有唯一性的是A.真值表B.表達式16 .F=AB+BD+CDE+AD=.A. ABDB. (AB)DC. (AD)(BD)D. (AD)(BD)C.ABD.AB二、判斷題(正確打,錯誤的打X)1.8421碼1001比0001大.()2 .數(shù)字電路中用“1和“0分別表示兩種狀態(tài),二者無大小之分.()3 .格雷碼具有任何相鄰碼只有一位碼元不同的特性.()4 .八進制數(shù)(18)8比十進制數(shù)(18)10小.()5 .當傳送十進制數(shù)5時,在8421奇校驗碼的校驗位上

4、值應為1.()6 .在時間和幅度上都斷續(xù)變化的信號是數(shù)字信號,語音信號不是數(shù)字信號.()7 .十進制數(shù)(9)10比十六進制數(shù)(9)16小.()8 .當8421奇校驗碼在傳送十進制數(shù)(8)10時,在校驗位上出現(xiàn)了1時,說明在傳送過程中出現(xiàn)了錯誤.()9 .假設兩個函數(shù)具有不同的真值表,那么兩個邏輯函數(shù)必然不相等.()10 .假設兩個函數(shù)具有不同的邏輯函數(shù)式,那么兩個邏輯函數(shù)必然不相等.()11 .邏輯函數(shù)y=aB+Ab+Bc+bC已是最簡與或表達式.()12 .由于邏輯表達式aB+Ab+AB=A+B+AB成立,所以AB+AB=A+B成立.()13 .對邏輯函數(shù)y=aB+Ab+Bc+bC利用代入規(guī)

5、貝U,令A=BC代入,得y=bcB+BCb+Bc+bC=Bc+bC成立.()三、填空題1 .數(shù)字信號的特點是在上和上都是斷續(xù)變化的,其高電平和低電平常用和來表不.2 .分析數(shù)字電路的主要工具是,數(shù)字電路又稱作.3 .在數(shù)字電路中,常用的計數(shù)制除十進制外,還有、.4 .常用的BCD碼有、等.常用的可靠性代碼有、等O5 .(.1011)2=()8=()166 .(8=()2=()10=()16=()8421BCD7 .)10=()2=()8=()168 .(16=()2=()8=()10=()8421BCD9 .(01111000)8421BCD=()2=()8=()10=()1610 .邏輯代數(shù)

6、又稱為代數(shù).最根本的邏輯關系有、三種.常用的幾種導出的邏輯運算為、.11 .邏輯代數(shù)中與普通代數(shù)相似的定律有、.摩根定律又稱為.12 .邏輯代數(shù)的三個重要規(guī)那么是、.13 .邏輯函數(shù)F=A+B+CD的反函數(shù)F=.14 .邏輯函數(shù)F=A(B+C)-1的對偶函數(shù)是.15 .添加項公式ab+Ac+bc=ab+Ac的對偶式為.16 .邏輯函數(shù)的常用表示方法有、.17 .邏輯函數(shù)F=ABCD+A+B+C+D=.19.函數(shù)的對偶式為AB+CDBC,那么它的原函數(shù)為四、思考題1 .在數(shù)字系統(tǒng)中為什么要采用二進制2 .格雷碼的特點是什么為什么說它是可靠性代碼3 .奇偶校驗碼的特點是什么為什么說它是可靠性代碼4

7、 .邏輯代數(shù)與普通代數(shù)有何異同5 .為什么說邏輯等式都可以用真值表證實000101011X1X110101100101CD0AB'00111106 .對偶規(guī)那么有什么用處7 .邏輯函數(shù)的三種表示方法如何相互轉換8 .見如右Y的卡諾圖,寫出最簡與或表達式.第2章門電路一、選擇題多項選擇題1 .三態(tài)門輸出高阻狀態(tài)時,是正確的說法.A.用電壓表測量指針不動B.相當于懸空C.電壓不高不低D.測量電阻指針不動2 .以下電路中可以實現(xiàn)“線與功能的有.A.與非門B.三態(tài)輸出門C.集電極開路門D.漏極開路門3 .以下電路中常用于總線應用的有.門門C.漏極開路門與非門4 .邏輯表達式Y=AB可以用實現(xiàn).

8、A.正或門B.正非門C.正與門D.負或門5 .TTL電路在正邏輯系統(tǒng)中,以下各種輸入中相當于輸入邏輯“1'A.懸空B.通過電阻接電源C.通過電阻接地D.通過電阻510接地6 .對于TTL與非門閑置輸入端的處理,可以.A.接電源B.通過電阻3kQ接電源C.接地D.與有用輸入端并聯(lián)7 .三極管作為開關使用時,要提升開關速度,可.A.降低飽和深度B.增加飽和深度C.采用有源泄放回路D.采用抗飽和三極管8 .CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是.A.微功耗B.高速度C.高抗干擾水平D.電源范圍寬、判斷題正確打,錯誤的打X1. TTL與非門的多余輸入端可以接固定高電平.2.

9、當TTL與非門的輸入端懸空時相當于輸入為邏輯1.3. 普通的邏輯門電路的輸出端不可以并聯(lián)在一起,否那么可能會損壞器件.4. 兩輸入端四與非門器件74LS00與7400的邏輯功能完全相同.5. CMOS或非門與TTL或非門的邏輯功能完全相同.6. 三態(tài)門的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓.7. TTL集電極開路門輸出為1時由外接電源和電阻提供輸出電流.8. 一般TTL門電路的輸出端可以直接相連,實現(xiàn)線與.9. CMOSOD門漏極開路門的輸出端可以直接相連,實現(xiàn)線與.10. TTLOC門集電極開路門的輸出端可以直接相連,實現(xiàn)線與.三、填空題1 .集電極開路門的英文縮寫為門,工作時必須

10、外加和.2 .OC門稱為門,多個OC門輸出端并聯(lián)到一起可實現(xiàn)功能.3 .TTL與非門電壓傳輸特性曲線分為區(qū)、區(qū)、區(qū)、區(qū).第3章組合邏輯電路四、選擇題多項選擇題1 .以下表達式中不存在競爭冒險的有.=B+AB=AB+BC=ABC+AB=A+BAD2 .假設在編碼器中有50個編碼對象,那么要求輸出二進制代碼位數(shù)為位.3 .一個16選一的數(shù)據(jù)選擇器,其地址輸入選擇限制輸入端有個.oC.FACBCABABE.FBCACABAB時,將出現(xiàn)冒險現(xiàn)象.4 .以下各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有A.FBCACABB.FACBCABD.FBCACABBCABAC5 .函數(shù)FACABBC,當變量的取值為=C=1=

11、C=0=1,C=0=0,B=06 .四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達式為Y=A.AiAdXqA1A0X1A1A0X2A1AoX3B.AiA)X0C.A1&X1D.A1AoX37 .一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有個.8 .在以下邏輯電路中,不是組合邏輯電路的有.A.譯碼器B,編碼器C.全加器D.存放器9 .八路數(shù)據(jù)分配器,其地址輸入端有個.10 .組合邏輯電路消除競爭冒險的方法有.A.修改邏輯設計B.在輸出端接入濾波電容C.后級加緩沖電路D.屏蔽輸入信號的尖峰干擾11.101鍵盤的編碼器輸出位二進制代碼.12.用三線-八線譯碼器74LS138實現(xiàn)原

12、碼輸出的8路數(shù)據(jù)分配器,應.A.STA=1,StB=D,StC=0B.STa=1,StB=d,STC=dc.sta=1,StB=0,StC=dd.sta=d,stb=0,StC=013 .以下電路中,加以適當輔助門電路,適于實現(xiàn)單輸出組合邏輯電路.A.二進制譯碼器B.數(shù)據(jù)選擇器C.數(shù)值比擬器D.七段顯示譯碼器14 .用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=A1AA；A0,應使.=D2=0,D1=D3=1=D2=1,D1=D3=0=D1=0,D2=D3=1=D1=1,D2=D3=015 .用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)Y=A2礪,應.A.用與非門,y=Y0YY4Y5Y6Y7b.用

13、與門,y=Y2Y3c.用或門,丫=Y2Y3d.用或門,丫=Y0M%Y7五、判斷題正確打,錯誤的打X1 .優(yōu)先編碼器的編碼信號是相互排斥的,不允許多個編碼信號同時有效.2 .編碼與譯碼是互逆的過程.3 .二進制譯碼器相當于是一個最小項發(fā)生器,便于實現(xiàn)組合邏輯電路.4 .液晶顯示器的優(yōu)點是功耗極小、工作電壓低.5 .液晶顯示器可以在完全黑暗的工作環(huán)境中使用.6 .半導體數(shù)碼顯示器的工作電流大,約10mA左右,因此,需要考慮電流驅動水平問題.7 .共陰接法發(fā)光二極管數(shù)碼顯示器需選用有效輸出為高電平的七段顯示譯碼器來驅動.8 .數(shù)據(jù)選擇器和數(shù)據(jù)分配器的功能正好相反,互為逆過程.9 .用數(shù)據(jù)選擇器可實現(xiàn)

14、時序邏輯電路.10 .組合邏輯電路中產(chǎn)生競爭冒險的主要原因是輸入信號受到尖峰干擾.六、填空題1 .半導體數(shù)碼顯示器的內部接法有兩種形式：共接法和共接法.2 .對于共陽接法的發(fā)光二極管數(shù)碼顯示器,應采用電平驅動的七段顯示譯碼器.3 .消除競爭冒險的方法有、等c第4章觸發(fā)器七、選擇題多項選擇題個觸發(fā)器可以構成能存放位二進制數(shù)碼的存放器.+12 .在以下觸發(fā)器中,有約束條件的是.A.主從JKF/FB.主從DF/FC.同步RSF/FD.邊沿DF/F3 .一個觸發(fā)器可記錄一位二進制代碼,它有個穩(wěn)態(tài).4 .存儲8位二進制信息要個觸發(fā)器.5 .對于T觸發(fā)器,假設原態(tài)Qn=0,欲使新態(tài)Qn+1=1,應使輸入T

15、=.D.Q6 .對于T觸發(fā)器,假設原態(tài)Qn=1,欲使新態(tài)Qn+1=1,應使輸入T=.D.Q7 .對于D觸發(fā)器,欲使Qn+1=Qn,應使輸入D=.D.Q8 .對于JK觸發(fā)器,假設J=K,那么可完成觸發(fā)器的邏輯功能.9 .欲使JK觸發(fā)器按Qn+1=Qn工作,可使JK觸發(fā)器的輸入端.=K=0=Q,K=Q=Q,K=Q=Q,K=0=0,K=Q10.欲使JK觸發(fā)器按Qn+1=Qn工作,可使JK觸發(fā)器的輸入端.=K=1=Q,K=Q=Q,K=Q=Q,K=1=1,K=Q11.欲使JK觸發(fā)器按Qn+1=0工作,可使JK觸發(fā)器的輸入端.=K=1=Q,K=Q=Q,K=1=0,K=1=K=112.欲使JK觸發(fā)器按Qn+

16、1=1工作,可使JK觸發(fā)器的輸入端.=K=1=1,K=0=K=Q=K=0=Q,K=013.欲使D觸發(fā)器按Qn+1=Qn工作,應使輸入D=.D.Q14.以下觸發(fā)器中,克服了空翻現(xiàn)象的有.A.邊沿D觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.主從JK觸發(fā)器15.以下觸發(fā)器中,沒有約束條件的是.A.根本RS觸發(fā)器B.主從RS觸發(fā)器C.同步RS觸發(fā)器D.邊沿D觸發(fā)器16 .描述觸發(fā)器的邏輯功能的方法有.A.狀態(tài)轉換真值表B.特性方程C.狀態(tài)轉換圖D.狀態(tài)轉換卡諾圖17 .為實現(xiàn)將JK觸發(fā)器轉換為D觸發(fā)器,應使.=D,K=DB.K=D,J=D=K=D=K=D1 8.邊沿式D觸發(fā)器是一種穩(wěn)態(tài)電路.A.無

17、B.單C.雙D.多八、判斷題正確打,錯誤的打X1. D觸發(fā)器的特性方程為Qn+1=D,與Qn無關,所以它沒有記憶功能.2 .RS觸發(fā)器的約束條件RS=0表示不允許出現(xiàn)R=S=1的輸入.3 .同步觸發(fā)器存在空翻現(xiàn)象,而邊沿觸發(fā)器和主從觸發(fā)器克服了空翻.4 .主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸發(fā)器的邏輯功能完全相同.5 .假設要實現(xiàn)一個可暫停的一位二進制計數(shù)器,限制信號A=0計數(shù),A=1保持,可選用T觸發(fā)器,且令T=A.6 .由兩個TTL或非門構成的根本RS觸發(fā)器,當R=S=0時,觸發(fā)器的狀態(tài)為不定.7 .對邊沿JK觸發(fā)器,在CP為高電平期間,當J=K=1時,狀態(tài)會翻轉一次.九、填空題1.

18、觸發(fā)器有個穩(wěn)態(tài),存儲8位二進制信息要個觸發(fā)器.2.個根本RS觸發(fā)器在正常工作時,它的約束條件是R+S=1,那么它不允許輸入S=且R=的信號.3 .觸發(fā)器有兩個互補的輸出端Q、Q,定義觸發(fā)器的1狀態(tài)為,0狀態(tài)為,可見觸發(fā)器的狀態(tài)指的是端的狀態(tài).4 .一個根本RS觸發(fā)器在正常工作時,不允許輸入R=S=1的信號,因此它的約束條件是.5 .在一個CP脈沖作用下,引起觸發(fā)器兩次或屢次翻轉的現(xiàn)象稱為觸發(fā)器的,觸發(fā)方式為式或式的觸發(fā)器不會出現(xiàn)這種現(xiàn)象.第5章時序邏輯電路十、選擇題多項選擇題1 .同步計數(shù)器和異步計數(shù)器比擬,同步計數(shù)器的顯著優(yōu)點是.A.工作速度高B.觸發(fā)器利用率高C.電路簡單D.不受時鐘CP限

19、制.2 .把一個五進制計數(shù)器與一個四進制計數(shù)器串聯(lián)可得到進制計數(shù)器.3 .以下邏輯電路中為時序邏輯電路的是.A.變量譯碼器B.加法器C.數(shù)碼存放器D.數(shù)據(jù)選擇器4 .N個觸發(fā)器可以構成最大計數(shù)長度進制數(shù)為的計數(shù)器.5 .N個觸發(fā)器可以構成能存放位二進制數(shù)碼的存放器.+16 .五個D觸發(fā)器構成環(huán)形計數(shù)器,其計數(shù)長度為.7 .同步時序電路和異步時序電路比擬,其差異在于后者.A.沒有觸發(fā)器B.沒有統(tǒng)一的時鐘脈沖限制C.沒有穩(wěn)定狀態(tài)D.輸出只與內部狀態(tài)有關8 .一位8421BCD碼計數(shù)器至少需要個觸發(fā)器.9 .欲設計0,1,2,3,4,5,6,7這幾個數(shù)的計數(shù)器,如果設計合理,采用同步二進制計數(shù)器,最

20、少應使用級觸發(fā)器.1 0.8位移位存放器,串行輸入時經(jīng)個脈沖后,8位數(shù)碼全部移入存放器中.11 .用二進制異步計數(shù)器從0做加法,計到十進制數(shù)178,那么最少需要個觸發(fā)器.12 .某電視機水平-垂直掃描發(fā)生器需要一個分頻器將31500Hz的脈沖轉換為60Hz的脈沖,欲構成此分頻器至少需要個觸發(fā)器.13 .某移位存放器的時鐘脈沖頻率為100KHZ,欲將存放在該存放器中的數(shù)左移8位,完成該操作需要時間.sSsS1S14 .假設用JK觸發(fā)器來實現(xiàn)特性方程為Qn1AQnAB,那么JK端的方程為.=AB,K=AB=AB,K=aB=AB,K=AB=aB,K=AB15 .要產(chǎn)生10個順序脈沖,假設用四位雙向移

21、位存放器CT74LS194來實現(xiàn),需要片.16 .假設要設計一個脈沖序列為10的序列脈沖發(fā)生器,應選用個觸發(fā)器.十一、判斷題正確打,錯誤的打X1 .同步時序電路由組合電路和存儲器兩局部組成.2 .組合電路不含有記憶功能的器件.3 .時序電路不含有記憶功能的器件.4 .同步時序電路具有統(tǒng)一的時鐘CP限制.5 .異步時序電路的各級觸發(fā)器類型不同.6 .環(huán)形計數(shù)器在每個時鐘脈沖CP作用時,僅有一位觸發(fā)器發(fā)生狀態(tài)更新.7 .環(huán)形計數(shù)器如果不作自啟動修改,那么總有孤立狀態(tài)存在.8 .計數(shù)器的模是指構成計數(shù)器的觸發(fā)器的個數(shù).9 .計數(shù)器的模是指對輸入的計數(shù)脈沖的個數(shù).10 .D觸發(fā)器的特征方程Qn+1=D

22、,而與Qn無關,所以,D觸發(fā)器不是時序電路.11 .在同步時序電路的設計中,假設最簡狀態(tài)表中的狀態(tài)數(shù)為2N,而又是用N級觸發(fā)器來實現(xiàn)其電路,那么不需檢查電路的自啟動性.12 .把一個5進制計數(shù)器與一個10進制計數(shù)器串聯(lián)可得到15進制計數(shù)器.13 .同步二進制計數(shù)器的電路比異步二進制計數(shù)器復雜,所以實際應用中較少使用同步二進制計數(shù)器.14 .利用反應歸零法獲得N進制計數(shù)器時,假設為異步置零方式,那么狀態(tài)SN只是短暫的過渡狀態(tài),不能穩(wěn)定而是馬上變?yōu)?狀態(tài).十二、填空題1 .存放器根據(jù)功能不同可分為兩類：存放器和存放器.2 .數(shù)字電路根據(jù)是否有記憶功能通?？煞譃閮?1:、o3 .由四位移位存放器構成

23、的順序脈沖發(fā)生器可產(chǎn)生個順序脈沖.4 .時序邏輯電路根據(jù)其觸發(fā)器是否有統(tǒng)一的時鐘限制分為時序電路和時序電路.第6章存儲器與可編程邏輯器件十三、選擇題多項選擇題1.PROM和PAL的結構是.的與陣列固定,不可編程B.PROM與陣列、或陣列均不可編程與陣列、或陣列均可編程D.PAL的與陣列可編程2 .當用專用輸出結構的PAL設計時序邏輯電路時,必須還要具備有.A.觸發(fā)器B.晶體管管D.電容3 .當用異步I/O輸出結構的PAL設計邏輯電路時,它們相當于.A.組合邏輯電路B.時序邏輯電路C.存儲器D.數(shù)模轉換器4 .PLD器件的根本結構組成有.A.與陣列B.或陣列C.輸入緩沖電路D.輸出電路5 .PL

24、D器件的主要優(yōu)點有.A.便于仿真測試B.集成密度高C.可硬件加密D.可改寫6 .GAL的輸出電路是.B.固定的C.只可一次編程D.可重復編程7 .PLD開發(fā)系統(tǒng)需要有.A.計算機B.編程器C.開發(fā)軟件D.操作系統(tǒng)8 .只可進行一次編程的可編程器件有.9 .可重復進行編程的可編程器件有.10 .ISP-PLD器件開發(fā)系統(tǒng)的組成有.A.計算機B.編程器C.開發(fā)軟件D.編程電纜11.全場可編程與、或陣列皆可編程的可編程邏輯器件有.12 .隨機存取存儲器具有功能.A.讀/寫B(tài).無讀/寫C.只讀D.只寫13 .只讀存儲器ROM中的內容,當電源斷掉后又接通,存儲器中的內容,A.全部改變B.全部為0C.不可

25、預料D.保持不變十四、判斷題正確打,錯誤的打X1. PROM不僅可以讀,也可以寫編程,那么它的功能與RAM相同.2. .PAL的每個與項都一定是最小項.3. PAL和GAL都是與陣列可編程、或陣列固定.4. PAL可重復編程.5. PAL的輸出電路是固定的,不可編程,所以它的型號很多.6. GAL的型號雖然很少,但卻能取代大多數(shù)PAL芯片.7. ABEL語言是一種通用的硬件描述語言HDL,用于PLD的開發(fā).8. GAL不需專用編程器就可以對它進行反復編程.9. .在系統(tǒng)可編程邏輯器件ISP-PLM需編程器就可以高速而反復地編程,那么它與RAM隨機存取存儲器的功能相同.10.PLA是全場可編程與

26、、或陣列皆可編程的可編程邏輯器件,功能強大,便于使用,因此被普遍使用.第7章數(shù)模和模數(shù)轉換十五、選擇題多項選擇題1 .一個無符號8位數(shù)字量輸入的DAC,其分辨率為位.2 .一個無符號10位數(shù)字輸入的DAC,其輸出電平的級數(shù)為.3 .一個無符號4位權電阻DAC,最低位處的電阻為40KQ,那么最高位處電阻為.4 .4位倒T型電阻網(wǎng)絡DAC的電阻網(wǎng)絡的電阻取值有種.5 .為使采樣輸出信號不失真地代表輸入模擬信號,采樣頻率fs和輸入模擬信號的最高頻率f|max的關系是.A.fs>fImaxB.fsfImaxC.fs或fImaxD.fsfImax6 .將一個時間上連續(xù)變化的模擬量轉換為時間上斷續(xù)離

27、散的模擬量的過程稱為.A.采樣B.量化C.保持D.編碼7 .用二進制碼表示指定離散電平的過程稱為.A.采樣B.量化C.保持D.編碼8 .將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為.A.采樣B.量化C.保持D.編碼119 .假設某ADC取量化單位=Vref,并規(guī)定對于輸入電壓Ui,在0WUi<1Vref88時,認為輸入的模擬電壓為0V,輸出的二進制數(shù)為000,那么芻vref<uI<-Vref88時,輸出的二進制數(shù)為.10 .以下四種轉換器,是A/D轉換器且轉換速度最高.A.并聯(lián)比擬型B.逐次逼近型C.雙積分型D.施密特觸發(fā)器十六、判斷題正確打,錯誤的打X

28、1. 權電阻網(wǎng)絡D/A轉換器的電路簡單且便于集成工藝制造,因此被廣泛使用.2. D/A轉換器的最大輸出電壓的絕對值可到達基準電壓VREF3. D/A轉換器的位數(shù)越多,能夠分辨的最小輸出電壓變化量就越小.4. D/A轉換器的位數(shù)越多,轉換精度越高.5. A/D轉換器的二進制數(shù)的位數(shù)越多,量化單位越小.6. A/D轉換過程中,必然會出現(xiàn)量化誤差.7. A/D轉換器的二進制數(shù)的位數(shù)越多,量化級分彳#越多,量化誤差就可以減小到0.8. 一個N位逐次逼近型A/D轉換器完成一次轉換要進行N次比擬,需要N+2個時鐘脈沖.9. .雙積分型A/D轉換器的轉換精度高、抗干擾水平強,因此常用于數(shù)字式儀表中.10.采

29、樣定理的規(guī)定,是為了能不失真地恢復原模擬信號,而又不使電路過于復雜.十七、填空題1.將模擬信號轉換為數(shù)字信號,需要經(jīng)過、四個過程.第8章脈沖波形的產(chǎn)生與整形十八、選擇題多項選擇題1 .脈沖整形電路有.A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器定時器2 .多諧振蕩器可產(chǎn)生.A.正弦波B.矩形脈沖C.三角波D.鋸齒波3 .石英晶體多諧振蕩器的突出優(yōu)點是.A.速度高B.電路簡單C.振蕩頻率穩(wěn)定D.輸出波形邊沿陡峭4 .TTL單定時器型號的最后幾位數(shù)字為.5 .555定時器可以組成.A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器觸發(fā)器6 .用555定時器組成施密特觸發(fā)器,當輸入限制端CO外接10V

30、電壓時,回差電壓為.7 .以下各電路中,可以產(chǎn)生脈沖定時.A.多諧振蕩器B.單穩(wěn)態(tài)觸發(fā)器C.施密特觸發(fā)器D.石英晶體多諧振蕩器十九、判斷題正確打,錯誤的打X1 .施密特觸發(fā)器可用于將三角波變換成正弦波.2 .施密特觸發(fā)器有兩個穩(wěn)態(tài).3 .多諧振蕩器的輸出信號的周期與阻容元件的參數(shù)成正比.4 .石英晶體多諧振蕩器的振蕩頻率與電路中的R、C成正比.5 .單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)時間與輸入觸發(fā)脈沖寬度成正比.6 ,單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時間用tw表示,與電路中RC成正比.7 .采用不可重觸發(fā)單穩(wěn)態(tài)觸發(fā)器時,假設在觸發(fā)器進入暫穩(wěn)態(tài)期間再次受到觸發(fā),輸出脈寬可在此前暫穩(wěn)態(tài)時間的根底上再展寬tW.8 .施密

31、特觸發(fā)器的正向閾值電壓一定大于負向閾值電壓.填空題1.555定時器的最后數(shù)碼為555的是產(chǎn)品,為7555的是產(chǎn)品.2 .施密特觸發(fā)器具有現(xiàn)象,又稱特性；單穩(wěn)觸發(fā)器最重要的參數(shù)為.3 .常見的脈沖產(chǎn)生電路有,常見的脈沖整形電路有、.4 .為了實現(xiàn)高的頻率穩(wěn)定度,常采用振蕩器；單穩(wěn)態(tài)觸發(fā)器受到外觸發(fā)時進入態(tài).第1章邏輯代數(shù)根底答案、選擇題多項選擇題1.CD2.C3.B4.ABCD5.AB6.CD7.BCD8.ABCD9.ACD10.C11.D12.BCD13.D15.AD16.AC17.A二、判斷題7.X8.V1.X2.V3.V4.X5.V6.V9.,10.x11.x12.x13.x三、填空題1

32、.時間、幅值、1、02 .邏輯代數(shù)、邏輯電路3 .二進制、八進制、十六進制4 .8421BCD碼、2421BCD碼、5421BCD碼、余三碼、格雷碼、奇偶校驗碼5.6. (00107.8. (10010101)9. 1001110116784E10. 布爾與或非與非或非與或非同或異或11. 交換律分配律結合律反演定律12. .代入規(guī)那么對偶規(guī)那么反演規(guī)那么13. AB(C+D)14. A+BC+015. (A+B)(A+C)(B+C)=(A+B)(A+C)16. 邏輯表達式真值表邏輯圖17.118.019.AB?(D)?(BC)四、思考題1 .由于數(shù)字信號有在時間和幅值上離散的特點,它正好可以用二進制的1和0來表示兩種不同的狀態(tài).2 .格雷碼的任意兩組相鄰代碼之間只有一位不同,其余各位都相同,它是一種循環(huán)碼.這個特