ConceptHDL原理圖設(shè)計(jì)

1、Allegro Desig n Entry HDL 原理圖輸入方式孫海峰Design En try HDL是Cade nee公司原有的原理圖設(shè)計(jì)輸入系統(tǒng)， 提供了一個(gè) 全面、高效、靈活的原理圖設(shè)計(jì)環(huán)境，具有強(qiáng)大的操作編輯功能。設(shè)計(jì)者在HDL 環(huán)境中能夠完成整個(gè)原理圖設(shè)計(jì)流程，可以進(jìn)行層次原理圖和平面原理圖輸入、 原理圖檢查、生成料單、生成網(wǎng)表等工作。HDL還能與Allegro工具很好的集成 在一個(gè)工程中，可很方便的實(shí)現(xiàn)原理圖到 PCB的導(dǎo)入，以及PCB改動(dòng)反標(biāo)到原 理圖等交互式操作。接下來(lái)，按照原理圖設(shè)計(jì)輸入流程，我來(lái)詳細(xì)闡述Design Entry HDL原理圖的輸入方式。一、進(jìn)入Desig

2、n Entry HDL 用戶(hù)界面進(jìn)入HDL原理圖輸入界面的步驟如下。將彈出產(chǎn)品選擇對(duì)話(huà)框1、執(zhí)行“命令，2、進(jìn)入產(chǎn)品界面，彈出Ope n Project對(duì)話(huà)框其中Open Recent用以翻開(kāi)最后運(yùn)行的工程；Open Open an Existing Project用以翻開(kāi)一個(gè)已有的工程；Create a New Project用以新建一個(gè)工程。3、點(diǎn)擊Create a New Project新建工程，那么進(jìn)入新建工程向?qū)?，填入新建工程名稱(chēng)和保存位置，如以下圖。4、點(diǎn)擊下一步，進(jìn)入Project Libraries對(duì)話(huà)框，在可用元件庫(kù)中為工程添加元件庫(kù)5、點(diǎn)擊下一步，進(jìn)入 Design Nam

3、e對(duì)話(huà)框，Library中選擇需要的元件庫(kù)，Design中可以填寫(xiě)新建工程名稱(chēng)，也可以選擇已有元件，對(duì)其進(jìn)行修改。6 點(diǎn)擊下一步，進(jìn)入 Summary對(duì)話(huà)框，顯示前面步驟所設(shè)置的所有內(nèi)容。 "t | Hr -rl叵rrjr7、點(diǎn)擊Finish按鈕，在接下來(lái)的對(duì)話(huà)框中均確定就可以完成工程的新建, 并出現(xiàn)原理圖工作界面。顯示文件所在路徑和文件名稱(chēng);其中：1標(biāo)題欄2菜單欄一一工程所有相關(guān)操作的集合;伽!S: La佝曲也陰捉対b IfMrw騎址liih Ei矗惟;*包含了文件菜單、編輯菜單、視圖菜單、元件菜單、畫(huà)線(xiàn)菜單、文本菜單、模塊菜單、群組菜單、顯示菜單、仿真菜單、RF-PCB菜單、工具

4、菜單、窗口菜單和幫助菜單。原理圖繪制過(guò)程中所需的所有相關(guān)操作都可在這些菜單 中啟動(dòng)。3工具欄一一HDL原理圖工作平臺(tái)有很多工具欄，調(diào)用工具欄的方法也很簡(jiǎn)單，執(zhí)行 Views/Toolbar命令，彈出 Customize對(duì)話(huà)框，即可調(diào)用工具欄。4工作窗口包含 Hierarchy View 窗口、Global Navigation 窗口、Con soleWindow窗口以及原理圖設(shè)計(jì)窗口。5狀態(tài)欄一一用戶(hù)界面最下端的狀態(tài)欄顯示原理圖根本狀態(tài)設(shè)置。Enta !pottLls応 “歯SdttleiLL. D4l0.10000 5二、設(shè)置 Design Entry HDL在做原理圖之前，應(yīng)該做好前期的準(zhǔn)

5、備工作，所謂“工欲善其事，必先利其 器將準(zhǔn)備工作做好，再去做原理圖，會(huì)事半功倍。接下來(lái)，對(duì)HDL進(jìn)行根本設(shè)置。1、元件庫(kù)的調(diào)用設(shè)置設(shè)計(jì)者在進(jìn)行原理圖設(shè)計(jì)時(shí)，需要使用Cade nee自帶的某些元件庫(kù)，或 者自己開(kāi)發(fā)新的元件庫(kù)，如何調(diào)用這些元件庫(kù)呢，步驟如下：1執(zhí)行“，再選擇產(chǎn)品類(lèi)型，而后翻開(kāi)新建工程那么進(jìn)入 Allegro Project Man ager對(duì)話(huà)框；(2)點(diǎn)擊Setup進(jìn)入Project Setup 對(duì)話(huà)框;在Project Setup對(duì)話(huà)框中，有Global標(biāo)簽下，設(shè)定或修改原理圖設(shè)計(jì)所需的元件庫(kù)，設(shè)計(jì)名稱(chēng)以及保存路徑2、原理圖繪制界面的根本設(shè)置執(zhí)行HDL原理圖繪制界面菜單欄中

6、Tools/Options命令，或者在ProjectSetup對(duì)話(huà)框中Tools標(biāo)簽下點(diǎn)擊Design Entry HI后的Setup進(jìn)入DesignEntryHDL Options對(duì)話(huà)框，如以下圖，fx土I I #0? iv* 曲wt 叭£|Qidk: 7i> 1|11174£« Vi dCirs*F Sbqi4r5Ql>iDd+*QClrJWll CiMtK1,用呦打 "1 -111E -f IE-TiLL Vvclc- 01： .rl-ua =il«i dd b ' La lib a, I1 u i wta. Kail

7、CZShc*Tjrt (id時(shí)'irrvTKr 11 li. sw FFJ 叭“E'nLhJ.-i,S«. IXDi ud pu If* i irr iFitatrr?en i-i：Um )C nr* isd LiuOCu-kld L1DL4Ixf Brfe«A 3 M vin Ls u®h J 幗倉(cāng) 巧?1臨 C 5UKJtf4E2:).J.0£；Jli ddf L玄犧更時(shí)LujjiL nu.£71 亙 liw EPF斗 mavjnIrvrnpl匸n Enlcy mil Optidels其中:1General-用以設(shè)置原理圖設(shè)

8、計(jì)的總體狀況;2Font用以設(shè)置原理圖中元件、網(wǎng)絡(luò)相關(guān)標(biāo)識(shí)的字體、顏色等;b Forii嘰WhTeiAI_卯 l nil Irmv- * tbs UndDihnc-Lba Esat jc urdvtaMd. Al ifa tod eIkIc ia/1 HnafiritEMHltfiitvdi*1 thridufsdllvnttlfhmdlHlyktei 函皿確讓" the DE kdltcri on lit f idoc bat-3Paths用以設(shè)置 輸入路徑;Ipjnil 7 klki4Graphics用以設(shè)置繪圖時(shí)畫(huà)線(xiàn)、畫(huà)點(diǎn)的根本情況;5Text 用以設(shè)置原理圖中添加文本的內(nèi)容、

9、屬性狀況;TEInJ-lLfaEiik (2> L»f«OliillP)也Ttit Cha4» WtP4<Ff isgu La u& sstLlL C! JnrislIkC1 曲冷 -)C 曲UiEli F-n-srtrimisLb C'DttlniJ 1?恥皿珀Fl x uil-arTar : ril T ix !fu: »t】mr: 口工 3>EjTKurRH/uU Pf b Tr<jej d.*s Di CsvieiuI_Lti uh IJele-led f Pi spcjtif-s ki Inci.iTii

10、t Jf VhwxVg.Inism.'ITaq.: >!>.6Color 用以設(shè)置原理圖中元件、線(xiàn)、點(diǎn)、背景等的初始顏色;C«lir弘驊i中4rqiidL& Coij9Fb7l = -：l*MS infl-wBr" 1 h jlr fcgs-:曾 taraI lr=k|-C-ud r&l-lE-bL>ckGF V3上* flig.Lli . = G 4&£_hrJ44Ebjie£E.H l1 UlbL2；護(hù)釘I/Lu>viclgf»i *'14t_F&i.cr 4彈U町pz

11、kQEttf Jar ATigdot曲147 亡 Ior-snfie_f*ll>3i!ire<_orince7Grid 用以設(shè)置柵格點(diǎn);8Check-用以設(shè)置電氣、走線(xiàn)、信號(hào)名、雜項(xiàng)和在線(xiàn)檢查等檢查情況;在做原理圖的設(shè)計(jì)繪制前，以上幾項(xiàng)設(shè)置好就可以了，其它工程不需要改變, 只要選擇默認(rèn)設(shè)置，這樣就完成了原理圖設(shè)計(jì)的根本設(shè)置了最后原理圖打印時(shí)，再在 Plott ing中設(shè)定打印頁(yè)面，如以下圖P ntfingi卽理;左事1L岫LQ口加亍回1"L®: K- 砧iil©ht Ti tiigrESt*. Tl#1 h 申丄JU 2 Hwhtf an"-

12、in.tn-毋mi IftuteICMbfl.1* FwLEZi；Fl ； 1 *.-I $型礪口三、HDL原理圖設(shè)計(jì)結(jié)構(gòu)原理圖有兩種設(shè)計(jì)結(jié)構(gòu)：平坦式和層次式，平坦式電路在空間結(jié)構(gòu)上看是在 同一層次上的電路，知識(shí)整個(gè)電路分布在不同的頁(yè)面，頁(yè)面之間通過(guò)端口連接器 連接起來(lái)；層次式電路結(jié)構(gòu)上屬于不同的空間層次。1、平坦式電路設(shè)計(jì)平坦式電路在空間上同一層次，不同頁(yè)面之間都有端口 OFFPAG連接,雖然 它們不在同一頁(yè)面，但是于再同一個(gè)電路圖的文件夾中，電學(xué)上都是相通的，其 結(jié)構(gòu)框圖如以下圖。2、層次式電路圖設(shè)計(jì)層次式電路在空間上的不同層次，一般先在一張圖紙上用框圖形式設(shè)計(jì)總體 結(jié)構(gòu)，然后再另一張圖紙

13、上設(shè)計(jì)每個(gè)子電路框圖代表的結(jié)構(gòu)， 知道最后一層電路 圖不包含子電路框圖為止，其結(jié)構(gòu)框圖如下。Schematic6Schematic55四、HDL原理圖繪制在原理圖繪制界面根本設(shè)置完成后，下面就可以來(lái)進(jìn)行原理圖的繪制了。1、產(chǎn)生一個(gè)設(shè)計(jì)頁(yè)面執(zhí)行File/New命令，就可以新建原理圖繪制頁(yè)面了。2、調(diào)用頁(yè)面圖框在HDL中原理圖框式作為Component來(lái)添加的，在原理圖繪制頁(yè)面，執(zhí)行 Compo nen t/Add命令，可在元件庫(kù)中調(diào)用軟件自帶或者自己開(kāi)發(fā)的邊框封裝。3、元件、輸入輸出端口、電源接地等原理圖封裝的添加與編輯原理圖頁(yè)面根本設(shè)置完成后，就可以添加元件、端口、電源等封裝了，執(zhí)行Compo

14、nent/Add命令，彈出 Component Browser對(duì)話(huà)框。在該對(duì)話(huà)框中，設(shè)計(jì)者尋找自己所需的元件庫(kù)以及對(duì)應(yīng)元件，執(zhí)行Add命令即可添加元件。在Edit下拉菜單中，可執(zhí)行元件的刪除、移動(dòng)、顏色變換、排列、復(fù)制等 一系列編輯操作。4、元件連線(xiàn)1繪制導(dǎo)線(xiàn)：執(zhí)行Wire/Draw或者Wire/Route命令對(duì)元件進(jìn)行連線(xiàn)和自 動(dòng)走線(xiàn)；2添加或修改導(dǎo)線(xiàn)網(wǎng)絡(luò)名：執(zhí)行 Wire/Signal Name填入網(wǎng)絡(luò)名稱(chēng)，再 點(diǎn)擊相應(yīng)網(wǎng)絡(luò)，即可完成網(wǎng)絡(luò)命名，也可以在走線(xiàn)時(shí)右擊鼠標(biāo)執(zhí)行 Sig nalName命令來(lái)實(shí)現(xiàn)走線(xiàn)時(shí)定義網(wǎng)絡(luò)名；執(zhí)行 Text/Change命令，再點(diǎn)擊網(wǎng)絡(luò) 名，就可對(duì)網(wǎng)絡(luò)名進(jìn)行修改

15、；Signal Name對(duì)話(huà)框如下：3繪制總線(xiàn)：執(zhí)行 Wire/Draw命令作導(dǎo)線(xiàn)，參加總線(xiàn)格式網(wǎng)絡(luò)名，如DATA<7.0>，連線(xiàn)那么自動(dòng)轉(zhuǎn)換成總線(xiàn)；4總線(xiàn)分支線(xiàn)命名：執(zhí)行Wire/Bus Name命令，設(shè)置好總線(xiàn)支線(xiàn)名稱(chēng)排列方式,然后單擊鼠標(biāo)左鍵，再釋放鼠標(biāo)，自上而下貫穿所需命名的總線(xiàn)支線(xiàn)如以下圖所示,然后單擊左鍵，即可完成總線(xiàn)分支的自動(dòng)編號(hào)，其中鼠標(biāo)單擊開(kāi)始的位置作為高位如以下圖5、元件屬性設(shè)置原理圖設(shè)計(jì)繪制完成后，要首先確定或修改元件的相關(guān)屬性，執(zhí)行Text/Attributes命令，再單擊所要編輯屬性的元件即可出現(xiàn) Attributes對(duì)話(huà)框，貝U可以進(jìn)行屬性修改。5ein

16、 - vfifArwTi*-I_TSFP1ZEE：ADt_LiJiEL_Ze WLI 沖Ml 1FJ FUtfEKY 川譏磯L ；»? auszuf沁曲LdBTa»- .-WJ g 1 IOlI H.i| |D (i)葉忑-JD£_dS E10t.9J 1IJ-nI rm五、原理圖檢查完成原理圖的繪制后，必須對(duì)原理圖進(jìn)行檢查，以確保原理圖能正確完整的 導(dǎo)出網(wǎng)表方便PCB設(shè)計(jì)，其中原理圖的檢查包含以下幾個(gè)方面。1位號(hào)、電源/地網(wǎng)絡(luò)檢查：每個(gè)元件都需要設(shè)置位號(hào)，且位號(hào)不能重疊，可以手動(dòng)添加位號(hào)，也可 以在原理圖打包時(shí)自動(dòng)產(chǎn)生位號(hào)。注意，位號(hào)的設(shè)置要與元件建庫(kù)時(shí)的字符

17、頭一致；電源、GND檢查比擬重要，要確保這些網(wǎng)絡(luò)無(wú)錯(cuò)接，無(wú)漏接。2單網(wǎng)絡(luò)檢查：執(zhí)行 Tools/Packager Utilities/Electrical Rules Check命令，在彈出的對(duì)話(huà) 框中，選擇Single Node Nets檢查，點(diǎn)擊Run執(zhí)行單網(wǎng)絡(luò)檢查，可根據(jù)單網(wǎng) 絡(luò)報(bào)告來(lái)檢查修改。3信號(hào)互連檢查：?jiǎn)尉W(wǎng)絡(luò)檢查不能保證網(wǎng)絡(luò)是否連接正確，因此有必要進(jìn)行信號(hào)互連檢查，首先執(zhí)行Tools/Expend Design命令，而后執(zhí)行Tools/Global Find命令， 那么可在原理圖上全局查找網(wǎng)絡(luò)和元件，最后再執(zhí)行 Tools/Global Navigation 命令，那么可以逐個(gè)檢

18、查網(wǎng)絡(luò)互連情況。4其它方面檢查：原理圖檢查除了以上的檢查，其它檢查也很重要，這主要包含總線(xiàn)連接 檢查，匹配電阻檢查，每頁(yè)原理圖的注釋文字檢查等。六、打包原理圖原理圖的打包工作，用以將原理圖邏輯設(shè)計(jì)輸入到物理設(shè)計(jì)，準(zhǔn)備 PCB布 局布線(xiàn)；原理圖與PCB之間的交互設(shè)計(jì)；電子規(guī)那么檢查；生成BOM ；生成網(wǎng)表。 后續(xù)設(shè)計(jì)都以此為工作根底，因此，原理圖的打包是必不可少的。1、執(zhí)行 File/Export Physical 命令，彈出 Export Physical對(duì)話(huà)框如圖：2、選擇 Package Desigr選項(xiàng)；3、Package Option中Preserve表示保存所有以前的打包信息， Op

19、timize表示重新打包更緊密的模塊，Repackage表示忽略以前的打包信息重新打包；4、根據(jù)實(shí)際情況選擇 Update PCB Editor Board Option Constraint ManagerData對(duì)話(huà)框等內(nèi)容；5、點(diǎn)擊OK命令，即可完成打包，打包過(guò)程中有時(shí)會(huì)遇到錯(cuò)誤，出現(xiàn)以下圖。經(jīng)常出現(xiàn)的錯(cuò)誤，在于元件屬性錯(cuò)誤，執(zhí)行Text/Attributes命令，對(duì)元件屬性進(jìn)行編輯，使原理圖正確打包。七、創(chuàng)立平面元件在繪制原理圖時(shí)，需要用到許多元件，雖然Cade nee 16.3中具有豐富的元件 庫(kù)，但是這并不能滿(mǎn)足設(shè)計(jì)者的需求，設(shè)計(jì)者往往需要?jiǎng)?chuàng)立自己的元件庫(kù)，創(chuàng)立自己的元件平面元件。

20、Cadenee提供了專(zhuān)用的原理圖庫(kù)管理工具LibraryExplorer，可以進(jìn)行元件庫(kù)管理以及元件的編輯。1、進(jìn)入Library Explorer界面，創(chuàng)立新庫(kù)(1)執(zhí)行“,并選擇 Allegro PCB Librarian XL(PCB Librarian Expert)產(chǎn)品, 進(jìn)入Library Explorer界面，如以下圖。才uwtfE e Libcifiw n im lifrttrnMrti1 LL>r«fT Eili l|4*： Ii« >4i 固pUdi* DOaSJ fil Lab IT! IO1叭-J£汩阿Hch£3

21、71;£ *Lib ruli3H»l(2)在 Library Explorer 界面，執(zhí)行 File/New/Build Library 命令，即可創(chuàng)立 新的元件庫(kù)，如以下圖新建元件庫(kù)0410。KV IktifartsA XL IfTH Li. 嚴(yán) 二胡:EdlA Ekt EL:gglu IXL.liTCeaLnMIi -nw.ftiHp9 粒iM Ar轉(zhuǎn) liM< <- inIw-> _j * i«n< 1*WF Hw FcifarQM«lfcrarT c«a.：(3) 右擊新建元件庫(kù)，即可出現(xiàn)以上命令，執(zhí)行New P

22、art命令即可在該元件庫(kù)內(nèi)創(chuàng)立新元件，如以下圖111«4ra TT1 LlfiirvElu TL tPCD LI. .T . eWtill- Lilt J*I整鼻(4) 在新建元件上右擊，執(zhí)行Part Developer命令，進(jìn)入元件信息編輯界面 如圖。 OaJlJlria FM.iirf->1 IKIibLe包 r«L TdJ* niiEgil m. MFi4P* H0il n*f*BP3AWW"Z4| inirR44b Wifv Mr li并rrMh|UifgT|M-1l>：5>*JUt»ja：L *ZElt*?Jn !£

23、>« 1網(wǎng)爾4 陽(yáng)1軻km 札町徉遼g!:fiLiirniekH工 ftH- krfc. 甲bUfH'i'ViO廬刃旬怖其d生耐14遼rfi皿 ££時(shí)曲3in :«iK Jt： f. eLOKkpzrf E i ji 轉(zhuǎn) Irri iHLORQ+誨 IB JBflC 崑0*耶 -141|» frM"!訊陽(yáng)！TW他D 3& K:wcwhh/El吃鼻燈1站5衣 £<i WI.I k- >-. C*lt-&*»»W< M 0 bg,軒眄申 19$Oiq&#

24、39;lD SEcXMSlrtngcr eHem證寸 Rtitf 4L*1nJ!同誦沖紳卷WK叮*Mil応4A ittCMPK 如升*P&(5) 在Part Developer編輯器中，右擊Package執(zhí)行New命令，創(chuàng)立元件封裝，如以下圖，創(chuàng)立元件0410封裝封裝編輯器中，有三個(gè)標(biāo)簽，其中 Ge neral選項(xiàng)卡中:Logical&Physical Parts對(duì)元件圭寸裝邏輯局部和物理局部，右擊Physical PartsPack Types執(zhí)行New命令，出現(xiàn)Add Physical Part對(duì)話(huà)框，輸入新建元件物 理封裝類(lèi)型。輸入類(lèi)型點(diǎn)擊OK那么完成封裝的創(chuàng)立- hji

25、 Mln Ou*aan.l IpHtaBaPw FETW I3*4 山Q Fw riiiii 邑 fulW FUL n|Q TwilffF*-* To*ili< h* in-vraAdditional Properties選擇項(xiàng)卡中，對(duì)圭寸裝進(jìn)行屬性編輯。(6) 在選項(xiàng)卡 Associated Footprints下Jedec Type上選擇相應(yīng)的引腳圖，用以指定新建元件的引腳圖。(7) 在封裝編輯界面選擇Package Pin選項(xiàng)卡，用以創(chuàng)立元件引腳執(zhí)行Pins/Add命令，彈出Add Pin對(duì)話(huà)框，來(lái)創(chuàng)立邏輯引腳U4 fimAM t»f燈 | >!。血如 “s 林廬如*血巒UiilZ。臨*g血-_lQfH Di cwru l*ri B 辺 O fl?-jSranI U 1 I伸11 Hfc】(8) 執(zhí)行 Footprint/Extract From Footprint 命令，釋放之前 Jedec Type中指定的引腳圖(9)先選擇邏輯引腳，再選擇封裝引