第五章 存儲器

1、第五章第五章 半導體存儲器半導體存儲器5.1 概述概述 存儲器的分類和主要指標存儲器的分類和主要指標5.2 隨機讀寫存儲器（隨機讀寫存儲器（RAM） 靜態(tài)靜態(tài)RAM、動態(tài)、動態(tài)RAM、高速、高速RAM、高集成度、高集成度RAM5.3 只讀存儲器（只讀存儲器（ROM）掩模掩模ROM、PROM、EPROM5.4 存儲器連接與擴充存儲器連接與擴充芯片選擇、容量擴充芯片選擇、容量擴充5.5 8086/8088與存儲器連接與存儲器連接第第5章章 半導體存儲器半導體存儲器5.1 概述概述CPUCACHE主存（內存）主存（內存）輔存（外存）輔存（外存）第第5章章 半導體存儲器半導體存儲器半導體存儲器的分類半

2、導體存儲器的分類 隨機存取存隨機存取存儲器儲器 RAM半導體半導體存儲器存儲器 只讀存儲器只讀存儲器 ROM 靜態(tài)靜態(tài)SRAM 掩膜掩膜ROM 可編程序可編程序ROM PROM 紫外線可擦除紫外線可擦除ROM EPROM 電可擦除電可擦除ROM EEPROM 動態(tài)動態(tài)DRAM第第5章章 半導體存儲器半導體存儲器隨機存取存儲器隨機存取存儲器RAM組成單元組成單元速度速度集成度集成度應用應用SRAM觸發(fā)器觸發(fā)器快快低低小容量系統(tǒng)小容量系統(tǒng)DRAM極間電容極間電容慢慢高高大容量系統(tǒng)大容量系統(tǒng)第第5章章 半導體存儲器半導體存儲器只讀存儲器只讀存儲器ROM掩膜掩膜ROM：信息制作在芯片中，不可更改：信息

3、制作在芯片中，不可更改PROM：允許一次編程，此后不可更改：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在）：采用加電方法在線進行擦除和編程，也可多次擦寫線進行擦除和編程，也可多次擦寫Flash Memory（閃存）：能夠快速擦寫的（閃存）：能夠快速擦寫的EEPROM，但只能按塊（，但只能按塊（Block）擦除）擦除第第5章章 半導體存儲器半導體存儲器半導體存儲器的主要指標半導體存儲器的主要指標容量容量：每個存儲器芯片所能存儲的二進制：每個存儲器芯片所能

4、存儲的二進制數(shù)的位數(shù)。數(shù)的位數(shù)。存儲器容量單元數(shù)每單元數(shù)據(jù)位數(shù)存儲器容量單元數(shù)每單元數(shù)據(jù)位數(shù)(1、4或或8)例：例：Intel 2114芯片的容量為芯片的容量為1K4位，位，Intel 6264芯芯片為片為8K8位。位。注：微機（注：微機（8/16/32/64位字長）位字長） 兼容兼容8位機位機=以字節(jié)以字節(jié)BYTE為單元為單元存取速度存取速度：只從：只從CPU給出有效的存儲器地給出有效的存儲器地址到存儲器給出有效數(shù)據(jù)需要的時間址到存儲器給出有效數(shù)據(jù)需要的時間第第5章章 半導體存儲器半導體存儲器半導體存儲器的主要指標半導體存儲器的主要指標易失性易失性指存儲器的供電電源斷開后，存指存儲器的供電電

5、源斷開后，存儲器中的內容是否丟失儲器中的內容是否丟失功功 耗耗半導體存儲器在額定工作電壓下，半導體存儲器在額定工作電壓下，外部電源保證它正常工作的前提下所提供外部電源保證它正常工作的前提下所提供的最大電功率稱之為功耗的最大電功率稱之為功耗 可靠性可靠性指它抵抗干擾，正確完成讀指它抵抗干擾，正確完成讀/寫數(shù)寫數(shù)據(jù)的性能據(jù)的性能 第第5章章 半導體存儲器半導體存儲器5.2 隨機存取存儲器隨機存取存儲器RAM地地址址寄寄存存地地址址譯譯碼碼存儲體存儲體控制電路控制電路AB數(shù)數(shù)據(jù)據(jù)寄寄存存讀讀寫寫電電路路DBOE WE CS第第5章章 半導體存儲器半導體存儲器存儲體存儲體每個存儲單元具有一個唯一的地址

6、，可存每個存儲單元具有一個唯一的地址，可存儲儲1位（位片結構）或多位（字片結構）二位（位片結構）或多位（字片結構）二進制數(shù)據(jù)進制數(shù)據(jù)存儲容量與地址、數(shù)據(jù)線個數(shù)有關：存儲容量與地址、數(shù)據(jù)線個數(shù)有關：芯片的存儲容量芯片的存儲容量2MN存儲單元數(shù)存儲單元數(shù)存儲單元的位數(shù)存儲單元的位數(shù) M：芯片的地址線根數(shù)：芯片的地址線根數(shù) N：芯片的數(shù)據(jù)線根數(shù)：芯片的數(shù)據(jù)線根數(shù) 第第5章章 半導體存儲器半導體存儲器地址譯碼電路地址譯碼電路譯譯碼碼器器A5A4A3A2A1A06301存儲單元存儲單元64個單元個單元行行譯譯碼碼A2A1A0710列譯碼列譯碼A3A4A501764個單元個單元單譯碼雙譯碼(顯著減少驅動電

7、路數(shù)目)第第5章章 半導體存儲器半導體存儲器單譯碼結構單譯碼結構第第5章章 半導體存儲器半導體存儲器雙譯碼方式雙譯碼方式第第5章章 半導體存儲器半導體存儲器片選和讀寫控制邏輯片選和讀寫控制邏輯片選端片選端CS*或或CE* 有效時，可以對該芯片進行讀寫操作有效時，可以對該芯片進行讀寫操作輸出輸出OE*（或（或RD*） 控制讀操作。有效時，芯片內數(shù)據(jù)輸出控制讀操作。有效時，芯片內數(shù)據(jù)輸出 該控制端對應系統(tǒng)的讀控制線該控制端對應系統(tǒng)的讀控制線寫寫WE*（或（或WR*） 控制寫操作。有效時，數(shù)據(jù)進入芯片中控制寫操作。有效時，數(shù)據(jù)進入芯片中 該控制端對應系統(tǒng)的寫控制線該控制端對應系統(tǒng)的寫控制線第第5章章

8、 半導體存儲器半導體存儲器片選和讀寫控制邏輯片選和讀寫控制邏輯操操 作作 1 無操作無操作 0 0 1RAMCPU操作操作 0 1 0CPURAM操作操作 0 0 0非法非法 0 1 1無操作無操作 CSRDWR第第5章章 半導體存儲器半導體存儲器存儲器芯片的存儲器芯片的I/O控制控制第第5章章 半導體存儲器半導體存儲器靜態(tài)靜態(tài)RAM靜態(tài)隨機存取存儲器靜態(tài)隨機存取存儲器SRAM的基本存儲單元一的基本存儲單元一般由六管靜態(tài)存儲電路構般由六管靜態(tài)存儲電路構成，集成度較低，功耗較成，集成度較低，功耗較大，無需刷新電路，由于大，無需刷新電路，由于存取速度快，一般用作高存取速度快，一般用作高檔微機中的高

9、速緩沖存儲檔微機中的高速緩沖存儲器器 第第5章章 半導體存儲器半導體存儲器Intel 6264的引腳圖和內部結構的引腳圖和內部結構第第5章章 半導體存儲器半導體存儲器Intel 6264的工作方式的工作方式方式方式 操操 作作 0 0 0 非法非法 不允許不允許WE與與OE同時為低電平同時為低電平 0 1 0 讀出讀出 從從RAM中讀出數(shù)據(jù)中讀出數(shù)據(jù) 0 0 1 寫入寫入 將數(shù)據(jù)寫入將數(shù)據(jù)寫入RAM中中 0 1 1 選中選中 6264內部內部I/O三態(tài)門均處于高三態(tài)門均處于高阻阻 1 未選中未選中 6264內部內部I/O三態(tài)門均處于高三態(tài)門均處于高阻阻 CSOEWE第第5章章 半導體存儲器半導

10、體存儲器SARM讀時序讀時序第第5章章 半導體存儲器半導體存儲器SARM讀時序讀時序tRC :讀周期時間讀周期時間 tAA :地址有效到數(shù)據(jù)出現(xiàn)到外部數(shù)據(jù)線上的時間地址有效到數(shù)據(jù)出現(xiàn)到外部數(shù)據(jù)線上的時間 tOR :OE*結束后地址應保持的時間結束后地址應保持的時間 tRP :讀信號有效的時間讀信號有效的時間 tOE : OE*有效到數(shù)據(jù)出現(xiàn)在外部數(shù)據(jù)線上的時間有效到數(shù)據(jù)出現(xiàn)在外部數(shù)據(jù)線上的時間 tCW :片號信號有效的寬度片號信號有效的寬度tACE : :CE*有效到數(shù)據(jù)出現(xiàn)在外部數(shù)據(jù)線上的時有效到數(shù)據(jù)出現(xiàn)在外部數(shù)據(jù)線上的時間間tRH : :地址無效后數(shù)據(jù)應保持的時間地址無效后數(shù)據(jù)應保持的時間

11、 tOH : :OE*結束后數(shù)據(jù)應保持的時間結束后數(shù)據(jù)應保持的時間 第第5章章 半導體存儲器半導體存儲器SRAM寫時序寫時序第第5章章 半導體存儲器半導體存儲器SRAM寫時序寫時序TWC :寫周期時間寫周期時間 tAW :地址有效到片選信號失效的間隔時間地址有效到片選信號失效的間隔時間 TWB :寫信號撤銷后地址應保持的時間寫信號撤銷后地址應保持的時間 TCW :片選信號有效寬度片選信號有效寬度 TAS :地址有效到地址有效到WEWE* *最早有效時間最早有效時間tWP :寫信號有效時間寫信號有效時間 TWHZ :寫信號有效到寫入數(shù)據(jù)有效所允許的最大寫信號有效到寫入數(shù)據(jù)有效所允許的最大時間時間

12、 TDW :寫信號結束之前寫入數(shù)據(jù)有效的最小時間寫信號結束之前寫入數(shù)據(jù)有效的最小時間 TDH :寫信號結束之后寫入數(shù)據(jù)應保持的時間寫信號結束之后寫入數(shù)據(jù)應保持的時間 第第5章章 半導體存儲器半導體存儲器動態(tài)動態(tài)RAMDRAM的基本存儲單元是單的基本存儲單元是單個場效應管及其極間電容，個場效應管及其極間電容，必須配備必須配備“讀出再生放大電讀出再生放大電路路”進行刷新，每次同時對進行刷新，每次同時對一行的存儲單元進行刷新一行的存儲單元進行刷新DRAM一般采用一般采用“位結構位結構”存儲體：存儲體： 每個存儲單元存放一位每個存儲單元存放一位 需要需要8個存儲芯片構成一個字節(jié)個存儲芯片構成一個字節(jié)單

13、元單元 每個字節(jié)存儲單元具有一個地每個字節(jié)存儲單元具有一個地址址第第5章章 半導體存儲器半導體存儲器動態(tài)動態(tài)RAM的舉例的舉例Intel 2164第第5章章 半導體存儲器半導體存儲器高速高速RAMFPM DRAMFPM DRAM（Fast Page Mode DRAMFast Page Mode DRAM，快速頁面模式內存），快速頁面模式內存）把連續(xù)的內存塊以頁的形式來處理。即把連續(xù)的內存塊以頁的形式來處理。即CPUCPU所要讀取的數(shù)所要讀取的數(shù)據(jù)是在相同的頁面內時，據(jù)是在相同的頁面內時，CPUCPU只要送出一個行地址信號。只要送出一個行地址信號。EDO DRAMEDO DRAM（Extend

14、ed Data Out DRAM,Extended Data Out DRAM,擴展數(shù)據(jù)輸出內存）擴展數(shù)據(jù)輸出內存）和和FPMFPM的基本制造技術相同，在緩沖電路上有所差別，在的基本制造技術相同，在緩沖電路上有所差別，在本周期的數(shù)據(jù)傳送尚未完成時，可進行下一周期的傳送。本周期的數(shù)據(jù)傳送尚未完成時，可進行下一周期的傳送。SDRAMSDRAM（Synchronous Burst DRAM, Synchronous Burst DRAM, 同步突發(fā)內存）同步突發(fā)內存）與與CPUCPU使用相同的時鐘信號使用相同的時鐘信號采用了多體存儲器結構，有兩個存儲陣列，一個被采用了多體存儲器結構，有兩個存儲陣列，

15、一個被CPUCPU讀取數(shù)據(jù)時，讀取數(shù)據(jù)時，另一個已經(jīng)做好被讀取的準備，兩者相互自動切換。另一個已經(jīng)做好被讀取的準備，兩者相互自動切換。支持突發(fā)模式，當?shù)谝粋€列地址輸入后，自動產(chǎn)生下面若干連續(xù)支持突發(fā)模式，當?shù)谝粋€列地址輸入后，自動產(chǎn)生下面若干連續(xù)的列地址的列地址第第5章章 半導體存儲器半導體存儲器高速高速RAMDDRDDR（Double Data Rate, Double Data Rate, 雙倍數(shù)據(jù)速率）雙倍數(shù)據(jù)速率）SDRAMSDRAM傳統(tǒng)的傳統(tǒng)的SDRAMSDRAM內存只在時鐘周期的上升沿傳輸指令、內存只在時鐘周期的上升沿傳輸指令、地址和數(shù)據(jù)，而地址和數(shù)據(jù)，而DDR SDRAMDDR

16、SDRAM內存的數(shù)據(jù)線有特殊的內存的數(shù)據(jù)線有特殊的電路，可以讓它在時鐘的上下沿都傳輸數(shù)據(jù)。電路，可以讓它在時鐘的上下沿都傳輸數(shù)據(jù)。DRDRAMDRDRAM（Direct Rambus DRAMDirect Rambus DRAM）DRDRAMDRDRAM的接口工作頻率為的接口工作頻率為400400MHzMHz，由于它能在時由于它能在時鐘信號的上升沿和下降沿各傳輸一次數(shù)據(jù)，因此鐘信號的上升沿和下降沿各傳輸一次數(shù)據(jù)，因此數(shù)據(jù)傳輸?shù)念l率實際上為數(shù)據(jù)傳輸?shù)念l率實際上為800800MHzMHz，其峰值傳輸速其峰值傳輸速率可以達到率可以達到1.61.6GB/sGB/s第第5章章 半導體存儲器半導體存儲器5

17、.3 只讀存儲器只讀存儲器ROM掩膜式只讀存儲器掩膜式只讀存儲器ROM由由MOS管組成掩膜式只讀存儲器的結構圖如圖管組成掩膜式只讀存儲器的結構圖如圖5-10所示所示第第5章章 半導體存儲器半導體存儲器可編程只讀存儲器可編程只讀存儲器PROM可編程只讀存儲器可編程只讀存儲器PROM工作原理是存儲陣列除了三極管工作原理是存儲陣列除了三極管之外，還有熔點較低的連線（熔斷絲）串接在每只存儲三之外，還有熔點較低的連線（熔斷絲）串接在每只存儲三極管的某一電極上，例如發(fā)射極，編程寫入時，外加比工極管的某一電極上，例如發(fā)射極，編程寫入時，外加比工作電壓高的編程電壓，根據(jù)需要使某些存儲三極管通電，作電壓高的編程

18、電壓，根據(jù)需要使某些存儲三極管通電，由于此時電流比正常工作電流大，于是熔斷絲熔斷開路，由于此時電流比正常工作電流大，于是熔斷絲熔斷開路，一旦開路之后就無法恢復連通狀態(tài)，所以只能編程一次。一旦開路之后就無法恢復連通狀態(tài)，所以只能編程一次。第第5章章 半導體存儲器半導體存儲器可擦除可編程只讀存儲器可擦除可編程只讀存儲器EPROM頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息信息使用專門的編程器（燒寫器）進行編程使用專門的編程器（燒寫器）進行編程編程后，應該貼上不透光封條編程后，應該貼上不透光封條未編程前，每個基本存儲單元都是信息未編程前，每

19、個基本存儲單元都是信息1編程就是將某些單元寫入信息編程就是將某些單元寫入信息0第第5章章 半導體存儲器半導體存儲器電擦除只讀存儲器電擦除只讀存儲器EEPROM用加電方法，進行在線（無需拔下，直接在電路中）擦寫用加電方法，進行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法有字節(jié)擦寫、塊擦寫和整片擦寫方法并行并行EEPROM：多位同時進行：多位同時進行串行串行EEPROM：只有一位數(shù)據(jù)線：只有一位數(shù)據(jù)線3.3 偽操作命令偽操作命令第第5章章 半導體存儲器半導體存儲器閃爍存儲器（閃爍存儲器（Flash Memory）閃爍存儲器也稱快速擦

20、寫存儲器，屬于閃爍存儲器也稱快速擦寫存儲器，屬于EEPROM類型，又稱類型，又稱Flash ROM，性能優(yōu)，性能優(yōu)于普通于普通EEPROM。內部存儲信息在不加電的情況下保持內部存儲信息在不加電的情況下保持10年左年左右右可以用比較快的速度將信息擦除以后重寫，可以用比較快的速度將信息擦除以后重寫，反復擦寫達幾十萬次，可以實現(xiàn)分塊擦除和反復擦寫達幾十萬次，可以實現(xiàn)分塊擦除和重寫。重寫。第第5章章 半導體存儲器半導體存儲器閃爍存儲器（閃爍存儲器（Flash Memory）第第5章章 半導體存儲器半導體存儲器5.4 存儲器連接與擴充存儲器連接與擴充存儲器芯片選擇存儲器芯片選擇類型選擇類型選擇存儲器芯片

21、與存儲器芯片與CPU的時序配合的時序配合為了使為了使CPUCPU能與不同速度的存儲器相連接，一種常用的能與不同速度的存儲器相連接，一種常用的方法是使用方法是使用“等待申請等待申請”信號。該方法是在信號。該方法是在CPUCPU設計時設計時設置一條設置一條“等待申請等待申請”輸入線。輸入線。若與若與CPUCPU連接的存儲器速度較慢，使連接的存儲器速度較慢，使CPUCPU在規(guī)定的的讀在規(guī)定的的讀/ /寫周期內不能完成讀寫周期內不能完成讀/ /寫操作，則在寫操作，則在CPUCPU執(zhí)行訪問存儲執(zhí)行訪問存儲器指令時，由等待信號發(fā)生器向器指令時，由等待信號發(fā)生器向CPUCPU發(fā)出發(fā)出“等待申請等待申請”信號

22、，使信號，使CPUCPU在正常的讀在正常的讀/ /寫周期之外再插入一個或幾寫周期之外再插入一個或幾個等待周期個等待周期TwTw，以便通過改變指令的時鐘周期數(shù)使系，以便通過改變指令的時鐘周期數(shù)使系統(tǒng)速度變慢，從而達到與慢速存儲器匹配的目的統(tǒng)速度變慢，從而達到與慢速存儲器匹配的目的第第5章章 半導體存儲器半導體存儲器存儲器容量擴充存儲器容量擴充位數(shù)擴充位數(shù)擴充2114（1）A9A0I/O4I/O1片選片選D3D0D7D4A9A02114（2）A9A0I/O4I/O1CECE第第5章章 半導體存儲器半導體存儲器存儲器容量擴充存儲器容量擴充單元數(shù)擴充單元數(shù)擴充片選端片選端D7D0A19A10A9A0（

23、2）A9A0D7D0CE（1）A9A0D7D0CE譯碼器00000000010000000000第第5章章 半導體存儲器半導體存儲器5.5 8088系統(tǒng)與存儲器的連接系統(tǒng)與存儲器的連接鎖存器：74LS373i8282/8283（雙向）緩沖器74LS245i8286/8287第第5章章 半導體存儲器半導體存儲器地址譯碼地址譯碼全譯碼法全譯碼法部分譯碼法部分譯碼法線選法線選法第第5章章 半導體存儲器半導體存儲器全譯碼法全譯碼法全譯碼法是指將地址總線中除片內地址以外的全全譯碼法是指將地址總線中除片內地址以外的全部高位地址接到譯碼器的輸入端參與譯碼。部高位地址接到譯碼器的輸入端參與譯碼。采用全譯碼法，

24、每個存儲單元的地址都是唯一的，采用全譯碼法，每個存儲單元的地址都是唯一的，不存在地址重疊，但譯碼電路較復雜，連線也較不存在地址重疊，但譯碼電路較復雜，連線也較多。多。全譯碼法可以提供對全部存儲空間的尋址能力。全譯碼法可以提供對全部存儲空間的尋址能力。當存儲器容量小于可尋址的存儲空間時，可從譯當存儲器容量小于可尋址的存儲空間時，可從譯碼器輸出線中選出連續(xù)的幾根作為片選控制，多碼器輸出線中選出連續(xù)的幾根作為片選控制，多余的令其空閑，以便需要時擴充余的令其空閑，以便需要時擴充第第5章章 半導體存儲器半導體存儲器全譯碼法全譯碼法A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A11A 15A0A 10IO/MWRD7D 05:32譯碼器CPU313010611661166116611623第第5章章 半導體存儲器半導體存儲器全譯碼法全譯碼法第第5章章 半導體存儲器半導體存儲器部分譯碼法部分譯碼法部分譯碼法是將高位地址線中的一部分（而不是部分譯碼法是將高位地址線中的一部分（而不是全部）進行譯碼，產(chǎn)生片選信號。全部）進行譯碼，產(chǎn)生片選信號。該方法常用于不需要全