數(shù)電期末試卷及答案

1、精選優(yōu)質(zhì)文檔-傾情為你奉上XX大學(xué)信息院數(shù)字電子技術(shù)基礎(chǔ)期終考試試題（110分鐘）(第一套)一、填空題：（每空1分，共15分）1邏輯函數(shù)的兩種標(biāo)準(zhǔn)形式分別為（ ）、（ ）。2將2004個(gè)“1”異或起來得到的結(jié)果是（ ）。3半導(dǎo)體存儲(chǔ)器的結(jié)構(gòu)主要包含三個(gè)部分，分別是（ ）、（ ）、（ ）。48位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量為5v。若只有最低位為高電平，則輸出電壓為（ ）v；當(dāng)輸入為，則輸出電壓為（ ）v。5就逐次逼近型和雙積分型兩種A/D轉(zhuǎn)換器而言，（ ）的抗干擾能力強(qiáng)，（ ）的轉(zhuǎn)換速度快。6由555定時(shí)器構(gòu)成的三種電路中，（ ）和（ ）是脈沖的整形電路。7與PAL相比，GAL器件有可編程的輸出結(jié)構(gòu)

2、，它是通過對(duì)（ ）進(jìn)行編程設(shè)定其（ ）的工作模式來實(shí)現(xiàn)的，而且由于采用了（ ）的工藝結(jié)構(gòu)，可以重復(fù)編程，使它的通用性很好，使用更為方便靈活。二、根據(jù)要求作題： （共15分）1 將邏輯函數(shù) P=AB+AC寫成“與或非”表達(dá)式，并用“集電極開路與非門”來實(shí)現(xiàn)。2 圖1、2中電路均由CMOS門電路構(gòu)成，寫出P、Q 的表達(dá)式，并畫出對(duì)應(yīng)A、B、C的P、Q波形。 三、分析圖3所示電路： （10分）1） 試寫出8選1數(shù)據(jù)選擇器的輸出函數(shù)式；2） 畫出A2、A1、A0從000111連續(xù)變化時(shí)，Y的波形圖；3） 說明電路的邏輯功能。 四、設(shè)計(jì)“一位十進(jìn)制數(shù)”的四舍五入電路（采用8421BCD碼）。要求只設(shè)定一

3、個(gè)輸出，并畫出用最少“與非門”實(shí)現(xiàn)的邏輯電路圖。（15分） 五、已知電路及CP、A的波形如圖4(a) (b)所示，設(shè)觸發(fā)器的初態(tài)均為“0”，試畫出輸出端B和C 的波形。 （8分） B C六、用T觸發(fā)器和異或門構(gòu)成的某種電路如圖5(a)所示，在示波器上觀察到波形如圖5(b)所示。試問該電路是如何連接的？請(qǐng)?jiān)谠瓐D上畫出正確的連接圖，并標(biāo)明T的取值。 （6分）七、圖6所示是16*4位ROM和同步十六進(jìn)制加法計(jì)數(shù)器74LS161組成的脈沖分頻電路。ROM中的數(shù)據(jù)見表1所示。試畫出在CP信號(hào)連續(xù)作用下的D3、D2、D1、D0輸出的電壓波形，并說明它們和CP信號(hào)頻率之比。 （16分） 表1： 地址輸入 數(shù)

4、據(jù)輸出A3 A2 A1 A0D3 D2 D1 D0 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 0 1 1 1 1 1 1 1 10 0 0 00 0 1 10 1 0 00 1 0 11 0 1 01 0 0 11 0 0 01 1 1 11 1 0 00 0 0 10 0 1 00 0 0 10 1 0 00 1 1 10 0 0 0 CP波形如圖所示： 八、綜合分析圖7所示電路，RAM的16個(gè)地址單元中的數(shù)據(jù)在表中列出。要求：

5、 （1）說明555定時(shí)器構(gòu)成什么電路？ （18分）（2）說明74LS160構(gòu)成多少進(jìn)制計(jì)數(shù)器？（3）說明RAM在此處于什么工作狀態(tài)，起什么作用？（4）寫出DA轉(zhuǎn)換器CB7520的輸出表達(dá)式（UO與d9d0之間的關(guān)系）；（5）畫出輸出電壓Uo的波形圖（要求畫一個(gè)完整的循環(huán)）。 XX大學(xué)信息院數(shù)字電子技術(shù)基礎(chǔ)期終考試試題（110分鐘）(第二套)一、填空題：（每空1分，共16分）1邏輯函數(shù)有四種表示方法，它們分別是（ ）、（ ）、（ ）和（ ）。2將2004個(gè)“1”異或起來得到的結(jié)果是（ ）。3目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是（ ）電路和（ ）電路。4施密特觸發(fā)器有（ ）

6、個(gè)穩(wěn)定狀態(tài).，多諧振蕩器有（ ）個(gè)穩(wěn)定狀態(tài)。5已知Intel2114是1K* 4位的RAM集成電路芯片，它有地址線（ ）條，數(shù)據(jù)線（ ）條。6已知被轉(zhuǎn)換的信號(hào)的上限截止頻率為10kHz，則A/D轉(zhuǎn)換器的采樣頻率應(yīng)高于（ ）kHz；完成一次轉(zhuǎn)換所用的時(shí)間應(yīng)小于（ ）。7GAL器件的全稱是（ ），與PAL相比，它的輸出電路是通過編程設(shè)定其（ ）的工作模式來實(shí)現(xiàn)的，而且由于采用了（ ）的工藝結(jié)構(gòu)，可以重復(fù)編程，使用更為方便靈活。二、根據(jù)要求作題：（共16分）3 試畫出用反相器和集電極開路與非門實(shí)現(xiàn)邏輯函數(shù) 。2、圖1、2中電路由TTL門電路構(gòu)成，圖3由CMOS門電路構(gòu)成，試分別寫出F1、F2、F3的

7、表達(dá)式。 三、已知電路及輸入波形如圖4（a）（b）所示，其中FF1是D鎖存器，F(xiàn)F2是維持-阻塞D觸發(fā)器，根據(jù)CP和D的輸入波形畫出Q1和Q2的輸出波形。設(shè)觸發(fā)器的初始狀態(tài)均為0。 （8分） 四、分析圖5所示電路，寫出Z1、Z2的邏輯表達(dá)式，列出真值表，說明電路的邏輯功能。 （10分）五、設(shè)計(jì)一位8421BCD碼的判奇電路，當(dāng)輸入碼含奇數(shù)個(gè)“1”時(shí)，輸出為1，否則為0。要求使用兩種方法實(shí)現(xiàn)： （20分）（1）用最少與非門實(shí)現(xiàn)，畫出邏輯電路圖；（2）用一片8選1數(shù)據(jù)選擇器74LS151加若干門電路實(shí)現(xiàn)，畫出電路圖。 六、電路如圖6所示，其中RA=RB=10k,C=0.1f，試問：1在Uk為高電平

8、期間，由555定時(shí)器構(gòu)成的是什么電路，其輸出U0的頻率f0=?2分析由JK觸發(fā)器FF1、FF2、FF3構(gòu)成的計(jì)數(shù)器電路，要求：寫出驅(qū)動(dòng)方程和狀態(tài)方程，畫出完整的狀態(tài)轉(zhuǎn)換圖；3設(shè)Q3、Q2、Q1的初態(tài)為000，Uk所加正脈沖的寬度為Tw=5/f0，脈沖過后Q3、Q2、Q1將保持在哪個(gè)狀態(tài)？ （共15分） 七、集成4位二進(jìn)制加法計(jì)數(shù)器74161的連接圖如圖7所示，是預(yù)置控制端；D0、D1、D2、D3是預(yù)置數(shù)據(jù)輸入端；Q3、Q2、Q1、Q0是觸發(fā)器的輸出端，Q0是最低位，Q3是最高位；為低電平時(shí)電路開始置數(shù)，為高電平時(shí)電路計(jì)數(shù)。試分析電路的功能。要求： （15分） （1）列出狀態(tài)轉(zhuǎn)換表； （2）檢驗(yàn)

9、自啟動(dòng)能力； （3）說明計(jì)數(shù)模值。 XX大學(xué)信息院數(shù)字電子技術(shù)基礎(chǔ)期終考試試題（110分鐘）(第三套)一、填空（每題1分，共10分）1. TTL門電路輸出高電平為 V，閾值電壓為 V；2. 觸發(fā)器按動(dòng)作特點(diǎn)可分為基本型、 、 和邊沿型；3. 組合邏輯電路產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)的內(nèi)因是 ；4. 三位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為101，四個(gè)CP脈沖后它的狀態(tài)為 ；5. 如果要把一寬脈沖變換為窄脈沖應(yīng)采用 觸發(fā)器；6. RAM的擴(kuò)展可分為 、 擴(kuò)展兩種；7. PAL是 可編程，EPROM是 可編程；8. GAL中的OLMC可組態(tài)為專用輸入、 、寄存反饋輸出等幾種工作模式；9. 四位DAC的最大輸出電壓為5V，

10、當(dāng)輸入數(shù)據(jù)為0101時(shí)，它的輸出電壓為 V；10. 如果一個(gè)3位ADC輸入電壓的最大值為1V，采用“四舍五入”量化法，則它的量化階距為 V。二、寫出圖1中，各邏輯電路的輸出邏輯表達(dá)式，并化為最簡(jiǎn)與或式； (G1、G2為OC門,TG1、TG2為CMOS傳輸門) (10分) 三、由四位并行進(jìn)位全加器74LS283構(gòu)成圖2所示： (15分)1. 當(dāng)A=0,X3X2X1X0=0011,Y3Y2Y1Y0=0100求Z3Z2Z1Z0=?,W=?2. 當(dāng)A=1,X3X2X1X0=1001,Y3Y2Y1Y0=0101求Z3Z2Z1Z0=?,W=?3. 寫出X(X3X2X1X0),Y(Y3Y2Y1Y0),A與Z

11、(Z3Z2Z1Z0)，W之間的算法公式,并指出其功能. 四、試畫出圖3在CP脈沖作用下Q1,Q2,Y對(duì)應(yīng)的電壓波形。(設(shè)觸發(fā)器的初態(tài)為0,畫6個(gè)完整的CP脈沖的波形) (15分) 五、由可擦可編程只讀存儲(chǔ)器EPROM2716構(gòu)成的應(yīng)用電路如圖所示。1. 計(jì)算EPROM2716的存儲(chǔ)容量；2. 當(dāng)ABCD=0110時(shí),數(shù)碼管顯示什么數(shù)字；3. 寫出Z的最小項(xiàng)表達(dá)式,并化為最簡(jiǎn)與或式； (15分) 六、由同步十進(jìn)制加法計(jì)數(shù)器74LS160構(gòu)成一數(shù)字系統(tǒng)如圖所示，假設(shè)計(jì)數(shù)器的初態(tài)為0,測(cè)得組合邏輯電路的真值表如下所示： (20分)1. 畫出74LS160的狀態(tài)轉(zhuǎn)換圖；2. 畫出整個(gè)數(shù)字系統(tǒng)的時(shí)序圖；

12、3. 如果用同步四位二進(jìn)制加法計(jì)數(shù)器74LS161代替74LS160,試畫出其電路圖（要求采用置數(shù)法）；4. 試用一片二進(jìn)制譯碼器74LS138輔助與非門實(shí)現(xiàn)該組合邏輯電路功能。七、時(shí)序PLA電路如圖所示： （16分） 1、 求該時(shí)序電路的驅(qū)動(dòng)方程、狀態(tài)方程、輸出方程；2、 畫該電路的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖；3、 試對(duì)應(yīng)X的波形（如圖所示），畫Q1、Q2和Z的波形；4、 說明該電路的功能。 XX大學(xué)信息院數(shù)字電子技術(shù)基礎(chǔ)期終考試試題（110分鐘）(第四套)一、填空（每題2分，共20分）1. 如圖1所示，A=0時(shí)，Y= ；A=1，B=0時(shí)，Y= ；2. ，Y的最簡(jiǎn)與或式為 ；3. 如圖2所示為T

13、TL的TSL門電路，EN=0時(shí)，Y為 ，EN=1時(shí)，Y= ；4. 觸發(fā)器按邏輯功能可分為RSF、JKF、 、 和DF；5. 四位二進(jìn)制減法計(jì)數(shù)器的初始狀態(tài)為0011，四個(gè)CP脈沖后它的狀態(tài)為 ；6. EPROM2864的有 地址輸入端，有 數(shù)據(jù)輸出端；7. 數(shù)字系統(tǒng)按組成方式可分為 、 兩種；8. GAL是 可編程，GAL中的OLMC稱 ；9. 四位DAC的最大輸出電壓為5V，當(dāng)輸入數(shù)據(jù)為0101時(shí)，它的輸出電壓為 V；10. 某3位ADC輸入電壓的最大值為1V，采用“取整量化法”時(shí)它的量化階距為 V。二、試分析如圖3所示的組合邏輯電路。 (10分) 1. 寫出輸出邏輯表達(dá)式； 2. 化為最簡(jiǎn)

14、與或式；3. 列出真值表；4. 說明邏輯功能。三、試用一片74LS138輔以與非門設(shè)計(jì)一個(gè)BCD碼素?cái)?shù)檢測(cè)電路，要求：當(dāng)輸入為大于1的素?cái)?shù)時(shí)，電路輸出為1，否則輸出為0（要有設(shè)計(jì)過程）。 （10分）四、試畫出下列觸發(fā)器的輸出波形 (設(shè)觸發(fā)器的初態(tài)為0)。 (12分) 1. 2.3.五、如圖所示，由兩片超前進(jìn)位加法器74LS283和一片數(shù)值比較器74LS85組成的數(shù)字系統(tǒng)。試分析： （10分）（1）當(dāng)X3X2X1X00011，Y3Y2Y1Y00011時(shí)，Z3Z2Z1Z0？T？（2）當(dāng)X3X2X1X00111，Y3Y2Y1Y00111時(shí)，Z3Z2Z1Z0？T？（3）說明該系統(tǒng)的邏輯功能。六、試用7

15、4LS161設(shè)計(jì)一計(jì)數(shù)器完成下列計(jì)數(shù)循環(huán)（10分） 七、如圖所示為一跳頻信號(hào)發(fā)生器，其中CB555為555定時(shí)器，74LS194為四位雙向移位寄存器，74LS160為十進(jìn)制加法計(jì)數(shù)器。 （22分）1. CB555構(gòu)成什么功能電路？2. 當(dāng)2K的滑動(dòng)電阻處于中心位置時(shí)，求CP2頻率？3. 當(dāng)74LS194的狀態(tài)為0001，畫出74LS160的狀態(tài)轉(zhuǎn)換圖，說明它是幾進(jìn)制計(jì)數(shù)器，并求輸出Y的頻率。4. 已知74LS194工作在循環(huán)右移狀態(tài)，當(dāng)它的狀態(tài)為0001，畫出74LS194的狀態(tài)轉(zhuǎn)換圖；5. 試說明電路輸出Y有哪幾種輸出頻率成份？每一頻率成份持續(xù)多長時(shí)間？XX大學(xué)信息學(xué)院裝訂線數(shù)字電子技術(shù)基礎(chǔ)

16、期中考試試題（110分鐘）（第五套）一、 填空題 (每空1分，共20分) 1. 邏輯代數(shù)中有三種基本運(yùn)算分別為： 、 、 。2. 邏輯函數(shù)式的“最簡(jiǎn)與或式”Y 。邏輯函數(shù)式的反函數(shù) 。3. 根據(jù)邏輯功能的不同特點(diǎn)，可以將數(shù)字電路分為兩類，分別為組合邏輯電路和 。目前應(yīng)用最廣泛的兩類集成門電路是TTL電路和 。 姓名：4. 已知某與非門的電壓傳輸特性如圖所示，由圖1可知：輸出高電平 ；輸出低電平 ；閾值電平 ； 5. 圖2中，邏輯門電路的名稱為 。學(xué)號(hào)：當(dāng)時(shí)，Y為 。當(dāng)時(shí)，Y為 。6. 圖3中，CMOS邏輯門電路的名稱為 。輸出表達(dá)數(shù)Y 。 7. 可編程邏輯器件PLD通常由四個(gè)部分組成，即：輸入

17、電路、 、 和輸出電路。8. 施密特觸發(fā)器有 個(gè)穩(wěn)態(tài)，通?？捎糜?、 等。 二、 邏輯電路如圖4所示。 （13分）（1）試寫出其邏輯表達(dá)式，并轉(zhuǎn)換為與或式。（2）列出真值表。 （3）說明電路的邏輯功能。 三、圖5為十進(jìn)制譯碼器構(gòu)成的邏輯函數(shù)發(fā)生器，試寫出Y的表達(dá)式，并用卡諾圖化簡(jiǎn)法將Y化為最簡(jiǎn)與或式。 （12分）四、 圖6所示時(shí)序邏輯電路。（1）試寫出電路的狀態(tài)方程和驅(qū)動(dòng)方程；（2）列出狀態(tài)轉(zhuǎn)換表，并畫出狀態(tài)轉(zhuǎn)換圖；（3）說明電路的邏輯功能，并說明電路能否自啟動(dòng)。 （15分）五、試用74LS138和與非門實(shí)現(xiàn)一個(gè)全加器，輸入輸出端子如圖所示。要求：（1）列寫真值表； （2）寫出邏輯表達(dá)式；（3

18、）畫出邏輯圖。 （12分）六、如圖7所示，由兩片超前進(jìn)位加法器74LS283和一片數(shù)值比較器74LS85組成的數(shù)字系統(tǒng)。試分析： （10分）（1）當(dāng)X3X2X1X00011，Y3Y2Y1Y00011時(shí)，Z3Z2Z1Z0？T？（2）當(dāng)X3X2X1X00111，Y3Y2Y1Y00111時(shí)，Z3Z2Z1Z0？T？（3）說明該系統(tǒng)的邏輯功能。七、綜合分析圖8所示電路，RAM的16個(gè)地址單元中的數(shù)據(jù)在表中列出。要求： （1）說明555定時(shí)器構(gòu)成什么電路？ （18分）（2）說明74LS160構(gòu)成多少進(jìn)制計(jì)數(shù)器？（3）說明RAM在此處于什么工作狀態(tài)，起什么作用？（4）寫出DA轉(zhuǎn)換器CB7520的輸出表達(dá)式（UO與d9d0之間的關(guān)系）；（5）畫出輸出電壓Uo的波形圖（要求畫一個(gè)完整的循環(huán)）。 XX大學(xué)信息學(xué)院數(shù)字電子技術(shù)基礎(chǔ)期終考試試題（110分鐘）（第六套）一、 填空題：（每空1分，共20分）1門電路按邏輯功能可以分為七種類型，它們分別為： 、 、 、 、 、 和 。2描述時(shí)序電路邏輯功能的四種常用方法為：