VCO仿真的方法

1、CMOS環(huán)形壓控振蕩器的設(shè)計摘要壓控振蕩器（VCO）是一個輸出振蕩頻率由電壓控制的電子振蕩器。當(dāng)調(diào)制信號發(fā)生變化時，其會影響VCO的頻率和相位的變化，及實現(xiàn)調(diào)頻和調(diào)相。VCO和數(shù)字脈沖相似，他們均可以進(jìn)行頻移鍵控調(diào)制、相移鍵控調(diào)制和脈沖寬度調(diào)制。對于高頻VCO來說，其主要是通過變?nèi)荻O管連接到諧振電路來控制其輸出頻率；多出現(xiàn)在LC振蕩器中。而在低頻情況下是通過另一種方法來控制（如電壓控制電流源從而來改變電容的充放電時間）。多用于CMOS振蕩器，這也是本次研究所采用的方法。VCO是現(xiàn)代無線通信射頻系統(tǒng)中的一個關(guān)鍵部件，它主要用于提供本地振蕩信號、頻率合成。同時被廣泛應(yīng)用于通信電路中，例如鎖相環(huán)、

2、頻率綜合器，以及時鐘產(chǎn)生和環(huán)形振蕩器。隨著深亞微米CMOS工藝的不斷發(fā)展,CMOS工藝被廣泛應(yīng)用于射頻集成電路(RFIC)的設(shè)計中。核心部件的射頻低功耗低噪聲的VCO成為整個PLL電路的研究熱點。環(huán)形壓控振蕩器(VCO)在基于CMOS工藝的射頻電路中，以其低功耗、面積小、易于集成等優(yōu)點扮演著重要角色。本課題的研究內(nèi)容主要是設(shè)計一種基于CMOS工藝的低抖動的環(huán)形壓控振蕩器。通過改變其器件的參數(shù)，從而實現(xiàn)如下技術(shù)指標(biāo)：頻率變化范圍為10001200MHz；壓控增益為180MHz/V。計算出相關(guān)的系統(tǒng)參數(shù)和指標(biāo)，并完成各個子模塊的時域和頻域分析。關(guān)鍵詞：環(huán)形壓控振蕩器 延遲單元 頻率調(diào)諧 相位噪聲

3、抖動 Design of CMOS Voltage-Controlled OscillatorABSTRACTA voltage-controlled oscillator or VCO is an electronic oscillator designed to be controlled in oscillation frequency by a voltage input. The frequency of oscillation is varied by the applied DC voltage, while modulating signals may also be fed

4、into the VCO to cause frequency modulation (FM) or phase modulation (PM); a VCO with digital pulse output may similarly have its repetition rate (FSK, PSK) or pulse width modulated (PWM).For high-frequency VCOs the voltage-controlled element is commonly a varicap diode connected as part of an LC tan

5、k circuit. It always appears in the LC oscillator. For low-frequency VCOs, other methods of varying the frequency (such as altering the charging rate of a capacitor by means of a voltage controlled current source) are used. And this is usually used in the CMOS oscillator. This is also the method of

6、this study.VCO is a key component of modern wireless communication in RF system, it is mainly used to provide the local signal and the frequency synthesizer. And it usually is used in communication circuits, such as phase-locked loop frequency synthesizers, and clock generation and ring oscillator.

7、With the continuous development of deep sub-micron CMOS technology, CMOS technology has been widely used in radio frequency integrated circuit (RFIC) design. A core component of the RF low-power low-noise VCO of the PLL circuit is hot. Ring voltage-controlled oscillator (VCO) play an important role

8、in the RF circuit of the CMOS process, with its low power consumption, small size, ease of integration advantages. The content of this subject is to design a low-jitter ring voltage controlled oscillator based on CMOS technology. This oscillator, in order to achieve the following technical indicator

9、s frequency range of 1000-1200MHz, voltage-controlled gain of 180MHz / V by changing the parameters of the device. Calculate the system parameters and indicators, and the completion of each sub-module time-domain and frequency domain analysis.Key Words: VCO Delay Cell Frequency-Tuning Phase Noise Ji

10、tter目 錄第一章 緒論11.1課題意義11.2課題的國內(nèi)外發(fā)展?fàn)顩r11.3課題的研究內(nèi)容21.3.1 研究方法21.3.2 研究步驟21.3.3 工具簡介2第二章 VCO的原理42.1 VCO的振蕩條件42.2 VCO延遲單元電路的介紹72.3 VCO頻率調(diào)諧 82.3.1頻率調(diào)諧的原理·························

11、3;················································· 92.

12、3.2頻率調(diào)諧的方法················································&#

13、183;·························10 2.4 VCO的主要性能指標(biāo)142.4.1 VCO的噪聲種類···················

14、;··················································

15、;··· 142.4.2 VCO的主要參數(shù)············································

16、···························· 15第三章 CMOS環(huán)形VCO電路結(jié)構(gòu)及原理173.1傳統(tǒng)單端反相器VCO的結(jié)構(gòu)173.2電流饑餓型VCO的結(jié)構(gòu)183.3低抖動VCO的結(jié)構(gòu)193.3.1電路的結(jié)構(gòu)原理193.3.2電路的特點20第四章 低抖動CMOS環(huán)形VCO電路特性的仿真224.1電壓頻率特

17、性的描述及仿真224.1.1輸出頻率的影響因素224.1.2輸出頻率及壓控增益的仿真結(jié)果及分析274.2 相位噪聲的仿真結(jié)果及分析324.3版圖的設(shè)計34結(jié) 論36參考文獻(xiàn)37致 謝38天津理工大學(xué)2012屆本科畢業(yè)設(shè)計說明書第一章 緒論1.1課題意義壓控振蕩器是高性能數(shù)字系統(tǒng)的關(guān)鍵模塊。它具有廣泛的用途，在通信、電子、航海、航空航天及醫(yī)學(xué)等諸多領(lǐng)域都扮演著重要的角色，尤其在通信系統(tǒng)電路中，壓控振蕩器(VCO) 是關(guān)鍵部件， 特別是在時鐘恢復(fù)電路、頻率綜合器電路和鎖相環(huán)電路中等，更是具有重要的作用，VCO幾乎與電流源和運(yùn)放具有同等重要地位。而且，在現(xiàn)代高性能DSP芯片設(shè)計中，鎖相環(huán)（PLL）被

18、廣泛用作片內(nèi)時鐘發(fā)生器，實現(xiàn)相位同步及時鐘倍頻。壓控振蕩器（VCO）作為鎖相環(huán)電路的關(guān)鍵模塊，其性能將直接決定鎖相環(huán)的整體工作質(zhì)量。目前，在CMOS工藝中實現(xiàn)的VCO主要有兩大類：LC壓控振蕩器和環(huán)形壓控振蕩器。其中LC壓控振蕩器具有較低的相位噪聲和較低的功耗，但需要采用片上集成電感，因而占用很大的芯片面積，且調(diào)諧范圍較小。而CMOS環(huán)形振蕩器有著頻率調(diào)節(jié)范圍大，芯片面積小，功耗低，易于集成，制造工藝簡單等優(yōu)點，且可以通過調(diào)整振蕩器的級數(shù)，方便的獲得不同相位的一系列時鐘，因此在系統(tǒng)芯片（SOC）中有著更為廣泛的應(yīng)用1。1.2 課題的國內(nèi)外發(fā)展?fàn)顩r近年來，隨著通信電子領(lǐng)域的迅速發(fā)展，對電子設(shè)備的

19、要求越來越高，尤其是對像振蕩器等這種基礎(chǔ)部件的要求更是如此。但多年來我國在這方面的研究投入無論在軍用還是民用上均不夠重視，僅限于在引進(jìn)和改進(jìn)狀態(tài)，還沒有達(dá)到質(zhì)的跨越，沒有自主的知識產(chǎn)權(quán)(IP)，也之所以在電子通信類滯后發(fā)達(dá)國家的一個重要原因。而且我國多數(shù)仍然利用傳統(tǒng)的雙極工藝，致使產(chǎn)品在體積上、重量上、成本上都較大，各種參數(shù)性能不夠優(yōu)越，穩(wěn)定性差、難以和現(xiàn)代主流CMOS工藝集成等等，都是我國相關(guān)領(lǐng)域發(fā)展的瓶頸。 而且在當(dāng)前時代，很多發(fā)展趨勢正在影響著具有改進(jìn)相位噪聲的VCO的開發(fā)。例如，基本的RFIC工藝在不斷的改進(jìn)，半導(dǎo)體工藝能實現(xiàn)品質(zhì)因數(shù)在不斷改善，各種有源和無源器件都在提高中。在硅工藝方

20、面，現(xiàn)在已經(jīng)能制造出特征頻率超過50GHz的晶體管，具有寬電容比調(diào)諧范圍（低串聯(lián)阻抗）的更高Q值變?nèi)荻O管也可以實現(xiàn)。這些工藝的特點是具有更低損耗的襯底，它的金屬層更厚，電感Q值更高。采用這些工藝制作的器件可以減少寄生原件，是VCO具有更低的噪聲，更高的工作頻率和更低的電流消耗。VCO的研究者通過發(fā)明更先進(jìn)的電路來充分利用IC技術(shù)的以進(jìn)一步改善VCO的性能。因此，我國在電子通信領(lǐng)域市場潛力非常大，自主研究高性能、高質(zhì)量、低成本的壓控振蕩器市場前景廣闊、意義巨大。 1.3 課題的研究內(nèi)容1.3.1 研究方法首先，利用相關(guān)的EDA軟件進(jìn)行子功能模塊電路的設(shè)計，再通過EDA軟件對設(shè)計電路進(jìn)行優(yōu)化，使

21、其達(dá)到相應(yīng)參數(shù)。再通過EDA軟件進(jìn)行仿真，得到其頻域圖和時域圖，分析是否符合課題要求。最后將各個模塊綜合到一起，通過調(diào)整各模塊的可變參數(shù)，使整個VCO系統(tǒng)達(dá)到它所要求的技術(shù)指標(biāo)。1.3.2 研究步驟第一步：熟悉課題內(nèi)容，查閱相關(guān)資料；第二步：完成系統(tǒng)結(jié)構(gòu)的設(shè)計； 第三步：完成原理圖設(shè)計；第四步：使用EDA軟件設(shè)計電路；第五步：使用EDA軟件優(yōu)化電路；第六步：完成電路的版圖設(shè)計；第七步：完成電路的整體仿真驗證。1.3.3 研究工具Cadence是Cadence公司的全定制集成電路設(shè)計工具，也是一款大型的EDA軟件，它幾乎可以完成電子電路設(shè)計的所有內(nèi)容，比如ASIC設(shè)計、FPGA設(shè)計、PCB板設(shè)計

22、等等。而且Cadence在仿真、電路圖設(shè)計、自動布局布線、版圖設(shè)計及驗證等方面有著絕對的優(yōu)勢。尤其是在版圖設(shè)計方面居于行業(yè)的領(lǐng)先地位。其中包含有原理圖輸入環(huán)境Virtuoso Schematic Composer、版圖編輯環(huán)境Virtuoso Layout Editor、晶體管級電路仿真器Spectre、驗證工具Assura和Diva以及驗證和參數(shù)提取工具Dracula等。這里主要使用其原理圖輸入環(huán)境Virtuoso Schematic Composer、版圖編輯環(huán)境Virtuoso Layout Editor及Spectre仿真器等功能。Spectre緊密結(jié)合在Cadence IC全定制設(shè)計

23、平臺中，能夠在多個領(lǐng)域提供詳細(xì)的晶體管級分析結(jié)果。其優(yōu)越的軟件構(gòu)架允許在低內(nèi)存消耗的同時進(jìn)行高容量的分析。其功能和特點有：它具有可調(diào)整準(zhǔn)確性和收斂性的工具箱，提供高性能、高容量的SPICE級模擬和射頻仿真；具有能夠權(quán)衡精度和性能的用戶友好型的仿真設(shè)置，適用于最復(fù)雜的模擬和定制數(shù)字集成電路；能夠?qū)崿F(xiàn)精確、高效的布局后模擬，包括RLCK寄生、S參數(shù)模型（n端口）和有損耦合傳輸線（mtline）；可以執(zhí)行特定應(yīng)用的RF性能參數(shù)分析（如光譜響應(yīng)、增益壓縮、互調(diào)失真、阻抗匹配、穩(wěn)定性、隔離）；它還包括先進(jìn)的統(tǒng)計分析（智能、蒙特卡羅、DC match），在不犧牲時間的前提下，幫助制造具有高級工藝節(jié)點的集成

24、電路設(shè)計公司拓展市場和提高產(chǎn)量；通過緊密集成Virtuoso模擬設(shè)計環(huán)境中，提供快速的交互仿真設(shè)置、交叉探測和可視化的后仿真結(jié)果處理；通過其多模式仿真模型，對使用硅工藝和foundry認(rèn)證的共享器件模型的設(shè)計，確保更高的設(shè)計質(zhì)量。第二章 VCO的原理2.1 VCO的振蕩條件振蕩器是不需要外加信號激勵，自身能將直流信號轉(zhuǎn)換為周期性的交流信號（一般為電壓信號）的電路。振蕩器的核心是一個在振蕩頻率處呈現(xiàn)正反饋的環(huán)路。圖2.1給出了該反饋系統(tǒng)的通用模型。圖 2.1 振蕩器的反饋模型其中為前向電路的傳輸函數(shù)，而是反饋防漏的傳輸函數(shù)，而反饋系統(tǒng)的閉環(huán)傳輸函數(shù)為。則該反饋系統(tǒng)的閉環(huán)傳輸函數(shù)為: = (2.1

25、)其中是該反饋系統(tǒng)的環(huán)路增益。如果在所有的頻率點上T蠅<1，則該系統(tǒng)是一個穩(wěn)定的反饋系統(tǒng)在各種低頻模擬電路中，這種系統(tǒng)得到了廣泛的應(yīng)用。如果在某頻率上T蠅=1 ，該系統(tǒng)在頻率為蠅處的閉環(huán)傳輸函數(shù)為無窮大，因此只要該系統(tǒng)的輸入引入一點噪聲，該噪聲就會被無限放大，產(chǎn)生無窮大的輸出，即產(chǎn)生了振蕩。而如果在某頻率上T蠅>1，該系統(tǒng)在頻率為蠅處的環(huán)路增益大于1，因此只要環(huán)路中引入一點噪聲，該噪聲就會被無限放大，產(chǎn)生無窮大的輸出，亦即產(chǎn)生了振蕩。因此振蕩器的振蕩條件為： (2.2)該判定條件可以分解為兩方面，幅度判據(jù)和相位判據(jù)：(2.4) (2.3) 它們即為振蕩器的幅度穩(wěn)定條件和相位穩(wěn)定條件

26、。該條件被稱為Barkhausen判據(jù)2。但是由上可知，振蕩器在開始振蕩時，需要一個微小的噪聲源，該微小的噪聲源，在此穩(wěn)定條件下不能夠為輸出提供穩(wěn)定的周期信號，所以在開始振蕩時，必須要求環(huán)路增益T蠅要大于1，這樣它便可以將微小噪聲源放大，從而達(dá)到穩(wěn)定的周期輸出信號?？紤]到溫度和和工藝等外界因素的影響，在振蕩頻率處環(huán)路增益通常設(shè)計為必須值的兩到三倍。當(dāng)環(huán)路中的信號振幅增加到一定程度后，振蕩器中有源器件存在的非線性會限制振幅的繼續(xù)增加，使得振蕩器的輸出達(dá)到穩(wěn)定，這是一個非線性過程。但是Barkhausen判據(jù)僅是實現(xiàn)振蕩器的必要條件，而不是充分條件。例如，如果一個反饋系統(tǒng)在頻率為0時的環(huán)路增益不小

27、于1，而且相移等于360o，那么該系統(tǒng)僅處于鎖定狀態(tài)，而不是振蕩狀態(tài)。實際中振蕩器的輸出信號應(yīng)該是穩(wěn)定的周期信號，因此振蕩器需要滿足穩(wěn)定條件，即指在外因作用下，振蕩器的平衡條件收到破壞時，振蕩器可以進(jìn)行自我調(diào)節(jié)，重新建立平衡條件，從而繼續(xù)穩(wěn)定振蕩。其穩(wěn)定條件又可以分為幅度穩(wěn)定條件和相位穩(wěn)定條件。振幅穩(wěn)定性條件是指振幅平衡條件受到破壞時，振蕩器自身能重新建立起振幅平衡點的條件，若能建立，則振蕩器仍能保持穩(wěn)定的振蕩。振幅穩(wěn)定性條件的關(guān)鍵是在平衡點附件，環(huán)路增益的幅度隨振幅的變化特性具有負(fù)的斜率，即：。 (2.5) 其中VQ是振蕩器穩(wěn)定工作時的幅度?？赏ㄟ^圖2.2說明其幅度穩(wěn)定條件。圖 2.2 穩(wěn)定

28、振蕩器閉環(huán)傳輸函數(shù)與振蕩幅度關(guān)系曲線由圖可知，環(huán)路增益的幅度隨著振蕩的增強(qiáng)而下降。當(dāng)受到某種外因時，其振蕩幅度減小，而環(huán)路增益的幅度將大于1，這樣便會使振蕩幅度逐漸增加，而只有當(dāng)其振蕩幅度重新達(dá)到VQ時，環(huán)路的增益下降到1，從而使振蕩器達(dá)到穩(wěn)定；同理，當(dāng)振蕩幅度增加時，其環(huán)路增益度幅度將小于1，振蕩器呈現(xiàn)減幅振蕩，這樣又使得其振蕩幅度減弱，當(dāng)達(dá)到VQ時，又達(dá)到穩(wěn)定條件。因而，由圖可以看出，其幅度穩(wěn)定條件是環(huán)路增益幅度隨振幅的變化特性具有負(fù)斜率。類似的，相位穩(wěn)定條件即指相位條件受到破壞時，振蕩器能自身建立新的相位平衡條件。但需要注意的是，由于振蕩器的角頻率是相位的變化率（），當(dāng)其相位發(fā)生變化時，

29、頻率也必然發(fā)生變化，因此相位穩(wěn)定條件實質(zhì)上和幅度穩(wěn)定條件是一回事。如果由于某種原因，相位平衡遭到破壞，產(chǎn)生了一個很小的相位增量螖蠁。如果螖蠁>0，則反饋電壓超前于原輸入電壓（前一次反饋電壓）一個相角，相位超前就意味著周期縮短。如果振蕩電壓不斷地放大、反饋、再放大，如此循環(huán)下去，輸入電壓的相位將一次比一次超前，周期不斷縮短，相當(dāng)于每秒鐘內(nèi)循環(huán)的次數(shù)在增加，這就意味著振蕩頻率在不斷地提高。反之，如果螖蠄>0，反饋電壓將滯后于原輸入電壓，同理將導(dǎo)致振蕩頻率的不斷降低。因此，外因引起的相位變化與頻率的關(guān)系是：相位超前導(dǎo)致頻率升高，相位滯后導(dǎo)致頻率降低，振蕩頻率與相位的變化關(guān)系可表示為： (

30、2.6)為了維持振蕩器的相位穩(wěn)定，振蕩器本身應(yīng)該具有恢復(fù)相位平衡的能力。換句話說，就是在振蕩頻率發(fā)生變化的同時，振蕩電路能夠產(chǎn)生一個新的相位變化，以抵消由外因引起的螖蠁變化，因而這二者的符號應(yīng)該相反，亦即相位穩(wěn)定條件為振蕩電路的相移與頻率之間的關(guān)系應(yīng)該滿足： 螖蠁/螖蠅<0 (2.7)即振蕩器的相位穩(wěn)定條件要求諧振回路的相頻特性曲線在工作頻率附件具有負(fù)的斜率。圖 2.3 并聯(lián)諧振回路的相頻特性如果振蕩器采用LC諧振負(fù)載來決定振蕩頻率（LC反饋振蕩器，后面我們會講到），則環(huán)路增益的相移由放大器的相移、諧振回路的相移以及反饋回路的相移三部分組成。而并聯(lián)諧振回路的相頻特性恰好具有負(fù)的斜率，如圖

31、2.3（a）所示，其中蠒為振蕩器的總相移。在利用圖2.3（b）來解釋振蕩器的頻率穩(wěn)定原理。假定放大器的相移和反饋回路的相移之和為蠁YF，則只有工作頻率為蠅c時，諧振回路的相移，相位平衡條件方被滿足。若由于外因使振蕩器相位發(fā)生了變化，蠁YF變化到，即產(chǎn)生了一個增量螖蠁YF，從而破壞了蠅c頻率的平衡條件。這種不平衡促使頻率蠅c升高。由于頻率升高使諧振回路產(chǎn)生負(fù)的相移增量。當(dāng)時，環(huán)路增益的相位重新滿足等于0的條件，振蕩器在蠅c'頻率上再一次達(dá)到平衡。但是新的穩(wěn)定平衡點畢竟還是偏離原來穩(wěn)定平衡點一個。顯而易見，這是為了抵消螖蠁YF的存在必然出現(xiàn)的現(xiàn)象2。2.2 VCO的延遲單元及其優(yōu)缺點環(huán)型振

32、蕩器的實現(xiàn)，可以采用純數(shù)字的CMOS工藝來實現(xiàn)，其不需要電感，可以節(jié)省大量的芯片面積，從而實現(xiàn)低成本的振蕩器；而且這種振蕩器可以實現(xiàn)很寬的調(diào)諧范圍，因此環(huán)型振蕩器在時鐘類型的應(yīng)用以及低頻或者中頻通信系統(tǒng)中得到廣泛應(yīng)用。但是環(huán)型振蕩器的噪聲性比較能差，功耗高，這些缺點限制了它在射頻通信系統(tǒng)中的應(yīng)用。環(huán)型振蕩器由幾個相同的延遲單元組成一個環(huán)路，如圖 2.4所示。延遲單元可以采用單端反相放大結(jié)構(gòu)或者差分結(jié)構(gòu)，（a）圖為單端反響放大結(jié)構(gòu)，（b）圖為差分結(jié)構(gòu)。圖 2.4 環(huán)形振蕩器圖 2.5 單端延遲單元電路VCO的延遲單元可以采用單端和差分結(jié)構(gòu)。圖2.5給出了一些常用的單端延遲電路，（a）是電阻做負(fù)載

33、的共源放大結(jié)構(gòu)；又考慮到，工作在線性區(qū)的MOS管也可以作為電阻，因此（a）中的負(fù)載電阻也可以用線性區(qū)工作的PMOS來實現(xiàn)，如圖（b）所示，為了保證MOS電阻的準(zhǔn)確度，偏置電壓設(shè)置應(yīng)合理，則該結(jié)構(gòu)也可以實現(xiàn)全擺幅振蕩。但是信號幅度太大時，PMOS的導(dǎo)通電阻值會發(fā)生變化，從而導(dǎo)致振蕩器的波形產(chǎn)生畸形，上升時間和下降時間不在相等；同時負(fù)載電阻也可以用二極管型負(fù)載來代替，如圖（c），PMOS管接成二極管形式，其負(fù)載電阻為1/g m，而且該結(jié)構(gòu)輸出的電壓最高只能達(dá)到VD-|Vtp|，但信號的擺幅受到限制；（d）圖給吃了將二極管型負(fù)載和線性區(qū)工作的MOS管負(fù)載并聯(lián)組合，作為公園放大器的負(fù)載，其可以擴(kuò)大負(fù)載

34、電阻的線性范圍；（e）是CMOS反相器，其也可作為延遲單元實現(xiàn)全擺幅振蕩。這些延遲單元的延遲時間都于電源電壓有關(guān)，大電源電壓變化時，電路的延遲時間也會發(fā)生變化，從而直接影響著振蕩器的頻率發(fā)生變化。一般的單端延遲電路，其延遲時間容易受到電源電壓噪聲和襯底噪聲的干擾，而單端延遲單元和差分結(jié)構(gòu)的區(qū)別在于，差分延遲單元可在一定程度上抑制這類噪聲，因為我們知道差分結(jié)構(gòu)的特點就是其共模抑制比很大，可以抑制共模噪聲，即能很好的抑制環(huán)境噪聲（電源噪聲），但是它也有個缺點，那就是以電路面積為代價的，因為其電路結(jié)構(gòu)的對稱性，在芯片上占用的面積相對較大，這也增加了其制作的成本。但是考慮到現(xiàn)在芯片發(fā)展的主流趨勢，以微

35、小化，便捷化為目標(biāo)，所以本設(shè)計中仍然采用的是單端延遲單元，具體分析見后文。2.3 VCO頻率調(diào)諧VCO又稱電壓頻率轉(zhuǎn)換器，其輸出頻率受輸入電壓控制，因此稱作壓控振蕩器。對于環(huán)形壓控振蕩器來說，改變其延遲單元的時間即可改變其振蕩頻率，而改變延遲時間可以通過改變電路的時間常數(shù)或者充放電電流來實現(xiàn)。 2.3.1 頻率調(diào)諧的原理對于環(huán)形壓控振蕩器來說，其頻率主要由延遲單元的延遲時間所決定。結(jié)合圖2.6、2.7具體分析其頻率決定因素。圖 2.6 環(huán)形振蕩器的原理電路圖 2.7 環(huán)形振蕩器的理想工作波形假定我們認(rèn)為的V11加一個微小的正跳變，經(jīng)G1的傳輸延遲時間Tpd后，V12產(chǎn)生了一個幅度更大的負(fù)跳變，

36、在經(jīng)過G2的傳輸延遲時間Tpd后，使V13產(chǎn)生更大的正跳變，經(jīng)G3的傳輸延遲時間Tpd后，在Vo產(chǎn)生一個更大的負(fù)跳變并反饋到G1輸入端?？梢?，在經(jīng)過3Tpd后，V11又自動跳變?yōu)榈碗娖?，再?jīng)過3Tpd之后，V11又將跳變?yōu)楦唠娖?。如此周而?fù)始，便產(chǎn)生自激振蕩。如圖2.6所示，可見振蕩周期為T=6Tpd，則其頻率就可確定。 在許多實際應(yīng)用要求中，振蕩器要求是可調(diào)諧的，即它們的振蕩頻率是一個控制輸入信號（通常是電壓信號）的函數(shù)。理想的電壓控制振蕩器（VCO）的振蕩頻率是它的控制電壓的線性函數(shù)： （2.8）其中，是相應(yīng)于控制電壓Vcont = 0時的振蕩頻率，Kvco是VCO的增益或靈敏度，單位為r

37、ad/sV，VCO的輸出頻率范圍稱為它的調(diào)諧范圍。調(diào)諧范圍通常由兩個因素決定：一個是應(yīng)用要求的頻率范圍，另一個是工藝和溫度變化對VCO頻率的影響。在決定VCO的調(diào)諧范圍時，應(yīng)綜合考慮這兩方面的因素，使得在各種溫度和工藝變化的情況下，VCO的輸出頻率范圍仍然覆蓋應(yīng)用要求的頻率范圍。 由式（2.8）可知:Kvco是衡量VCO很重要的一個參數(shù)，在一定的工藝條件下，Vcont的取值范圍是一定的（例如從0到VDD），因此Kvco高，振蕩器的調(diào)諧范圍就越寬。隨著CMOS工藝技術(shù)的發(fā)展，電源電壓下降，控制電壓的取值范圍也下降，導(dǎo)致對Kvco的要求也越來越高。但Kvco很高時，控制線上微小的電壓擾動（如噪聲、

38、耦合干擾等）都會引起振蕩器輸出頻率很大的變化，因此從減小噪聲影響的角度考慮，VCO的Kvco應(yīng)該取盡可能低的值；減弱控制線噪聲影響的另一種辦法是采用差分調(diào)諧方式，控制線采用差分結(jié)構(gòu)，振蕩器的振蕩頻率由一個差分信號進(jìn)行控制，這種辦法可以抑制共模噪聲干擾，但在某些振蕩器中，這種調(diào)諧方式并不適用。2.3.2 VCO頻率調(diào)諧的方法對于環(huán)型振蕩器來說，改變延遲單元的延遲時間就可以改變振蕩頻率，改變延遲單元的延遲時間可以通過改變電路的時間常數(shù)或者充放電電流來達(dá)到。下面簡單介紹一下下面幾種頻率調(diào)諧技術(shù)。 1、 改變充放電電流來調(diào)節(jié)延遲單元的延遲時間 從本質(zhì)上來說，延遲單元的延遲時間是由電流對節(jié)點電容的充放電

39、時間來決定的，通過上節(jié)內(nèi)容了解到充放電時間與頻率之間的關(guān)系。因此，改變充放電電流就可以改變延遲單元的延遲時間，從而達(dá)到調(diào)諧的目的。采用這種技術(shù)的延遲單元如圖2.8(a)所示，通過調(diào)節(jié)電流源或者電流沉的大小，可以改變延遲單元的延遲時間，從而改變環(huán)型振蕩器的振蕩頻率。但是僅調(diào)節(jié)電流源或者電流沉的大小，僅能改變延遲單元的上升延遲時間或者下降延遲時間，使得振蕩波形會發(fā)生畸變，為了改變這一點，可以采用同時調(diào)節(jié)電流源和電流沉的大小，如圖2.8 (b)如所示。圖 2.8 改變充放電電流調(diào)節(jié)訴單元的延遲時間采用這種技術(shù)實現(xiàn)的一個環(huán)型振蕩器如圖2所示，它采用了三級反相器級聯(lián)構(gòu)成的環(huán)路結(jié)構(gòu)，三個反相器由同一個電流

40、源提供電流，通過改變電流源的電流大小，就可以改變振蕩器的振蕩頻率。由于控制信號一般都是電壓，因此需要一個電壓-電流轉(zhuǎn)換電路，如2.8所示?？刂菩盘柤釉诓捎昧嗽春啿⒓夹g(shù)的晶體管柵極，它的等效跨導(dǎo)為Gm=gm/(1 + Rgm)， 當(dāng) 時， ，因此可以將控制電壓線性地轉(zhuǎn)化為控制電流，該電流經(jīng)電流鏡鏡像后，控制電流源或者電流沉的大小。 從而實現(xiàn)對節(jié)點電容的充放電電流的控制，即控制節(jié)點電容的充放電時間，最終實現(xiàn)延遲時間的控制，達(dá)到頻率調(diào)節(jié)的作用。圖 2.9 恒電流源環(huán)形振蕩器2、改變負(fù)載電阻值來調(diào)節(jié)延遲單元的延遲時間； 對于采用電阻作負(fù)載的延遲單元來說，可以通過改變負(fù)載電阻的阻值來調(diào)節(jié)延遲時間，如圖2

41、.9所示?？刂齐妷杭釉诰€性區(qū)工作的MOS管柵極，使PMOS管M3、M4成為一個壓控電阻。當(dāng)控制電壓變化時，MOS管的等效電阻也會發(fā)生變化，這樣就改變了輸出端的時間常數(shù)和延遲單元的延遲時間。如果M3、M4工作于深度線性區(qū)，則輸出端的時間常數(shù)為： (2.9)其中，CL是輸出節(jié)點的總電容。則： (2.10)圖 2.10 改變負(fù)載值來調(diào)節(jié)延遲單元延遲時間由這種延遲單元構(gòu)成的環(huán)型振蕩器的振蕩頻率與控制電壓成線性關(guān)系。但為了保證M3、M4工作于深度線性區(qū)，控制電壓的取值范圍會受到限制。采用這種調(diào)諧技術(shù)的一個缺點是振蕩信號的幅度會隨著振蕩頻率的變化而變化，振蕩信號的幅度為ISSRon3,4，所以當(dāng)負(fù)載電阻的

42、值發(fā)生變化時，其幅度會隨著負(fù)載電阻發(fā)生變化2。3、采用差值技術(shù)來調(diào)節(jié)延遲單元的延遲時間環(huán)型振蕩器的另一種頻率調(diào)諧技術(shù)是采用差值技術(shù)，如圖2.11所示。延遲單元由兩個不同延遲時間的路徑構(gòu)成，這兩條延遲路徑在輸出相加，控制電壓Vcont控制著它們對輸出的相對貢獻(xiàn)，如果Vcont使得快速路徑對輸出的貢獻(xiàn)相對更大，而慢速路徑對輸出的貢獻(xiàn)相對更小，那么延遲時間就會減??；相反，如果Vcont使得慢速路徑對輸出的貢獻(xiàn)相對更大，而快速路徑對輸出的貢獻(xiàn)相對更小，那么延遲時間就會增加。這樣Vcont就可以控制該延遲單元的延遲時間。圖 2.11 采用差值技術(shù)來調(diào)節(jié)延遲單元的延遲時間2實現(xiàn)該思想的單端延遲單元如圖2.

43、12（a）所示?？焖俾窂胶吐俾窂蕉疾捎梅聪嗥鹘Y(jié)構(gòu)，快速路徑上的反相器尺寸較大，延遲時間較小，而慢速路徑上的反相器尺寸較小，延遲時間較大（見（b），延遲單元總延時控制和兩條路徑相加是通過電壓控制開關(guān)來實現(xiàn)的（見（c）。當(dāng)控制電壓不同時，快速路徑上的反相器和慢速路徑上的反相器對延遲單元輸出節(jié)點電容（主要是下級的輸入電容）充放電電流的比例就會變化，改變了延遲時間；（d）給出了控制電壓實現(xiàn)反相的電路，如果控制電壓本身就是差分的，那么（d）所示的單端到差分轉(zhuǎn)換是不需要的。圖 2.12 采用差值技術(shù)的單端延遲單元電路2實現(xiàn)差值技術(shù)的一種差分延遲單元如圖2.13所示?？焖俾窂绞怯刹罘謱1、M2構(gòu)成的增益

44、級，而慢速路徑是兩個差分放大器構(gòu)成的級聯(lián)結(jié)構(gòu)，因此具有更大的延遲時間。這兩條路徑的輸出都是電流，因此可以在輸出直接實現(xiàn)相加功能，并采用同一個電阻R1、R2作負(fù)載。通過調(diào)節(jié)快速路徑和慢速路徑上的差分對的偏置電流，就可以改變快速路徑和慢速路徑對輸出節(jié)點充放電電流的相對比例，從而改變該延遲單元的延遲時間。但振蕩頻率變化時，流過負(fù)載電阻上的電流也會發(fā)生變化，導(dǎo)致振蕩信號幅度發(fā)生變化?？紤]到差分對M5、M6的偏置電流即使不發(fā)生變化，圖2.13所示電路也能實現(xiàn)差值技術(shù)，這時慢速路徑上僅M3、M4的偏置電流發(fā)生變化。為了保持振蕩信號幅度不變，可以采用上一小節(jié)所提到的電壓控制差分對作尾電流，如圖2.14所示。

45、差分控制電壓作差分對M7、M8的輸入電壓，控制著M1、M2和M3、M4的尾電流源的電流分配，調(diào)節(jié)快速路徑和慢速路徑的相對貢獻(xiàn)，起到調(diào)節(jié)延遲單元延遲時間的目的。為了適應(yīng)低壓應(yīng)用，電流鏡M7、M8 也可以采用電流折疊技術(shù)2。圖 2.13 采用差值技術(shù)的差分延遲單元電路2 圖 2.14 差值技術(shù)的恒振蕩幅度差分延遲單元電路22.4 VCO的主要性能指標(biāo)2.4.1 VCO的噪聲種類對于一般VCO而言，其噪聲主要來源可以分為兩組12 ,分別為器件噪聲和外加干擾。器件噪聲包括熱噪聲（thermal noise)、散彈噪聲（shot noise)、閃爍噪聲（flicker noise)，電源噪聲和襯底噪聲(

46、supply and substrate noise)屬于外加干擾噪聲。其中，熱噪聲是指導(dǎo)體中由電子的騷動而產(chǎn)生的隨機(jī)噪聲，通常又稱白噪聲。其主要是由導(dǎo)體中的電子的熱震動引起的，存在于所有電子器件和傳輸媒介。它是溫度變化的結(jié)果，但是不受頻率變化的影響。而且它不能消除，也因此對通信系統(tǒng)性能構(gòu)成了上限。散彈噪聲則是由真空電子管和半導(dǎo)體器件中的電子發(fā)射的不均勻性引起的。散彈噪聲的物理性質(zhì)可由圖2.15平行板二極管的電子發(fā)射示意圖來說明。在給定的溫度下，二極管的熱陰極每秒發(fā)射的電子平均數(shù)目是常數(shù)，不過電子發(fā)射的實際數(shù)目隨時間的變化是不可預(yù)測的。這就是說，如果我們將時間軸分為許多個等間隔的小區(qū)間，則在每

47、一個小區(qū)間內(nèi)電子發(fā)射數(shù)目不是常量而是隨機(jī)量。因此，發(fā)射電子所形成的電流并不是固定不變的，而是在一個平均值上起伏變化的如圖2.16 14。 圖 2.15 平行板二極管的電子發(fā)射示意圖14 圖 2.16 二極管的總電流變化示意圖14圖2.16所示的總電流實際上是許多單個電子單獨作用的總結(jié)果。由于從陰極發(fā)射的每一個電子可認(rèn)為是獨立出現(xiàn)的，且觀察表明，每1安培的平均電流相當(dāng)在1秒鐘內(nèi)通過約為 個電子，所以總電流便是相當(dāng)多的獨立小電流之和。于是，根據(jù)中心極限定理可知，總電流是一個高斯隨機(jī)過程，也就是說，圖2.16中的起伏電流（即散彈噪聲）是一個高斯隨機(jī)過程。利用普通電子學(xué)的知識，還可以找到在溫度限定下二

48、極管的散彈噪聲的功率譜密度。在非常寬的頻率范圍內(nèi)（通常認(rèn)為不超過100MHz），散彈噪聲電流的功率譜密度等于一個恒值，其中，是平均電流值，是電子的電荷， 14。閃爍噪聲又稱1/f噪聲，它是由于傳輸媒介表面的不規(guī)則性或其顆粒狀性質(zhì)而導(dǎo)致的隨機(jī)噪聲。其與散彈噪聲一樣，同樣與流過被測體系的電流有關(guān)，與腐蝕電極的局部陰陽極有關(guān)；所不同的是引起散彈噪聲的局部陰陽極反應(yīng)產(chǎn)生的能量耗散掉了，而對于閃爍噪聲的能量則表現(xiàn)為具有各種瞬態(tài)過程的變量。以上這些都是由于器件本身的一些特性所引起的，大多數(shù)情況下是我們所不能控制的，也是不可避免。因此他們對電路的性能的影響可以認(rèn)為是先天性的15。而電源噪聲和襯底噪聲則不同，

49、他們對電路性能的影響是由我們認(rèn)為導(dǎo)致的，是可以通過一定措施來減小和抑制的。所謂的電源噪聲通俗的講就是電源的輸出抖動對后面電路的性能的影響。因為實際中的電源輸出的值不是恒定的，它是會受到一些外界因素影響而發(fā)生變化的，而我們在理論分析中所謂的電源電壓是多少，或電流是多大，那都是想理想狀態(tài)下的，認(rèn)為它是恒定的。因此，在實際的應(yīng)用，這種抖動就會給后面的電路帶來一些影響，從而造成后面電路的性能的變化，所以將它理解為一種影響電路性能的噪聲。而襯底噪聲也是相同的機(jī)理，雖然襯底一般是接地的，但是它上面也是有一定的電流流過，同樣流過襯底的電流也不是恒定的，而是在一定范圍內(nèi)發(fā)生變化的，這樣就會造成襯底上的電位的變

50、化，而不是我們認(rèn)為理想的零電位，所以它也會對電路性能造成一定的影響。而且電源噪聲和襯底噪聲對相位噪聲的影響也是不能忽略，且與級數(shù)有關(guān)。由于振蕩器每一級都受到相同的干擾，呈現(xiàn)完全相關(guān)的噪聲。在頻率一定時，級數(shù)越多則電源噪聲對相位噪聲的影響就越大，所以一般VCO電路選擇三級延遲單元。版圖設(shè)計中也應(yīng)注意完全對稱原則，從而將有效抑制電源引入的共模噪聲。同時，盡量增大電源和地線之間的電容,可濾除電源耦合串?dāng)_。有源放大管襯底噪聲可以看作是電源噪聲的負(fù)變化，即襯底電壓變化-V等效為電源電壓變化V6。但是，級數(shù)的選擇又會影響到壓控增益的大小，所以我們在設(shè)計電路時，應(yīng)當(dāng)折中的去考慮，不能只考慮一方面的因素，應(yīng)該

51、兼顧多方面因素，從而使得我們設(shè)計的電路具有良好的綜合性能。2.4.2 VCO的主要參數(shù)VCO的主要性能指標(biāo)包括振蕩頻率、電壓-頻率特性曲線的線性度、調(diào)諧范圍、相位噪聲、抖動和制造成本等。其中最主要的參數(shù)是相位噪聲和調(diào)諧范圍。其次，壓控增益也是比較重要的參數(shù)。其中振蕩頻率是由電路的結(jié)構(gòu)決定的，不同的電路結(jié)構(gòu)能達(dá)到的頻率值有限的。電壓-頻轉(zhuǎn)換的線性度和壓控增益都是表征電路的輸出頻率隨輸入電壓的變化而變化的快慢及其穩(wěn)定性，其線性度越好壓控增益越小，那么電路的輸出頻率隨輸入電壓的變化的線性度就比較好，而且其輸出頻率變化穩(wěn)定，在實際應(yīng)用中有很好的時鐘精度。相位噪聲和抖動其實是用不同的方法描述的同一件事情

52、。抖動是對信號時域變化的測量結(jié)果，它從本質(zhì)上描述了信號周期距離偏離了其理想值多少。相位噪聲是對信號時序化的另一種測量方式, 其結(jié)果在頻域內(nèi)顯示。一個有相位噪聲輸出信號可以表示為： 12 (2.11)其中，是各種噪聲源合成的輸出相位噪聲。如果沒有相位噪聲，那么振蕩器的整個功率都應(yīng)集中在頻率f=f0處。但是相位噪聲的出現(xiàn)將振蕩器的一部分功率擴(kuò)展到相鄰的頻率中去, 產(chǎn)生了邊帶，如圖2.17所示.相位噪聲通常定義為在某一給定偏移頻率處的dBc/Hz值，其中，dBc是以dB為單位的該頻率處功率與總功率的比值。一個振蕩器在某一偏移頻率處的相位噪聲定義為在該頻率處1Hz帶寬內(nèi)在圖2.17中，相位噪聲是用偏移

53、頻率螖f處1Hz帶寬內(nèi)的矩形的面積和整個功率譜曲線下所包含的面積之比表示的，約等于中心頻率f0處曲線的高度與f0+螖f處曲線的高度之差13的信號功率與信號的總功率比值。圖 2.17 振蕩器的功率譜13第三章 CMOS環(huán)形VCO電路結(jié)構(gòu)及原理一般VCO電路結(jié)構(gòu)包括三部分：偏置電路、鏡像電流源、延遲單元，和輸出緩沖三部分結(jié)構(gòu)。其中偏置電路控制輸入端的內(nèi)偏置和電路中的電流源偏置，為延遲單元提供合適的偏置點，從而可以使得其工作在合適的工作狀態(tài)；而鏡像電流源的作用是通過控制鏡像電流的大小，從而控制每一級的節(jié)點電容的充放電，即控制每一級的延遲時間，最終達(dá)到調(diào)諧的目的。最后則是輸出緩沖，輸出緩沖電路對前一級

54、的輸出信號進(jìn)行放大整形, 同時提供足夠大的電流和電壓驅(qū)動后續(xù)電路。輸出緩沖電路的驅(qū)動能力會直接影響到芯片的測試結(jié)果。圖 3.1 VCO的系統(tǒng)框圖63.1 傳統(tǒng)單端反相器VCO的結(jié)構(gòu) 傳統(tǒng)的單端反相器環(huán)形VCO的電路如圖3.2所示。它由兩部分組成：電壓電流轉(zhuǎn)換器（鏡像電流源）和電流控制振蕩器。其工作原理是將控制電壓Vctrl通過鏡像電流源轉(zhuǎn)換為控制電流Icco，此電流作為振蕩器的電流源，該電流的大小直接控制著延遲單元的節(jié)點電容充放電時間，從而來控制其延遲單元的延遲時間，最終實現(xiàn)振蕩器頻率的控制。當(dāng)Icco增大時，節(jié)點電容的充電時間變短，從而使延遲單元的延遲時間變小，則振蕩頻率就高，反之就低3。圖

55、 3.2 傳統(tǒng)VCO的電路結(jié)構(gòu)3 圖 3.3 傳統(tǒng)VCO的電壓頻率特性曲線3圖3.2通過Spectre仿真，得到其電壓電流特性曲線，如圖3.3所示。由圖可以看出，其壓控增益很高，Kvco=2.5GHz/V-3.4GHz/V，該壓控增益已經(jīng)非常高了，這樣對控制電壓的噪聲將會非常敏感，如果電路中存在微小的噪聲，由于過高壓控增益的影響將會把該噪聲放的很大，從而嚴(yán)重影響電路性能。另外，該曲線的線性度比較差，上面部分是彎曲的，這樣其壓控增益不是常數(shù)，對優(yōu)化不換設(shè)計，和改善PLL的抖動性能是不利的3。3.2 電流饑餓型VCO的結(jié)構(gòu)電流饑餓型的振蕩器也是一種傳統(tǒng)的振蕩器結(jié)構(gòu)，它不但結(jié)構(gòu)簡單，而且控制電路可以

56、控制反相器偏置電流的大小，同時還可以控制負(fù)載電容的充放電電流大小。這點和傳統(tǒng)的VCO結(jié)構(gòu)有些相似。這種結(jié)構(gòu)可以靈活地控制振蕩頻率。其原理和傳統(tǒng)VCO結(jié)構(gòu)控制原理基本相同。電流饑餓型VCO中單級簡化電路如圖3.4所示，其工作原理如下：M2管和M3管用作反相器與電流源/沉， 共同構(gòu)成環(huán)形振蕩器的一級。電流源/沉控制著流過M2管、M3 管的電流，即由M2管和M3管構(gòu)成的反相器處于電流饑餓狀態(tài)。輸入管的漏端電流相等，大小由輸入控制電壓決定。流過輸入管的電流被鏡像到環(huán)路振蕩器的每一級中4。電流饑餓型VCO在CMOS反相器延遲單元兩端加上電流源和電流漏結(jié)構(gòu)，利用恒定電流對節(jié)點電容進(jìn)行充放電，從而實現(xiàn)調(diào)諧目

57、的。電流饑餓環(huán)形振蕩器的實現(xiàn)如圖3.5所示，其主要包括CMOS反相器延遲單元、偏置電路、復(fù)位電路、輸出級電路。電路出了設(shè)計帶電流源和電流漏結(jié)構(gòu)的CMOS反相器延遲單元以及自偏執(zhí)電路外，還設(shè)置了電路的復(fù)位端，當(dāng)復(fù)位信號set為低電平時，與set連接的NMOS管關(guān)斷，使流過這一級的電流變?yōu)?，從而使振蕩頻率變?yōu)?，即振蕩器不振蕩。當(dāng)復(fù)位信號set 為高電平時，與其連接的NMOS 管導(dǎo)通，使流過此級的電流不為0，而使環(huán)行振蕩器開始振蕩5。圖 3.4 電流饑餓型VCO單級簡化電路5 圖 3.5 電流饑餓型VCO實現(xiàn)電路5振蕩器輸出端，連接了兩個反相器作為輸出級電路。輸出級可起到對輸出波形整形的作用，

58、如果振蕩器后端連接分頻器等電路，還可以適當(dāng)增大反相器尺寸，從而增大電路的驅(qū)動能力5。3.3 低抖動VCO的結(jié)構(gòu)3.3.1 電路結(jié)構(gòu)在本課題的研究中，采用了簡單的CSA單元電路結(jié)構(gòu)如圖3.6所示。該單元電路中包括一個電流源Ib，和一對NMOS管。其中M1作為輸入端，M2為輸出負(fù)載。當(dāng)輸入Vin為高電平時,M1開啟，M2斷開，偏執(zhí)電流從M1流過，此時，通過M1等效電阻輸出為低電平VOL。當(dāng)輸入Vin為低電平時，M1斷開，M2開啟，偏執(zhí)電流流過M2，此時，通過M2等效電阻輸出為高電平VOH。這樣就可以通過調(diào)整偏執(zhí)電流Ib的大小通過下面式（3.5）來控制基于CSA單元的環(huán)形振蕩器的輸出電壓的擺幅8。(3.1)上式表明螖V的變化是由Ib決定的。因此CSA單元的電壓擺幅隨著頻率相應(yīng)的增加。但這只是理想狀態(tài)下的，因為隨著信號頻率的增加，電源噪聲影響也會加大。但是電源電壓擺幅受二極管連接方式的M2管所限制，電流源總是工作在飽和區(qū)。因此，其會產(chǎn)生非常小的開關(guān)噪聲，對于N井工藝，PMOS電流源可以通過自身的N井，將噪聲和P襯底隔離。 同時電流源也可以從VDD輸出緩沖，從而減少VDD噪聲對輸出的影響。因此，利用CSA單元的特性，就可以有效地抑制襯底噪聲及其他的芯片內(nèi)部的電路噪聲。所以，在電荷泵，環(huán)路濾波器，V/I轉(zhuǎn)換器，VCO以及PLL中其他一些模擬電路，均可以利用相同