第5章_2_3_4_MOS_存儲器_系統(tǒng)

1、5.2 MOS集成電路設(shè)計 5.2.1、NMOS電路 電阻NMOS反相器5.2 MOS集成電路設(shè)計 NMOS反相器及版圖（E/E NMOS） NMOS反相器及版圖（E/D NMOS） NMOS與非門電路 NMOS或非門電路及版圖NMOS與或非門電路及版圖 CMOS反向器5.2.2 CMOS電路N阱 CMOS （1）初始氧化 （2）淀積氮化硅層 （3）光刻一，定義出N阱 （4）反應(yīng)離子刻蝕氮化硅層 （5）N阱離子注入，注磷 （6）退火 （7）高溫阱推進1.形成N阱 N N阱阱2 有源區(qū)的確定和場氧化(LOCOS) N溝道和P溝道晶體管所在的區(qū)域稱為有源區(qū) 需首先在不同MOS管之間進行場氧。 （1

2、）淀積氮化硅層 (a)生成N阱后，去掉氧化層。 (b)重新生長一層薄的SiO2層，作為薄氮化硅層與硅之間的緩沖層。 (c)淀積一層薄氮化硅層，作為場氧氧化的掩膜。 (d)確定有源區(qū)，即n型晶體管和P型晶體管所在區(qū)域。 （2）光刻二 有源區(qū)光刻，將以后作為有源區(qū)的二氧化硅層和薄氮化硅層保留下來。（圖a） （3）氧化層生長 在沒有氮化硅層保護的區(qū)域生長一層較厚的氧化層。(圖b)3 生長柵氧化層和生成多晶硅柵 確定有源區(qū)后，開始制做MOS晶體管。 （1）生長柵氧化層： （2）淀積多晶硅 （3）光刻三：光刻多晶硅。4 形成P溝MOS晶體管 （1）光刻四： P溝MOS晶體管源漏區(qū)光刻。 （2）P溝源漏區(qū)

3、摻雜。5 形成N溝MOS晶體管 （1）光刻五： n溝MOS晶體管源漏區(qū)光刻。 （2）n溝源漏區(qū)摻雜。6 光刻引線接觸孔 （1）氧化 （2）光刻六7 光刻金屬互連線 蒸發(fā)或濺射工藝 光刻7：互連線光刻 8 光刻鈍化孔 淀積一層鈍化層 9 后工序加工 （1）中間測試（2）劃片（3）貼片（4）鍵合 （5）封裝（6）篩選（7）測試（8）老化 CMOS與非門和或非門 CMOS四輸入端與非門電路CMOS傳輸門CMOS D觸發(fā)器1 如圖為一個CMOS的數(shù)字器件的縱向結(jié)構(gòu)圖，試畫出其電路原理圖，分析其功能，并畫出真值表。 二輸入端與非門及真值表V1V2VO0010111011102 如圖為一個CMOS的數(shù)字器

4、件的縱向結(jié)構(gòu)圖，試畫出其電路原理圖，分析其功能，并畫出真值表。 二輸入端或非門電路圖及真值表V1V2VO0010101001105.3 半導(dǎo)體存儲器電路 （1）RAM 靜態(tài)RAM（SRAM）和動態(tài)RAM（DRAM） （2）ROM 掩膜編程ROM PROM EPROM E2PROM FLASH5.3.1、隨機存取存儲器（RAM)(1)靜態(tài)RAM（SRAM） 雙極型SRAM 靜態(tài)MOSRAM（2）動態(tài)RAM（DRAM） VCC通常接地 寫入信息時字線加高壓，信息從位線寫入 讀出信息時字線加高壓，信息從位線讀出 由于電子會泄露，需要動態(tài)刷新，可以做成高容量RAM5.3.2 掩膜編程ROM 掩膜編程的

5、ROM可以通過接觸孔的掩膜版來編程，也可以通過“存在”或“不存在”柵開啟MOS管，或利用離子注入方法使MOS管永遠截止或永遠導(dǎo)通來編程 每個單元里記錄了“0”或“1”的信息1、可編程ROM（PROM）2、可擦除ROM（1）EPROM（紫外線擦除，電可編程）a）浮柵雪崩注入MOS結(jié)構(gòu)（FAMOS）寫入：管子原來不導(dǎo)通。在漏源之間加上較高電壓后（如-25V），漏極PN結(jié)雪崩擊穿，部分高速電子積累在浮柵上，使MOS管導(dǎo)通。b）疊柵注入MOS管SIMOS (Stacked-gate Injuction MOS)用N溝道管；增加控制柵 SIMOS管原來可導(dǎo)通，開啟電壓約為2V。注入電荷：在DS間加高電壓

6、，同時在控制柵加25V、50mS寬的脈沖。由于控制柵上有電壓，所以需要的漏源電壓相對較小。注入電荷后其開啟電壓達7V，不能正常導(dǎo)通。 （2）E2PROM（電可擦除，電可編程） 金屬-氮化硅-氧化硅-半導(dǎo)體（MNOS）浮柵隧道氧化物（FLOTOX）特點：浮柵與漏區(qū)間的氧化物層極?。?0納米以下），稱為隧道區(qū)。當(dāng)隧道區(qū)電場大于107V/cm時隧道區(qū)雙向?qū)?。EEPROM的缺點：擦寫需要高電壓脈沖；擦寫時間長；存儲單元需兩只MOS管。(3)Flash memory采用新型隧道氧化層MOS管。隧道層更薄1015nm。在控制柵和源極間加12V電壓即可使隧道導(dǎo)通。 5.4.1、專用集成電路的設(shè)計目的和分類

7、 通用IC芯片受功能和產(chǎn)品種類的限制，很多場合不足使用要求，需要用戶定制IC。 按設(shè)計風(fēng)格分：1.全定制 它主要基于晶體管級的芯片設(shè)計，芯片中的全部器件及互連線的版圖都是按照系統(tǒng)要求進行人工設(shè)計的，密度高，速度快，面積小，功耗低，批量生產(chǎn)時經(jīng)濟好，但設(shè)計開發(fā)時間長，設(shè)計費用高，只適用于大量生產(chǎn)的通用IC或?qū)π阅苡刑厥庖蟮碾娐凡胚m合全定制方式。5.4 專用集成電路設(shè)計 2.半定制方式 通常指門陣列和標準單元的設(shè)計方法，用戶不需要最低層的設(shè)計，初期投資少，有利于CAD軟件的設(shè)計。缺點是芯片的面積較大，利用率低，適用于設(shè)計成本低，生產(chǎn)批量小的芯片。 這種設(shè)計方法，必須要送到半導(dǎo)體生產(chǎn)廠家作最后的加工。 3.PLD和LCA (1)PAL（可編程邏輯陣列） PAL