3D集成電路技術(shù)進(jìn)展情況報告

1、3D集成電路技術(shù)進(jìn)展情況報告早期IEEE院士SaraswatRief和Meindl預(yù)測，“芯片互連恐怕會使半導(dǎo)體工業(yè)的歷史發(fā)展減速或者止步”，首次提出應(yīng)該探索電路的3D集成技術(shù)。2007年9月，半導(dǎo)體工業(yè)協(xié)會（SIA）宣稱：“在未來大約10-15年內(nèi)，縮小晶體管尺寸的能力將受到物理極限的限制”，因此3D集成的需求變得更加明顯。全新的器件結(jié)構(gòu)，比如碳納米管、自旋電子或者分子開關(guān)等，在10-15年內(nèi)還不能準(zhǔn)備好。因此新型組裝方法，如3D集成技術(shù)再次被提了出來。存儲器速度滯后問題是3D集成的另一個推動因素，眾所周知，相對于處理器速度，存儲器存取速度的發(fā)展較慢，導(dǎo)致處理器在等待存儲器獲取數(shù)據(jù)的過程中被

2、拖延。在多核處理器中，這一問題更加嚴(yán)重，可能需要將存儲器與處理器直接鍵合在一起。3DIC集成技術(shù)的拯救200笄2月，當(dāng)ICsGoingVertical發(fā)表時，幾乎沒有讀者認(rèn)識到發(fā)生在3DIC集成中的技術(shù)進(jìn)步，他們認(rèn)為該技術(shù)只是疊層和引線鍵合，是一種后端封裝技術(shù)。今天，3D集成被定義為一種系統(tǒng)級集成結(jié)構(gòu)，在這一結(jié)構(gòu)中，多層平面器件被堆疊起來，并經(jīng)由穿透硅通孔（TSV）在Z方向連接起來。irtir&vmd屆罰唧展為制造這樣的疊層結(jié)構(gòu)，已經(jīng)開發(fā)了很多工藝，下面所列的正是其中的關(guān)鍵技術(shù)：1、TSV制作：Z軸互連是穿透襯底（硅或者其他半導(dǎo)體材料）而相互電隔離的連接，TSV的尺寸取決于在單層上需要

3、的數(shù)據(jù)獲取帶寬；2、層減薄技術(shù)：初步應(yīng)用需減薄到大約7550卩m,而在將來需減薄到約251卩m;3、對準(zhǔn)和鍵合技術(shù)：芯片與晶圓（D2W）之間，或者晶圓與晶圓（W2W）之間。MicroBump和【剛TienTSV-SmmbFFlipChipBumps>通過插入TSV、減薄和鍵合，3DIC集成可以省去很大一部分封裝和互連工藝。然而，目前還未完全明確，這些在整個制造工藝中需要集成在什么位置。似乎對于TSV工藝，可以在IC制造和減薄過程中，經(jīng)由IDM或晶圓廠獲得，而鍵合可以由IDM實現(xiàn)，也可以在封裝操作中由外部的半導(dǎo)體組裝和測試提供商（OSATS實現(xiàn)，但這有可能在技術(shù)成熟時發(fā)生變化。在將來很有可

4、能發(fā)生的是，3DIC集成技術(shù)會從IC制造與封裝之間的發(fā)展路線發(fā)生交疊時開始。3DIC工藝選擇TSV可以在IC制造過程中制作（先制作通孔，viafirst），也可以在IC制造完成之后制作（后制作通孔，vialas"在前一種情況下，前道互連（FEOL）型TSV是在IC布線工藝開始之前制作的，而后道互連（BEOL）型TSV則是在金屬布線工藝過程中在IC制造廠中實現(xiàn)的。FEOL型通孔是在所有CMOS工藝開始之前在空白的硅晶圓上制造實現(xiàn)的。使用的導(dǎo)電材料必須可以承受后續(xù)工藝的熱沖擊（通常高于1000C），因而只能選用多晶硅材料。在BEOL過程中制造的TSV可以使用金屬鎢或銅，而且在通常情況下，

5、制作流程處于整個集成電路工藝的早期，以保證TSV不會占據(jù)寶貴的互連布線資源。在FEOL和BEOL兩種情況下，TSV都必須設(shè)計進(jìn)IC布線之中。TSV也可以在CMOS器件制造完成之后制作。在鍵合工藝之前完成，或者在鍵合工藝之后完成。由于CMOS器件已經(jīng)制作完成，因此在通孔形成時晶圓不需要再經(jīng)受高溫處理，所以可以使用銅導(dǎo)電材料。很明顯，制作這些通孔的空白區(qū)域需要在設(shè)計芯片時就予以考慮如果可以選擇，無論是FEOL還是BEOL方案，只要是在晶圓代工廠制作TSV,都是相對簡單的選擇。BEOL互連層是一個擁有不同介質(zhì)和金屬層的復(fù)雜混合體?？涛g穿透這些層很困難，而且是由不同產(chǎn)品具體決定的。在完整的IC制造之后

6、通過刻蝕穿透BEOL層來制作TSV會阻礙布線通道,增加布線復(fù)雜性并增加芯片尺寸，可能會需要一個額外的布線層。既然諸如TSMC（中國臺灣省臺北）和特許（新加坡）等晶圓廠已宣稱他們有意向量產(chǎn)化TSV制造，那么在IC制造工藝中制作通孔將成為一個更切實可行的選擇。3DIC優(yōu)勢3D集成電路在不同的應(yīng)用上面表現(xiàn)出不同的優(yōu)勢。得益于其較短和較低的電容互聯(lián)線，它可以在增強(qiáng)性能的同時降低其功率。例如我們將它應(yīng)用到邏輯電路的棧儲存上，就可以得出相對應(yīng)的效果。這種電路可以給類似手機(jī)的移動應(yīng)用提供一個較小的整體封裝。當(dāng)更多的小管芯被裝配來替代SOC之后，采用這種電路還能提高產(chǎn)量。當(dāng)電路的單獨處理的性能和集成度沒被強(qiáng)制

7、執(zhí)行，三維集成電路就也會允許模擬和數(shù)字IP去達(dá)到這個目標(biāo)。出于對其應(yīng)用目標(biāo)的考慮，人們對其比較成本和可靠性的討論莫衷一是。但在這個領(lǐng)域的發(fā)展過程中，還會有更大預(yù)期的提高。在接下來的兩三年，廠商將主要集中在利用硅互邊導(dǎo)電物（SiS的2.5D方法，這使基于目前方案的內(nèi)存、傳感器和混合信號設(shè)計的封裝更緊湊、帶寬更廣和集成度更高。SiS有著簡單和方便的熱管理等優(yōu)點。其需要的工具則有所增加：檢驗工具已經(jīng)延伸到處理新設(shè)計規(guī)格、管芯內(nèi)的排列。測試工具有新的性能，就是在堆棧和封包之后，利用設(shè)備去測試沒有物理訪問權(quán)限的芯片?，F(xiàn)在已經(jīng)研發(fā)出新的抽取模型去提供更精確的TSV建模，布線工具也有著一些額外的封裝底層協(xié)議

8、、布局和輸出性能。當(dāng)我們開始討論全3D這種利用TSV（硅穿孔）去將兩個或多個不同的，并也已經(jīng)過處理的帶有有源電路區(qū)的管芯連接起來的方法的時候。我們希望第一個應(yīng)用會是在邏輯電路上的內(nèi)存和傳感器，尤其是邏輯電路上的內(nèi)存。廣泛的I/O標(biāo)準(zhǔn)和通過TSV的驅(qū)動在電源管理方面有著非常吸引人的特性?；谠O(shè)計的硅穿孔的工具的發(fā)展延伸也有很大的影響力，與內(nèi)存BIST一起承擔(dān)起對堆棧存儲器的驗證和修復(fù)這個重要作用。盡管這經(jīng)常被稱為大規(guī)模的轉(zhuǎn)變，但我們希望在中期那些同類型邏輯分區(qū)跨過多樣芯片的應(yīng)用不多。例外的情況是對那些垂直傳送的信號會產(chǎn)生一個架構(gòu)上的優(yōu)勢。其中一個得益在GPU?，F(xiàn)實是這些架構(gòu)將會驅(qū)動分配，也會允許

9、利用當(dāng)前小幅度增強(qiáng)的布局技術(shù)執(zhí)行物理實現(xiàn)。從長遠(yuǎn)看來，同類型邏輯管芯3D堆棧的充分利用，或許是為了應(yīng)對晶體管擴(kuò)展這個最終目標(biāo)，這需要對設(shè)計流程進(jìn)行廣泛的轉(zhuǎn)變。這包括了設(shè)計和仿真技術(shù)，這使TSV能夠工作在有效電路區(qū)域，邏輯和物理設(shè)計工具集成在一起去達(dá)到管芯許可系統(tǒng)級別的最優(yōu)化，同時這也會改進(jìn)熱量和功率輸送、動力輸送、封裝設(shè)計和建模工具3DIC發(fā)展趨勢3DIC為未來芯片發(fā)展趨勢，其全新架構(gòu)帶來極大改變，英特爾即認(rèn)為，制程技術(shù)將邁入3D，未來勢必激勵技術(shù)創(chuàng)新。英特爾實驗室日前便宣布與工研院合作，共同合作開發(fā)3DIC架構(gòu)且具低功耗特性的內(nèi)存技術(shù)，此一技術(shù)未來將應(yīng)用在Ultrabook、平板計算機(jī)、智能

10、型手機(jī)等行動裝置，以及百萬兆級（Exascale）與超大云端數(shù)據(jù)中心（CloudMega-DataCenters）工研院認(rèn)為，英特爾擁有多項技術(shù)專利，與工研院3DIC研發(fā)基礎(chǔ)相互結(jié)合，應(yīng)可使臺灣產(chǎn)業(yè)關(guān)鍵自主技術(shù)，進(jìn)一步帶動相關(guān)產(chǎn)業(yè)鏈發(fā)展。封測業(yè)界認(rèn)為，近期半導(dǎo)體供應(yīng)鏈在投入3DIC研發(fā)方面有加速的現(xiàn)象，很多廠商都加入研發(fā)的供應(yīng)鏈中，包括晶圓廠、封測廠等，在3DIC的研發(fā)費用比2010年增加許多，這對發(fā)展3D產(chǎn)業(yè)是好事，預(yù)測3DIC應(yīng)可望于2013年出現(xiàn)大量生產(chǎn)的情況，應(yīng)可視為3DIC的量產(chǎn)元年。日月光指出，在邏輯與內(nèi)存芯片接合的接口標(biāo)準(zhǔn)即WideI/OMemoryBus，已于9月底塵埃落定，加入的半導(dǎo)體成員達(dá)上百家