ppt 21-25計算機組成原理

1、計算機組成原理計算機組成原理第5章 中央處理器5.3時序產生器和控制方式時序產生器和控制方式 l5.3.1時序信號的作用和體制l什么是時序l控制計算機在規(guī)定時間內按指定順序做動作的一種機制。l由指令周期的概念，從時間上來說，取指令事件發(fā)生在指令周期的第一個CPU周期中，即發(fā)生在“取指令”階段，而取數(shù)據(jù)事件發(fā)生在指令周期的后面幾個CPU周期中，即發(fā)生在“執(zhí)行指令”階段。從空間上來說，如果取出的代碼是指令，那么一定送往指令寄存器，如果取出的代碼是數(shù)據(jù)，那么一定送往運算器。l2. 時序信號的必要性l需要在一個CPU周期中，把時間分為若干個小段，以便規(guī)定在這一小段時間中CPU干什么，在那一小段時間中C

2、PU又干什么，這種時間約束對CPU來說是非常必要的，否則就可能造成丟失信息或導致錯誤的結果。因為時間的約束是如此嚴格，以至于時間進度既不能來得太早，也不能來得太晚。l所以，計算機的協(xié)調動作需要時間標志，而時間標志則是用時序信號來體現(xiàn)的。一般來說，操作控制器發(fā)出的各種控制信號都是時間因素(時序信號)和空間因素(部件位置)的函數(shù)。5.3時序產生器和控制方式時序產生器和控制方式 l5.3.1時序信號的作用和體制l時序信號的多級體制時序信號的多級體制 l主狀態(tài)周期主狀態(tài)周期節(jié)拍電位節(jié)拍電位節(jié)拍脈沖體制：節(jié)拍脈沖體制：一個節(jié)拍電位表示一個CPU周期的時間，它表示了一個較大的時間單位；在一個節(jié)拍電位中又包

3、含若干個節(jié)拍脈沖，以表示較小的時間單位；而主狀態(tài)周期可包含若干個節(jié)拍電位，所以它是最大的時間單位。主狀態(tài)周期可以用一個觸發(fā)器的狀態(tài)持續(xù)時間來表示。用于硬布線控制器l節(jié)拍電位節(jié)拍電位節(jié)拍脈沖體制：節(jié)拍脈沖體制：它只有一個節(jié)拍電位，在節(jié)拍電位中又包含若干個節(jié)拍脈沖(時鐘周期)。節(jié)拍電位表示一個CPU周期的時間，而節(jié)拍脈沖把一個CPU周期劃分成幾個較小的時間間隔。根據(jù)需要，這些時間間隔可以相等，也可以不相等。用于微程序控制器。 l5.3.2 時序信號產生器（）5.3時序產生器和控制方式時序產生器和控制方式5.3時序產生器和控制方式時序產生器和控制方式l5.3.2 時序信號產生器l1.時鐘脈沖源l用來

4、為環(huán)形脈沖發(fā)生器提供頻率穩(wěn)定且電平匹配的方波時鐘脈沖信號它通常由石英晶體振蕩器和與非門組成的正反饋振蕩電路組成，其輸出送至環(huán)形脈沖發(fā)生器。l2. 環(huán)形脈沖發(fā)生器l環(huán)形脈沖發(fā)生器的作用是產生一組有序的間隔相等或不等的脈沖序列，以便通過譯碼電路來產生最后所需的節(jié)拍脈沖。l為了在節(jié)拍脈沖上不帶干擾毛刺，環(huán)形脈沖發(fā)生器通常采用循環(huán)移位寄存器形式。 5.3時序產生器和控制方式時序產生器和控制方式l5.3.2 時序信號產生器l3節(jié)拍脈沖和讀寫時序的譯碼l圖518中的上半部示出了節(jié)拍脈沖和讀寫時序的譯碼邏輯。l假定在一個CPU周期中產生4個等間隔節(jié)拍脈沖，可以采用下面的譯碼邏輯：l讀/寫時序的譯碼邏輯表達式

5、： 5.3時序產生器和控制方式時序產生器和控制方式l5.3.2 時序信號產生器5.3時序產生器和控制方式時序產生器和控制方式l5.3.2 時序信號產生器5.3時序產生器和控制方式時序產生器和控制方式l5.3.2 時序信號產生器l4. 起?？刂七壿媗(1)CLRL系統(tǒng)Reset。QLl(2)啟動HD輸入H，啟動l(3)停機HD輸入L，停機l(4)脈沖信號選用T4的目的保證計算機可以在CPU周期的開始啟動計算機，在CPU周期的末尾停機，保證計算機指令執(zhí)行的完整。5.3時序產生器和控制方式時序產生器和控制方式l5.3.3控制方式控制方式l控制不同操作序列時序信號的方法，稱為控制器的控制方式。l1同步

6、控制方式l在任何情況下，已定的指令在執(zhí)行時所需的機器周期數(shù)和時鐘周期數(shù)都是固定不變的，稱為同步控制方式。根據(jù)不同情況，同步控制方式可選取如下方案：l (1)采用完全統(tǒng)一的機器周期執(zhí)行各種不同的指令。所有指令周期具有相同的節(jié)拍電位數(shù)和相同的節(jié)拍脈沖數(shù)。顯然，對簡單指令和簡單的操作來說，將造成時間浪費。l (2)采用不定長機器周期。將大多數(shù)操作安排在一個較短的機器周期內完成，對某些時間緊張的操作，則采取延長機器周期的辦法來解決。l (3)中央控制與局部控制結合。將大部分指令安排在固定的機器周期完成，稱為中央控制，對少數(shù)復雜指令(乘、除、浮點運算)采用另外的時序進行定時，稱為局部控制。l2異步控制方

7、式l異步控制方式的特點是：每條指令、每個操作控制信號需要多少時間就占用多少時間。這意味著每條指令的指令周期可由多少不等的機器周期數(shù)組成l3聯(lián)合控制方式l為同步控制和異步控制相結合的方式。l一種情況是，大部分操作序列安排在固定的機器周期中，對某些時間難以確定的操作則以執(zhí)行部件的“回答”信號作為本次操作的結束。l另一種情況是，機器周期的節(jié)拍脈沖數(shù)固定，但是各條指令周期的機器周期數(shù)不固定。5.4微程序控制器微程序控制器l5.4.1 微命令和微操作微命令和微操作l1. CPU與部件之間的聯(lián)系l（1）微命令；操作控制器發(fā)出的控制命令l（2）微操作；執(zhí)行部件的動作l（3）信號反饋l2. 相容微操作與互斥微

8、操作l相容微操作：可以同時有效的微操作，可以在一個CPU周期內同時出現(xiàn)l互斥微操作：不能同時有效的微操作，不能在一個CPU周期內同時出現(xiàn)。5.4微程序控制器微程序控制器l5.4.1 微命令和微操作微命令和微操作l3. CPU內數(shù)據(jù)通路l信號解釋：l1:BUSR1 2:BUSR2 3:BUSR3l4:R1X6:R2X 8:DRXl5:R3Y7:R2Y9:R1Xl+:算術加法-:算術減法M:X通過ALU5.4微程序控制器微程序控制器l5.4.2 微指令和微程序微指令和微程序l1. 什么是微指令l在一個CPU周期內，一組實現(xiàn)一定操作功能的微命令的組合。l2. 微指令格式 5.4微程序控制器微程序控制

9、器l5.4.2 微指令和微程序微指令和微程序l2. 微指令格式l （1）操作控制字段發(fā)送控制信號發(fā)出的信號都是原始信號，在整個CPU周期內有效，不能直接送給執(zhí)行部件，需要經(jīng)過時序部件處理后產生有時序的微操作信號后再送給各個執(zhí)行部件。l（2）順序控制字段確定下一條微指令的地址。后續(xù)微地址的確定方法有很多種，一般都采用直接后續(xù)微地址加測試轉移的方式。就是說，在微指令的順序控制字段中直接說明后續(xù)微地址，如果測試位為1，則按照測試規(guī)則進行轉移。 5.4微程序控制器微程序控制器l5.4.3 微程序控制器原理框圖微程序控制器原理框圖5.4微程序控制器微程序控制器l5.4.3 微程序控制器原理框圖微程序控制

10、器原理框圖l1. 控制存儲器l用來存放實現(xiàn)全部指令系統(tǒng)的微程序。對控制存儲器的要求是速度快，讀出周期要短。l2. 微指令寄存器l微指令寄存器用來存放由控制存儲器讀出的一條微指令信息。其中微地址寄存器決定將要訪問的下一條微指令的地址，而微命令寄存器則保存一條徽指令的操作控制字段和判別測試字段的信息，l3. 地址轉移邏輯l確定下一條微指令地址的判斷邏輯.5.4微程序控制器微程序控制器l5.4.4 微程序舉例微程序舉例-一位一位BCD碼加法微程序碼加法微程序l1. 算法基礎l加6調整的問題，在2.2定點加減法運算的“五、十進制加法器”中有詳細敘述。l如何判斷是否需要加6調整？l解決方法：先加6，如果

11、有進位則調整正確，運算結束；如果沒有進位則不應加6調整，需要減6，將加錯的6修正。 5.4微程序控制器微程序控制器l5.4.4 微程序舉例微程序舉例l2.微程序流程圖微程序流程圖l每一個方框為1個CPU周期l右上角數(shù)字為微指令入口微地址l右下角數(shù)字為后續(xù)微地址lP1為OP譯碼lP2為測試加6后是否有進位。 5.4微程序控制器微程序控制器l5.4.4 微程序舉例微程序舉例l3. 微指令微指令l（1）取指微指令）取指微指令入口微地址：入口微地址：0000，系統(tǒng)默認，系統(tǒng)默認后續(xù)微地址：需要測試后續(xù)微地址：需要測試OP獲得，獲得，0000為直接后續(xù)微地址為直接后續(xù)微地址0 0 0 0 0 0 0 0

12、 0 0 0 0 1 1 1 1 11 00 0 0 0l（2）R1+R2R2，加法，加法入口微地址；入口微地址；1010，OP譯碼得到譯碼得到后續(xù)微地址：后續(xù)微地址：10010 1 0 1 0 0 1 0 0 1 0 0 0 0 0 0 00 01 0 0 1l（3）R2+R3R2，加，加6入口微地址：入口微地址：1001，上一條微指令指定，上一條微指令指定后續(xù)微地址：需要測試進位位獲得，后續(xù)微地址：需要測試進位位獲得，0000為直接后續(xù)微地址為直接后續(xù)微地址0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 0 00 10 0 0 0l（4）R2-R3R2，減，減6入口微地址：入口

13、微地址：0001，測試進位位后獲得，測試進位位后獲得后續(xù)微地址：后續(xù)微地址：0000 0 1 0 0 0 1 0 0 1 0 0 1 1 1 1 1 10 00 0 0 05.4微程序控制器微程序控制器l5.4.5 CPU周期與指令周期的關系l一個指令周期由若干個CPU周期組成l每一個CPU周期執(zhí)行一條微指令l每一個指令周期執(zhí)行一條機器指令。5.4微程序控制器微程序控制器l5.4.6 機器指令與微指令的關系機器指令與微指令的關系l一條機器指令的執(zhí)行由若干條微指令組成的微程序實現(xiàn)。lCPU中微程序的執(zhí)行類似于計算機整機的機器語言程序的執(zhí)行。5.5微程序設計技術微程序設計技術 l設計微指令結構應當

14、追求的目標是：l1) 有利于縮短微指令字長度；l2) 有利于減小控制存儲器的容量；l3) 有利于提高微程序的執(zhí)行速度；l4) 有利于對微指令的修改；l5) 有利于提高微程序設計的靈活性。5.5微程序設計技術微程序設計技術 l5.5.1 微命令編碼 l1.直接表示法l上一節(jié)的微指令表示方式，速度快 l2.編碼表示法l把一組相斥性的微命令信號組成一個小組（即一個字段），然后通過小組（字段）譯碼器對每一個微命令信號進行譯碼，譯碼輸出作為操作控制信號。l速度稍慢5.5微程序設計技術微程序設計技術 l5.5.2微地址形成方法 l微指令執(zhí)行的順序控制問題，實際上是如何確定下一條微指令的地址問題。通常，產生

15、后繼微地址有兩種方法。l1計數(shù)器方式l在順序執(zhí)行微指令時，后繼微地址由現(xiàn)行微地址加上一個增量來產生；在非順序執(zhí)行微指令時，必須通過轉移方式l微指令的順序控制字段較短，微地址產生機構簡單。但是多路并行轉移功能較弱，速度較慢，靈活性較差。l2多路轉移方式l一條微指令具有多個轉移分支的能力稱為多路轉移。在多路轉移方式中，當微程序不產生分支時，后繼微地址直接由微指令的順序控制字段給出；當微程序出現(xiàn)分支時，有若干“后選”微地址可供選擇：即按順序控制字段的“判別測試”標志和“狀態(tài)條件”信息來選擇其中一個微地址，原理見圖p175頁5.24。l能以較短的順序控制字段配合，實現(xiàn)多路并行轉移，靈活性好，速度較快，

16、但轉移地址邏輯需要用組合邏輯方法設計。5.5微程序設計技術微程序設計技術 l5.5.3微指令格式 l1.水平微指令l一次能定義并執(zhí)行多個并行操作微命令的微指令，叫做水平型微指令。例如上一節(jié)中所講的微指令即為水平型微指令。 l2.垂直微指令（了解）l微指令中設置微操作碼字段，采用微操作碼編譯法，由微操作碼規(guī)定微指令的功能，稱為垂直型微指令。 5.5微程序設計技術微程序設計技術 l5.5.4微程序設計實例 l設計要點：l1.微指令格式的設計微指令格式的設計l總結數(shù)據(jù)通路的微操作信號，并設計成水平微指令的操作控制字段。l2.微操作序列的設計微操作序列的設計l按照指令執(zhí)行時的動作順序設計微操作信號的時

17、序。l3.微程序方框流程圖的設計微程序方框流程圖的設計l按照微操作序列設計微程序方框流程圖。l4.微地址的設計微地址的設計l確定每一條微指令的地址、后續(xù)微地址，以及微地址形成邏輯，順序控制字段的測試位設計。l5.形成微指令形成微指令l按照已經(jīng)設計好的微指令格式、微程序方框流程圖和微地址設計方案設計微程序的每一條微指令。 5.5微程序設計技術微程序設計技術 l設計實驗三中指令的微程序5.5微程序設計技術微程序設計技術 l指令執(zhí)行的前期準備l(01H)43HlAR寫入01HINPUT=01H, SWBL, ALUBH, CEH, WEL, LDDR1L, LDDR2L, LDARHl數(shù)據(jù)43寫入R

18、AMINPUT=43H, SWBL, ALUBH, CEL, WEH, LDDR1L, LDDR2L, LDARLlDR101HlINPUT=01H, SWBL, ALUBH, CEH, WEL, LDDR1H, LDDR2L, LDARLlDR202HlINPUT=02H, SWBL, ALUBH, CEH, WEL, LDDR1L, LDDR2H, LDARL5.5微程序設計技術微程序設計技術 lADD DR2, (DR1) 執(zhí)行的動作序列l(wèi)ARDR1SWBH, ALUBL, LDDR1L, LDDR2L, LDARH, CEH, WEL, (S3S0,M,CN)(H,H,H,H,H,H)lDR1RAMSWBH, ALUBH, LDDR1H, LDDR2L, LDARL, CEL, WELlDR2DR1+DR2SWBH, ALUBL, LDDR1L, LDDR2H, LDARL, CEH, WEL