實(shí)驗(yàn)07_SSI及MAXPLUS學(xué)習(xí)ppt課件

1、一、實(shí)驗(yàn)?zāi)康囊?、?shí)驗(yàn)?zāi)康?學(xué)會用學(xué)會用SSI(小規(guī)模集成電路構(gòu)成組合邏輯電路的小規(guī)模集成電路構(gòu)成組合邏輯電路的分析與設(shè)計(jì)方法分析與設(shè)計(jì)方法 掌握用可編程邏輯器件實(shí)現(xiàn)數(shù)字電路系統(tǒng)的設(shè)計(jì)方掌握用可編程邏輯器件實(shí)現(xiàn)數(shù)字電路系統(tǒng)的設(shè)計(jì)方法法 掌握掌握Muxplus軟件的使用軟件的使用實(shí)驗(yàn)實(shí)驗(yàn)10 SSI組合邏輯電路組合邏輯電路及及Muxplus實(shí)際實(shí)際1. 設(shè)計(jì)輸入設(shè)計(jì)輸入 以設(shè)計(jì)比較器為例，使用圖形輸入方式來完成輸以設(shè)計(jì)比較器為例，使用圖形輸入方式來完成輸入。設(shè)計(jì)輸入包括以下步驟：入。設(shè)計(jì)輸入包括以下步驟：（1創(chuàng)建一個(gè)新文件。創(chuàng)建一個(gè)新文件。（2輸入邏輯功能圖元。輸入邏輯功能圖元。（3保存文件并檢查

2、錯誤。保存文件并檢查錯誤。（4規(guī)定項(xiàng)目名稱。規(guī)定項(xiàng)目名稱。（5封鎖封鎖 Graphic Editor 窗口。窗口。二、MAX+PLUSII軟件使用 在此步驟中將創(chuàng)建一個(gè)名為在此步驟中將創(chuàng)建一個(gè)名為bijiaoqi.gdf 的文件。的文件。步驟如下：步驟如下：a. 進(jìn)入進(jìn)入 Altera 軟件包，軟件包， 如下圖如下圖（1創(chuàng)建一個(gè)新文件b. 選擇選擇 FileNew 菜單，或單擊菜單，或單擊 ， 彈出彈出 New 對話框。對話框。 圖形編輯輸入圖形編輯輸入 符號編輯輸入符號編輯輸入 文本編輯輸入文本編輯輸入 波形編輯輸入波形編輯輸入c. 選中選中 Graphic Editor file （圖形設(shè)

3、計(jì)文件單（圖形設(shè)計(jì)文件單選按鈕。選按鈕。d. 在下拉表框中選擇在下拉表框中選擇 .gdf 作為文件的擴(kuò)展名。單擊作為文件的擴(kuò)展名。單擊 ok 按鈕。彈出按鈕。彈出 Graphic Editor 窗口。窗口。 打開原理圖編輯器，進(jìn)入原理圖設(shè)計(jì)輸入電路打開原理圖編輯器，進(jìn)入原理圖設(shè)計(jì)輸入電路編輯狀態(tài)，如下圖所示：編輯狀態(tài)，如下圖所示：（2輸入邏輯功能圖元n在原理圖的空白處雙擊鼠標(biāo)左鍵或選擇在原理圖的空白處雙擊鼠標(biāo)左鍵或選擇 Symbol Enter Symbol 選項(xiàng)選項(xiàng) ，彈出，彈出 Enter Symbol 對話框。對話框?；蛴檬髽?biāo)點(diǎn)取雙擊）或用鼠標(biāo)點(diǎn)取雙擊）元件庫。元件庫。a. 如何放置器件

4、如何放置器件n在光標(biāo)處輸入元件名稱在光標(biāo)處輸入元件名稱n選取元件后按下選取元件后按下 ok 即可。即可。n如果安放相同元件，只要如果安放相同元件，只要按住按住Ctrl 鍵，同時(shí)用鼠標(biāo)鍵，同時(shí)用鼠標(biāo)拖動該元件復(fù)制即可。拖動該元件復(fù)制即可。 半加器所需元件和端口包括：輸入端口半加器所需元件和端口包括：輸入端口INPUT、與非門與非門NAND2、非門、非門NOT、輸出端口、輸出端口OUTPUT，它們，它們都在都在 Prim 庫中。下圖為比較器元件安放結(jié)果。庫中。下圖為比較器元件安放結(jié)果。b. 添加連線到器件的管腳上添加連線到器件的管腳上 雙擊輸入端口的雙擊輸入端口的 “PIN-NAME”，當(dāng)變成黑色

5、時(shí)，即可輸，當(dāng)變成黑色時(shí)，即可輸入標(biāo)記符并回車確認(rèn)。輸出端口標(biāo)記方法類似。半加器的輸入標(biāo)記符并回車確認(rèn)。輸出端口標(biāo)記方法類似。半加器的輸入端分別標(biāo)記為入端分別標(biāo)記為 A、B ，輸出端分別為，輸出端分別為 S、C 。c. 標(biāo)記輸入標(biāo)記輸入/輸出端口屬性輸出端口屬性 把鼠標(biāo)移到元件引腳附近，則鼠標(biāo)光標(biāo)自動由箭頭把鼠標(biāo)移到元件引腳附近，則鼠標(biāo)光標(biāo)自動由箭頭變?yōu)槭?，按住鼠?biāo)右鍵拖動，即可畫出連線。變?yōu)槭郑醋∈髽?biāo)右鍵拖動，即可畫出連線。 要保存文件，選擇要保存文件，選擇 FileSave As 選項(xiàng)，彈出選項(xiàng)，彈出 Save As 對話框。如下圖。對話框。如下圖。 在在 File Name 文本框

6、中文本框中輸入輸入 bijiaoqi.gdf ，并在，并在 Directories 列表框中選擇文列表框中選擇文件的保存目錄。件的保存目錄。 在在 MAX+PLUS 的有些版本中，保存文件目的有些版本中，保存文件目錄的路徑字符串中不能包含中文字符。錄的路徑字符串中不能包含中文字符。留意留意（3保存文件 為了確保輸入的邏輯正確，可以保存文件并檢查為了確保輸入的邏輯正確，可以保存文件并檢查錯誤。步驟如下：錯誤。步驟如下：選擇選擇 FileProjectSave & Check 選項(xiàng)選項(xiàng) ，這，這將保存上面編輯的文件，并檢查輸入中的錯誤。將保存上面編輯的文件，并檢查輸入中的錯誤。b. 如果沒

7、有出現(xiàn)錯誤，單擊如果沒有出現(xiàn)錯誤，單擊 OK 按鈕，關(guān)閉消息按鈕，關(guān)閉消息對話框。對話框。c. 單擊單擊 Compiler 窗口右上角的關(guān)閉按鈕，封鎖窗口右上角的關(guān)閉按鈕，封鎖 Compiler 窗口。窗口。（4檢查錯誤技巧：選擇技巧：選擇 FileProjectset project to current file選選項(xiàng)，可將當(dāng)前的設(shè)計(jì)文件指定為當(dāng)前項(xiàng)目。項(xiàng)，可將當(dāng)前的設(shè)計(jì)文件指定為當(dāng)前項(xiàng)目。 此操作在你打開幾此操作在你打開幾個(gè)原有項(xiàng)目文件時(shí)尤為個(gè)原有項(xiàng)目文件時(shí)尤為重要，否則容易出錯。重要，否則容易出錯。（1 1添加仿真激勵信號添加仿真激勵信號 a. 選擇選擇 MAX+plus Wave E

8、ditor 選項(xiàng)，彈出波形編選項(xiàng)，彈出波形編輯窗口。輯窗口。2. 電路仿真b. 將鼠標(biāo)移至空白處并單擊右鍵，出現(xiàn)對話框窗口將鼠標(biāo)移至空白處并單擊右鍵，出現(xiàn)對話框窗口 。c. 選擇選擇 Enter Node from SNF 選項(xiàng)并按鼠標(biāo)左鍵確認(rèn)，選項(xiàng)并按鼠標(biāo)左鍵確認(rèn)，出現(xiàn)如圖所示對話框。出現(xiàn)如圖所示對話框。單擊單擊 List List 和和 = = 按鈕，按鈕，選擇欲仿真的輸入選擇欲仿真的輸入/ /輸出端口。輸出端口。d. 電路輸入端口添加激勵信號電路輸入端口添加激勵信號 選中欲添加信號的管腳，窗口左邊的信號源按鈕變成可選中欲添加信號的管腳，窗口左邊的信號源按鈕變成可操作狀態(tài)。根據(jù)電路實(shí)際要求

9、選擇信號源種類。操作狀態(tài)。根據(jù)電路實(shí)際要求選擇信號源種類。 放大或縮小波形放大或縮小波形調(diào)整顯示區(qū)域的大小調(diào)整顯示區(qū)域的大小以低電平以低電平 0 （或高電平（或高電平 1覆蓋所選波形覆蓋所選波形以不定態(tài)以不定態(tài) X （或高阻態(tài)（或高阻態(tài) Z覆蓋所選波形覆蓋所選波形反轉(zhuǎn)所選波形的邏輯電平反轉(zhuǎn)所選波形的邏輯電平以時(shí)鐘波形覆蓋所選節(jié)點(diǎn)以時(shí)鐘波形覆蓋所選節(jié)點(diǎn)以計(jì)數(shù)序列覆蓋所選的單個(gè)組的全部或部分波形以計(jì)數(shù)序列覆蓋所選的單個(gè)組的全部或部分波形e. 為輸入端口添加信號為輸入端口添加信號 n選中選中A A 輸入端輸入端 n然后點(diǎn)擊窗口左側(cè)的時(shí)鐘信號然后點(diǎn)擊窗口左側(cè)的時(shí)鐘信號源圖標(biāo)源圖標(biāo)出現(xiàn)如圖所示的對話框。

10、出現(xiàn)如圖所示的對話框。 n選擇初始電平為選擇初始電平為“0”，時(shí)鐘周期為，時(shí)鐘周期為“200 ns”，倍數(shù)為，倍數(shù)為“1”（時(shí)（時(shí)鐘周期倍數(shù)只能為整數(shù)倍），單擊鐘周期倍數(shù)只能為整數(shù)倍），單擊 OK 確認(rèn)。確認(rèn)。 n 按同樣的方法為按同樣的方法為B輸入端添加激勵信號，時(shí)鐘周期倍數(shù)為輸入端添加激勵信號，時(shí)鐘周期倍數(shù)為A輸入端的輸入端的2倍。這樣我們就為倍。這樣我們就為A、B輸入端分別添加了時(shí)鐘周輸入端分別添加了時(shí)鐘周期為期為200 ns和和400 ns的激勵信號。的激勵信號。f. 保存激勵信號編輯結(jié)果保存激勵信號編輯結(jié)果 n點(diǎn)擊點(diǎn)擊 FileSave 菜菜單出現(xiàn)如圖所示對單出現(xiàn)如圖所示對話框。話框

11、。n文件名稱和原理圖文件名稱和原理圖文件一致，擴(kuò)展名文件一致，擴(kuò)展名為為“.scf” ，單擊，單擊OK保存激勵信號編輯保存激勵信號編輯結(jié)果。結(jié)果。n半加器的激勵信號半加器的激勵信號如圖所示。如圖所示。 電路仿真屬于設(shè)計(jì)校驗(yàn)，包括功能仿真前仿真電路仿真屬于設(shè)計(jì)校驗(yàn)，包括功能仿真前仿真和時(shí)序仿真后仿真）。由于時(shí)序仿真的結(jié)果比較接和時(shí)序仿真后仿真）。由于時(shí)序仿真的結(jié)果比較接近實(shí)際器件仿真的結(jié)果，因此本設(shè)計(jì)采用時(shí)序仿真。近實(shí)際器件仿真的結(jié)果，因此本設(shè)計(jì)采用時(shí)序仿真。 a. 選擇選擇MAX+plusSimulator選項(xiàng)，彈出仿真器窗口選項(xiàng)，彈出仿真器窗口 。b. 單擊單擊 Start 開始仿真開始仿真

12、 。c. 電路仿真完成后，單擊電路仿真完成后，單擊Open SCF 打開波形文件，打開波形文件，顯示電路的仿真結(jié)果。顯示電路的仿真結(jié)果。（2電路仿真d. 比較器電路的仿真結(jié)果如圖所示。比較器電路的仿真結(jié)果如圖所示。 檢查仿真結(jié)果是否正確，并觀察電路的時(shí)序及檢查仿真結(jié)果是否正確，并觀察電路的時(shí)序及延時(shí)情況延時(shí)情況 。（1選擇器件選擇器件a. 選擇選擇 AssignDevice 選項(xiàng)，彈出選項(xiàng)，彈出 Device 對話框。對話框。 b. 在在 Device Family 下拉列表框中選擇適下拉列表框中選擇適配器件的系列，在配器件的系列，在 Devices 中選擇器件中選擇器件的型號，然后單擊的型號

13、，然后單擊 OK 按鈕。按鈕。c. 如果不對適配器件的型號進(jìn)行選擇，該軟件將自動如果不對適配器件的型號進(jìn)行選擇，該軟件將自動選擇適合本電路的器件進(jìn)行編譯適配。選擇適合本電路的器件進(jìn)行編譯適配。（本設(shè)計(jì)中選擇（本設(shè)計(jì)中選擇ACEX1K系列的系列的EP1K30TC144-3器件）器件） 2. 電路編譯與適配（2編譯適配編譯適配選擇選擇 MAX+plusCompiler ，彈出，彈出 Compiler 窗口。窗口。 單擊單擊 Start 按鈕開始編譯并顯示編譯結(jié)果，生成按鈕開始編譯并顯示編譯結(jié)果，生成*. sof下載文件。下載文件。 選擇選擇 MAX+PlusFloorplan Editor選項(xiàng)，即

14、可打開平選項(xiàng)，即可打開平面底層編輯器窗口，出現(xiàn)如圖所示的芯片管腳分配圖。面底層編輯器窗口，出現(xiàn)如圖所示的芯片管腳分配圖。 這是由軟件自動分配的，用戶可根據(jù)需要隨意改變管這是由軟件自動分配的，用戶可根據(jù)需要隨意改變管腳分配，管腳的編輯過程如下。腳分配，管腳的編輯過程如下。 （3管腳的重新分配與定位 用鼠標(biāo)左鍵按住欲分配的輸入、輸出端口并拖用鼠標(biāo)左鍵按住欲分配的輸入、輸出端口并拖到下面芯片的相應(yīng)管腳上，然后松開，即可完成一到下面芯片的相應(yīng)管腳上，然后松開，即可完成一個(gè)管腳的重新分配。個(gè)管腳的重新分配。管腳的編輯過程：管腳重新分配時(shí)須注意的事項(xiàng)：管腳重新分配時(shí)須注意的事項(xiàng)： n芯片上有些特殊功能的管

15、腳如芯片上有些特殊功能的管腳如GNDGND、Global Global CLK CLK 等），進(jìn)行管腳編輯時(shí)不能使用。等），進(jìn)行管腳編輯時(shí)不能使用。n在器件選擇時(shí)如果選擇了在器件選擇時(shí)如果選擇了AutoAuto，則不允許對管腳，則不允許對管腳進(jìn)行再分配。進(jìn)行再分配。 n對管腳進(jìn)行重新分配后，必須再編譯一次，否則對管腳進(jìn)行重新分配后，必須再編譯一次，否則下載后的管腳還是自動分配的狀態(tài)。下載后的管腳還是自動分配的狀態(tài)。a. 選擇選擇 MAX+PlusProgrammer 選項(xiàng)，如果是第一次使用，選項(xiàng)，如果是第一次使用，將出現(xiàn)如圖所示的對話框。將出現(xiàn)如圖所示的對話框。 硬件類型選擇硬件類型選擇 “B

16、yteBlasterByteBlaster” 并單擊并單擊 OK OK 確認(rèn)。確認(rèn)。 4、對器件的編程下載 b. 選擇完下載文件后，單擊選擇完下載文件后，單擊 OK 確定，出現(xiàn)如圖所示的編程界確定，出現(xiàn)如圖所示的編程界面。面。 單擊單擊 Configure Configure 按鈕進(jìn)行下載編程。按鈕進(jìn)行下載編程。內(nèi)容內(nèi)容1 1 設(shè)計(jì)設(shè)計(jì)“大小比較電路大小比較電路”，實(shí)現(xiàn)并測試功能，實(shí)現(xiàn)并測試功能 設(shè)計(jì)一個(gè)能判斷一位二進(jìn)制數(shù)設(shè)計(jì)一個(gè)能判斷一位二進(jìn)制數(shù)A A與與B B大小大小的比較電路的比較電路 。 寫出設(shè)計(jì)過程，畫出邏輯電路圖寫出設(shè)計(jì)過程，畫出邏輯電路圖 畫將畫將A A、B B分別接數(shù)據(jù)開關(guān)，分

17、別接數(shù)據(jù)開關(guān)，L1L1、L2L2、L3L3接接LEDLED。測試結(jié)果記入表中。測試結(jié)果記入表中二、實(shí)驗(yàn)內(nèi)容：二、實(shí)驗(yàn)內(nèi)容：74LS151的介紹的介紹74LS151功能表 74LS151數(shù)據(jù)選擇器除了有數(shù)據(jù)選擇功能外，還可以作邏輯函數(shù)產(chǎn)生器。 14131211123410916567158VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y W ST GND74LS151 8選1數(shù) 據(jù) 選 擇 器地 址使能輸 出A2 A1 A0STY 10 10 0 00D0 0 0 10D1 0 1 00D2 0 1 10D3 1 0 00D4 1 0 10D5 1 1 00D6 1 1

18、 10D7 內(nèi)容內(nèi)容2 設(shè)計(jì)數(shù)據(jù)選擇器設(shè)計(jì)數(shù)據(jù)選擇器 現(xiàn)有三個(gè)數(shù)據(jù)分別為：現(xiàn)有三個(gè)數(shù)據(jù)分別為：D0接地，接地，D1= +5V直直流電壓，流電壓，D2 為為50HZ正方波，正方波，D3 為為1KHZ正正方波；方波； A、B為數(shù)據(jù)選擇器控制端，接數(shù)據(jù)開關(guān)，改為數(shù)據(jù)選擇器控制端，接數(shù)據(jù)開關(guān)，改變變A、B電平，用示波器記錄輸出端分別得到電平，用示波器記錄輸出端分別得到的的D0、D1、D2、D3波形，分別繪制出來。波形，分別繪制出來。 內(nèi)容內(nèi)容3 3：交通信號燈監(jiān)視電路：交通信號燈監(jiān)視電路 理論分析理論分析 靜態(tài)測試靜態(tài)測試 結(jié)果記入表結(jié)果記入表 芯片管腳圖芯片管腳圖 141312111234109856774LS00 四 2 輸入與非門VCC 4B 4A 4Y 3B 3A 3Y& 1A 1B 1Y 2A 2B 2Y GND 141312111234109856774LS04