計(jì)算機(jī)組成原理 3.4 只讀存儲(chǔ)器和閃速存儲(chǔ)器

1、3.4只讀存儲(chǔ)器和閃速存儲(chǔ)只讀存儲(chǔ)器和閃速存儲(chǔ)器器n一、只讀存儲(chǔ)器一、只讀存儲(chǔ)器ROMn分類(lèi)：分類(lèi)：n掩膜掩膜ROMn可編程可編程ROM：一次編程：一次編程PROM，多次編程，多次編程EPROM和和EEPROM1.掩膜ROMn存儲(chǔ)內(nèi)容固定(出廠時(shí))2.可編程ROMn有PROM、EPROM、EEPROMPROM一次編程，不能修改EPROM-光可擦除可編程n存儲(chǔ)元-帶浮空柵n當(dāng)G1有電子積累時(shí)，MOS管的開(kāi)啟電壓變高，即使G2加高電平，仍不導(dǎo)通，“0”，反之“1”n寫(xiě)入(25V脈沖)n紫外線(xiàn)擦除EPROM實(shí)例：實(shí)例：2716工作時(shí)為只讀EEPROM-電擦除可編程n存儲(chǔ)元-浮空柵n寫(xiě)入與擦除均用電(

2、20V脈沖)n允許改寫(xiě)上千次，數(shù)據(jù)可存儲(chǔ)20年以久二二.FLASH存儲(chǔ)器存儲(chǔ)器閃速存儲(chǔ)器的基本存儲(chǔ)元：閃速存儲(chǔ)器的基本存儲(chǔ)元：EPROM增增加了電寫(xiě)入和編程次數(shù)能力的設(shè)計(jì)加了電寫(xiě)入和編程次數(shù)能力的設(shè)計(jì)優(yōu)點(diǎn)：優(yōu)點(diǎn)：在線(xiàn)讀寫(xiě)（高速度）在線(xiàn)讀寫(xiě)（高速度）高密度高密度永久存儲(chǔ)永久存儲(chǔ)有可能使現(xiàn)有的存有可能使現(xiàn)有的存儲(chǔ)體系發(fā)生一次革儲(chǔ)體系發(fā)生一次革命性的變化命性的變化P86，表3.3復(fù)習(xí)n簡(jiǎn)述ROM的類(lèi)別，每類(lèi)ROM的特性n判斷：ROM的特點(diǎn)是只能讀出數(shù)據(jù)，不能寫(xiě)入數(shù)據(jù)n簡(jiǎn)述閃速存儲(chǔ)器的優(yōu)點(diǎn)3.5并行存儲(chǔ)器并行存儲(chǔ)器-辦法辦法一、雙端口存儲(chǔ)器：一、雙端口存儲(chǔ)器：同一個(gè)存儲(chǔ)器具有兩組相互獨(dú)立的讀寫(xiě)控制線(xiàn)路

3、雙端口存儲(chǔ)器沖突問(wèn)題雙端口存儲(chǔ)器沖突問(wèn)題n當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫(xiě)操作，一定不會(huì)發(fā)生沖突。 n當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫(xiě)沖突。 二、多模塊交叉存儲(chǔ)器二、多模塊交叉存儲(chǔ)器順序、交叉順序、交叉2.多模塊交叉存儲(chǔ)器的基本結(jié)構(gòu) （四模塊）連續(xù)讀取x個(gè)數(shù)據(jù)時(shí)【例4】 設(shè)存儲(chǔ)器容量為32字，字長(zhǎng)64位，模塊數(shù)m=4。存儲(chǔ)周期T= 200 ns，數(shù)據(jù)總線(xiàn)寬度為64位，總線(xiàn)傳送周期=50ns。 若連續(xù)讀出4個(gè)字，問(wèn)順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬各是多少?n順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出m=4個(gè)字的信息總量都是：q=64位4=256位n順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出4

4、個(gè)字所需的時(shí)間分別是：nt2=mT=4200ns=800ns;nt1=T+(m-1)=200ns+350ns=350nsn四次順序存儲(chǔ)器和交叉存儲(chǔ)器的帶寬分別是：nW2=q/t2=256(810-7)=32107位/s; n W1=q/t1=256(3510-7)=73107位/s3.二模塊交叉存儲(chǔ)器舉例三、相聯(lián)存儲(chǔ)器：按內(nèi)容訪三、相聯(lián)存儲(chǔ)器：按內(nèi)容訪用于虛擬存儲(chǔ)器中存放分段表、頁(yè)表和快表；在高速緩沖存儲(chǔ)器中，相聯(lián)存儲(chǔ)器作為存放cache的行地址之用。小結(jié)3.5 并行存儲(chǔ)器雙端口存儲(chǔ)器沖突與不沖突多模塊交叉存儲(chǔ)器-用地址低位作模塊選擇思考，P102，83.6cache存儲(chǔ)器存儲(chǔ)器n一、基本原理

5、一、基本原理n1.cache是高速緩沖存儲(chǔ)器，是主存與是高速緩沖存儲(chǔ)器，是主存與CPU之之間的緩存。間的緩存。n匹配速度匹配速度n二級(jí)二級(jí)cachenCache的功能全部的功能全部n由硬件實(shí)現(xiàn)由硬件實(shí)現(xiàn) 2、cache的基本原理的基本原理nCache與主存劃分相同大小的塊nCPU與cache之間的數(shù)據(jù)交換是以字為單位，而cache與主存之間的數(shù)據(jù)交換是以塊為單位。nCAM中存放已在CACHE中內(nèi)容的地址 其中有什么問(wèn)題要討論：命中率地址映射替換策略寫(xiě)策略3、cache的的命中命中率率n h= Nc/(Nc+Nm)n則則cache/主存系統(tǒng)的平均訪問(wèn)時(shí)間主存系統(tǒng)的平均訪問(wèn)時(shí)間ta為：為：ta=h

6、tc+(1-h)tm n目標(biāo)是目標(biāo)是Ta接近接近Tc,硬件代價(jià)最小硬件代價(jià)最小 n訪問(wèn)效率訪問(wèn)效率 e=tc/ta 例6. CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知cache存取周期為50ns，主存存取周期250ns，求cache/主存系統(tǒng)的效率和平均訪問(wèn)時(shí)間。 n【解】nh=Nc/(Nc+Nm)=1900/(1900+100)=0.95nta=htc+(1-h)tmn =0.9550+0.05250=60nsn效率e50/60=0.833二、主存與二、主存與cache的的地址映射地址映射1.全相聯(lián)映射方式全相聯(lián)映射方式2.直接映射方式直接

7、映射方式3.組相聯(lián)映射方式組相聯(lián)映射方式比較i=j mod m三、替換策略三、替換策略n為什么要有替換策略，目標(biāo)是什么？為什么要有替換策略，目標(biāo)是什么？n與與cache的組織方式相關(guān)的組織方式相關(guān)(p98)n1.最不經(jīng)常使用（最不經(jīng)常使用（LFU）算法算法n2.近期最少使用（近期最少使用（LRU）算法算法n3.隨機(jī)替換隨機(jī)替換四、四、cache的寫(xiě)操作策略的寫(xiě)操作策略n寫(xiě)回問(wèn)題是什么問(wèn)題？寫(xiě)回問(wèn)題是什么問(wèn)題？n寫(xiě)回代價(jià)與數(shù)據(jù)一致性寫(xiě)回代價(jià)與數(shù)據(jù)一致性n1.寫(xiě)回法寫(xiě)回法-命中、未命中命中、未命中n2.全寫(xiě)法全寫(xiě)法-命中、未命中命中、未命中n3.寫(xiě)一次法寫(xiě)一次法-第第1次命中時(shí)，寫(xiě)回主存次命中時(shí)，

8、寫(xiě)回主存Pentium 4的cache組織n386,486,P1 2 3 4(P100讀)n內(nèi)部三級(jí)cachen亂序執(zhí)行微指令n中間結(jié)果存入寄存器CPU內(nèi)小結(jié)：小結(jié)：n一、基本原理一、基本原理n二、主存與二、主存與cache的的地址映射地址映射n三、替換策略與三、替換策略與cache的組織方式相關(guān)的組織方式相關(guān)n四、四、cache的寫(xiě)操作策略的寫(xiě)操作策略n五、思考：五、思考：P102,9-15習(xí)題15.假設(shè)主存容量16M32位，cache容量64K*32位。主存與cache之間以每塊4*32位大小傳送數(shù)據(jù)，請(qǐng)確定直接映射方式的有關(guān)參數(shù)，并畫(huà)出主存地址格式。n主存16M32位（24位地址）n每塊

9、4*32位n則主存有4M塊nCache 64k32位n每行4*32位n則Cache有16K行n主存地址(24)nTag行號(hào)字n8位14位2位nCache的CAM容量n214行*8位習(xí)題15.假設(shè)主存容量16M32位，cache容量64K*32位。主存與cache之間以每塊4*32位大小傳送數(shù)據(jù)，請(qǐng)確定直接映射方式的有關(guān)參數(shù)，并畫(huà)出主存地址格式。n答案總結(jié)n1.有關(guān)參數(shù)n主存塊數(shù)4Mnm=16K，w=2nr=14，s-r=8, s=22nCAM容量214行*8位n2.主存地址格式n8位14位2位CPU給出一訪問(wèn)內(nèi)存的地址習(xí)題15（變換一下）假設(shè)主存容量16M32位，cache容量64K*32位。主存與cache之間以每塊4*32位大小傳送數(shù)據(jù)，請(qǐng)確定全相聯(lián)映射方式的有關(guān)參數(shù)，并畫(huà)出主存地址格式。n主存16M32位（24位地址）n每塊4*32位n則主存有4M塊nCache 64k32位n每行4*32位n則Cache有16K行n主存地址(24)n塊號(hào)字n22位2位nCache的CAM容量n214行*22位當(dāng)CPU給出一訪問(wèn)內(nèi)存的地址習(xí)題15（再變換一下）假設(shè)主存容量16M32位，cache容量64K*32位。主存與cache之間以每塊4*32位大小傳送數(shù)據(jù)，請(qǐng)確定組相聯(lián)映射方式的有關(guān)參數(shù)，并畫(huà)出主存地址格式。還缺少一參