電路與電子技術(shù)簡(jiǎn)明教程-邏輯代數(shù)基礎(chǔ)

1、電路與電子技術(shù)簡(jiǎn)明教程-邏輯代數(shù)基礎(chǔ)7. 數(shù)制和數(shù)碼7.數(shù)制和數(shù)碼十進(jìn)制7.1.1一般用數(shù)字表示物理量時(shí)，一般用數(shù)字表示物理量時(shí)， 僅有一位數(shù)碼往往不夠，僅有一位數(shù)碼往往不夠， 人們經(jīng)常人們經(jīng)常會(huì)使用進(jìn)位計(jì)數(shù)構(gòu)成的多位數(shù)碼來使用。人們把多位數(shù)碼中每會(huì)使用進(jìn)位計(jì)數(shù)構(gòu)成的多位數(shù)碼來使用。人們把多位數(shù)碼中每一位的構(gòu)成方法及從低位到高位的進(jìn)位規(guī)則稱為數(shù)制。一位的構(gòu)成方法及從低位到高位的進(jìn)位規(guī)則稱為數(shù)制。第七章 邏輯代數(shù)基礎(chǔ)日常生活中使用最多的就是十進(jìn)制，日常生活中使用最多的就是十進(jìn)制， 有有 十個(gè)數(shù)碼，十個(gè)數(shù)碼， 基數(shù)為基數(shù)為 。各個(gè)數(shù)碼處于十進(jìn)制的不同數(shù)位時(shí)，各個(gè)數(shù)碼處于十進(jìn)制的不同數(shù)位時(shí)， 所代表

2、的數(shù)值不同，所代表的數(shù)值不同， 即所對(duì)應(yīng)的權(quán)值即所對(duì)應(yīng)的權(quán)值不同。其中低位和相鄰高位之間的關(guān)系是不同。其中低位和相鄰高位之間的關(guān)系是“逢十進(jìn)一逢十進(jìn)一” ， 故稱為十進(jìn)制。故稱為十進(jìn)制。任何一個(gè)十進(jìn)制數(shù)任何一個(gè)十進(jìn)制數(shù)D 可展開為可展開為7.數(shù)制和數(shù)碼八進(jìn)制和十六進(jìn)制7.1.3第七章 邏輯代數(shù)基礎(chǔ)二進(jìn)制數(shù)只有二進(jìn)制數(shù)只有 和和 兩個(gè)數(shù)值，兩個(gè)數(shù)值， 運(yùn)算簡(jiǎn)單，運(yùn)算簡(jiǎn)單， 有布爾代數(shù)作理有布爾代數(shù)作理論基礎(chǔ)，論基礎(chǔ)， 所以在數(shù)字電路中常用二進(jìn)制數(shù)完成運(yùn)算，所以在數(shù)字電路中常用二進(jìn)制數(shù)完成運(yùn)算， 每位二進(jìn)每位二進(jìn)制數(shù)的權(quán)是制數(shù)的權(quán)是 的冪。的冪。 ，其運(yùn)算規(guī)則為，其運(yùn)算規(guī)則為“逢逢二進(jìn)一，二進(jìn)一，

3、 借一作二借一作二” 。7.數(shù)制和數(shù)碼十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換7.1.2第七章 邏輯代數(shù)基礎(chǔ).二進(jìn)制轉(zhuǎn)換為十進(jìn)制.二進(jìn)制轉(zhuǎn)換為十進(jìn)制二進(jìn)制轉(zhuǎn)換為十進(jìn)制 于是將一非十進(jìn)制于是將一非十進(jìn)制數(shù)按權(quán)展開成一個(gè)多項(xiàng)式，數(shù)按權(quán)展開成一個(gè)多項(xiàng)式， 每項(xiàng)是該項(xiàng)數(shù)碼與相應(yīng)權(quán)值的乘每項(xiàng)是該項(xiàng)數(shù)碼與相應(yīng)權(quán)值的乘積，積， 把等值的數(shù)碼和權(quán)用等值十進(jìn)制表示即可。把等值的數(shù)碼和權(quán)用等值十進(jìn)制表示即可。7.數(shù)制和數(shù)碼十進(jìn)制與二進(jìn)制之間的轉(zhuǎn)換7.1.4第七章 邏輯代數(shù)基礎(chǔ).十進(jìn)制轉(zhuǎn)換為二進(jìn)制） 整數(shù)部分的轉(zhuǎn)換整數(shù)部分的轉(zhuǎn)換整數(shù)部分的轉(zhuǎn)換采用基數(shù)連除法。所謂基數(shù)連除法就是用目的整數(shù)部分的轉(zhuǎn)換采用基數(shù)連除法。所謂基數(shù)連除法就是用

4、目的數(shù)制的基數(shù)去除十進(jìn)制整數(shù)，數(shù)制的基數(shù)去除十進(jìn)制整數(shù)， 第一次所得余數(shù)為目的數(shù)的最第一次所得余數(shù)為目的數(shù)的最低位，低位， 得到的商再除基數(shù)，得到的商再除基數(shù)， 直到所得商為直到所得商為 ， 所得余數(shù)為目所得余數(shù)為目的數(shù)最高位。的數(shù)最高位。） 小數(shù)部分的轉(zhuǎn)換小數(shù)部分的轉(zhuǎn)換小數(shù)部分的轉(zhuǎn)換采用基數(shù)連乘法。所謂基數(shù)連乘法，小數(shù)部分的轉(zhuǎn)換采用基數(shù)連乘法。所謂基數(shù)連乘法， 就是用就是用該小數(shù)乘目的數(shù)制的基數(shù)，該小數(shù)乘目的數(shù)制的基數(shù)， 第一次乘的結(jié)果的整數(shù)部分為目第一次乘的結(jié)果的整數(shù)部分為目的數(shù)的小數(shù)的最高位，的數(shù)的小數(shù)的最高位， 其小數(shù)部分再乘基數(shù)，其小數(shù)部分再乘基數(shù)， 所得結(jié)果的整所得結(jié)果的整數(shù)部分為

5、目的數(shù)小數(shù)的次高位，數(shù)部分為目的數(shù)小數(shù)的次高位， 以此類推，以此類推， 直到小數(shù)部分為直到小數(shù)部分為 ， 或達(dá)到要求精度為止?；蜻_(dá)到要求精度為止。7.數(shù)制和數(shù)碼BCD 編碼7.1.5第七章 邏輯代數(shù)基礎(chǔ)1. 編碼在數(shù)字系統(tǒng)中，在數(shù)字系統(tǒng)中， 各種數(shù)值需要轉(zhuǎn)換為二進(jìn)制代碼才能進(jìn)行處各種數(shù)值需要轉(zhuǎn)換為二進(jìn)制代碼才能進(jìn)行處理，理， 而人們習(xí)慣使用的是十進(jìn)制數(shù)。這樣就產(chǎn)生了用而人們習(xí)慣使用的是十進(jìn)制數(shù)。這樣就產(chǎn)生了用 位二位二進(jìn)制來表示進(jìn)制來表示 位十進(jìn)制的編碼方法。這種用于表示十進(jìn)制的位十進(jìn)制的編碼方法。這種用于表示十進(jìn)制的二進(jìn)制代碼稱為二十進(jìn)制代碼（二進(jìn)制代碼稱為二十進(jìn)制代碼（Binary Cod

6、ed Decimal） ， 簡(jiǎn)稱為簡(jiǎn)稱為BCD 碼碼8421 編碼是編碼是BCD 編碼中使用最多的一種編碼形式，編碼中使用最多的一種編碼形式， 是有權(quán)是有權(quán)碼（從高位到低位）碼（從高位到低位） 其四位的權(quán)分別是其四位的權(quán)分別是 、 、 、 。如果把每一個(gè)碼看成如果把每一個(gè)碼看成 個(gè)個(gè) 位二進(jìn)制，位二進(jìn)制， 則代碼的數(shù)值正好則代碼的數(shù)值正好等于其所代表的十進(jìn)制大小。等于其所代表的十進(jìn)制大小。7.數(shù)制和數(shù)碼BCD 編碼7.1.5第七章 邏輯代數(shù)基礎(chǔ)2. 編碼 碼也是一種有權(quán)碼，碼也是一種有權(quán)碼， 該碼也是用該碼也是用 位二進(jìn)制代碼位二進(jìn)制代碼來表示來表示 位十進(jìn)制數(shù)，位十進(jìn)制數(shù)， 從高位到低位的權(quán)

7、分別是從高位到低位的權(quán)分別是 、 、 、 。 的權(quán)展開式可寫成：的權(quán)展開式可寫成：7.數(shù)制和數(shù)碼BCD 編碼7.1.5第七章 邏輯代數(shù)基礎(chǔ).余 碼余余 碼也是用碼也是用 位二進(jìn)制代碼表示位二進(jìn)制代碼表示 位十進(jìn)制數(shù)，位十進(jìn)制數(shù)， 由于它由于它是在是在BCD 碼上加碼上加 得到的，得到的， 所以這種編碼所以這種編碼方式稱為余方式稱為余 碼。碼。第七章 邏輯代數(shù)基礎(chǔ)7.2 基本邏輯關(guān)系7.2 基本邏輯關(guān)系與邏輯7.2.1第七章 邏輯代數(shù)基礎(chǔ)圖（圖（a） 表示一個(gè)簡(jiǎn)單的與邏輯電路，表示一個(gè)簡(jiǎn)單的與邏輯電路， 只有當(dāng)只有當(dāng)A 和和B 同時(shí)接同時(shí)接通時(shí)，通時(shí)， 燈才會(huì)亮。燈才會(huì)亮。7.2 基本邏輯關(guān)系與

8、邏輯7.2.1第七章 邏輯代數(shù)基礎(chǔ)A 和和B 只要有只要有 個(gè)不接通或者二者均不通，個(gè)不接通或者二者均不通， 燈不亮，燈不亮， 其真其真值表如圖（值表如圖（b） 表示。表示。7.2 基本邏輯關(guān)系與邏輯7.2.1第七章 邏輯代數(shù)基礎(chǔ)如果用二值邏輯如果用二值邏輯 和和 來表示，來表示， 并設(shè)開關(guān)不通和燈不亮均并設(shè)開關(guān)不通和燈不亮均用用 表示，表示， 開關(guān)接通和燈亮用開關(guān)接通和燈亮用 表示，表示， 則得圖（則得圖（c） ， 其其中中F 表示燈的狀態(tài)。用邏輯表達(dá)式來描述，表示燈的狀態(tài)。用邏輯表達(dá)式來描述， 可寫為可寫為7.2 基本邏輯關(guān)系與邏輯7.2.1第七章 邏輯代數(shù)基礎(chǔ)也有用符號(hào)也有用符號(hào) 、 表

9、示與運(yùn)算的。用與邏輯門實(shí)現(xiàn)與運(yùn)算，表示與運(yùn)算的。用與邏輯門實(shí)現(xiàn)與運(yùn)算， 其邏輯符號(hào)如圖（其邏輯符號(hào)如圖（d） 所示。所示。7.2 基本邏輯關(guān)系或邏輯7.2.2第七章 邏輯代數(shù)基礎(chǔ)圖（圖（a） 表示一個(gè)簡(jiǎn)單的或邏輯電路，表示一個(gè)簡(jiǎn)單的或邏輯電路， 電壓通過開關(guān)電壓通過開關(guān)A 或者或者B 向燈泡供電。只要開關(guān)向燈泡供電。只要開關(guān)A 或或B 接通或二者都接通，接通或二者都接通， 則燈亮則燈亮，7.2 基本邏輯關(guān)系或邏輯7.2.2第七章 邏輯代數(shù)基礎(chǔ)當(dāng)當(dāng)A 和和B 都不通，都不通， 則燈不亮。其真值表如圖（則燈不亮。其真值表如圖（b） 所示。所示。7.2 基本邏輯關(guān)系或邏輯7.2.2第七章 邏輯代數(shù)基

10、礎(chǔ)用用 和和 真值表表示，真值表表示， 則得則得圖（圖（c） 。若用邏輯表達(dá)式來。若用邏輯表達(dá)式來描述，描述， 則可寫為則可寫為式中式中“ ” 表示表示A 與與B 的或運(yùn)的或運(yùn)算，算， 也表示邏輯加。在某些文也表示邏輯加。在某些文獻(xiàn)里，獻(xiàn)里， 也有用符號(hào)也有用符號(hào) 、表示表示或運(yùn)算的。用與邏輯門實(shí)現(xiàn)或或運(yùn)算的。用與邏輯門實(shí)現(xiàn)或運(yùn)算，運(yùn)算， 其邏輯符號(hào)如圖（其邏輯符號(hào)如圖（d） 所示。所示。7.2 基本邏輯關(guān)系或邏輯7.2.2第七章 邏輯代數(shù)基礎(chǔ)用用 和和 真值表表示，真值表表示， 則得則得圖（圖（c） 。若用邏輯表達(dá)式來。若用邏輯表達(dá)式來描述，描述， 則可寫為則可寫為式中式中“ ” 表示表示A

11、 與與B 的或運(yùn)的或運(yùn)算，算， 也表示邏輯加。在某些文也表示邏輯加。在某些文獻(xiàn)里，獻(xiàn)里， 也有用符號(hào)也有用符號(hào) 、表示表示或運(yùn)算的。用與邏輯門實(shí)現(xiàn)或或運(yùn)算的。用與邏輯門實(shí)現(xiàn)或運(yùn)算，運(yùn)算， 其邏輯符號(hào)如圖（其邏輯符號(hào)如圖（d） 所示。所示。7.2 基本邏輯關(guān)系非邏輯7.2.3第七章 邏輯代數(shù)基礎(chǔ)如圖（如圖（a） 所示，所示， 電壓通過開關(guān)電壓通過開關(guān)A 向燈供電。當(dāng)開關(guān)向燈供電。當(dāng)開關(guān)A 接通，接通， 燈不亮，燈不亮， 當(dāng)當(dāng)A 不通，不通， 則燈亮。則燈亮。7.2 基本邏輯關(guān)系非邏輯7.2.3第七章 邏輯代數(shù)基礎(chǔ)其真值表如圖（其真值表如圖（b） 所示。因此可總結(jié)出第三種邏輯關(guān)系：所示。因此可總結(jié)

12、出第三種邏輯關(guān)系： 一個(gè)事件（燈亮）一個(gè)事件（燈亮） 的發(fā)生是以其相反的條件作為依據(jù)。的發(fā)生是以其相反的條件作為依據(jù)。7.2 基本邏輯關(guān)系非邏輯7.2.3第七章 邏輯代數(shù)基礎(chǔ)用用 和和 真值表表示，真值表表示， 則得則得圖（圖（c） 。若用邏輯表達(dá)式來。若用邏輯表達(dá)式來描述，描述， 則可寫為則可寫為式中，式中， 字母字母A 上方的短劃線上方的短劃線“ ” 表示非運(yùn)算表示非運(yùn)算7.2 基本邏輯關(guān)系非邏輯7.2.3第七章 邏輯代數(shù)基礎(chǔ)用與邏輯門實(shí)現(xiàn)或運(yùn)算，用與邏輯門實(shí)現(xiàn)或運(yùn)算， 其邏輯符號(hào)如圖（其邏輯符號(hào)如圖（d） 所示。所示。7.2 基本邏輯關(guān)系其他邏輯關(guān)系7.2.4第七章 邏輯代數(shù)基礎(chǔ)在數(shù)字系

13、統(tǒng)中，在數(shù)字系統(tǒng)中， 除了與門、或門、非門外，除了與門、或門、非門外， 還有廣泛使用的與還有廣泛使用的與非門、或非門、與或非門、異或門、同或門等復(fù)合門電路。這非門、或非門、與或非門、異或門、同或門等復(fù)合門電路。這些門的邏輯關(guān)系都是由些門的邏輯關(guān)系都是由“與與” 、“或或” 、“非非” 三種基本邏三種基本邏輯關(guān)系組合得到的，輯關(guān)系組合得到的， 故稱為復(fù)合邏輯。故稱為復(fù)合邏輯。“與非與非” 邏輯（邏輯（NAND Logic） 運(yùn)算實(shí)現(xiàn)先運(yùn)算實(shí)現(xiàn)先“與與” 后后“非非” 的的邏輯運(yùn)算。其表達(dá)式為邏輯運(yùn)算。其表達(dá)式為.“與非” 邏輯7.2 基本邏輯關(guān)系其他邏輯關(guān)系7.2.4第七章 邏輯代數(shù)基礎(chǔ)“或非或

14、非” 邏輯（邏輯（NOR Logic） 運(yùn)算實(shí)現(xiàn)先運(yùn)算實(shí)現(xiàn)先“或或” 后后“非非” 的的邏輯運(yùn)算。其表達(dá)式為邏輯運(yùn)算。其表達(dá)式為其邏輯符號(hào)如圖（其邏輯符號(hào)如圖（a） ， 真值表如圖（真值表如圖（b） 所示，所示， 其邏輯關(guān)系其邏輯關(guān)系為：為： “有有 出出 ，全，全 為為”2. “或非” 邏輯7.2 基本邏輯關(guān)系其他邏輯關(guān)系7.2.4第七章 邏輯代數(shù)基礎(chǔ)“與或非與或非” 邏輯運(yùn)算實(shí)現(xiàn)先邏輯運(yùn)算實(shí)現(xiàn)先“與與” 后后“或或” 再再“非非” 的邏輯的邏輯運(yùn)算。其表達(dá)式為運(yùn)算。其表達(dá)式為其邏輯符號(hào)如圖所示。其邏輯符號(hào)如圖所示。3. “與或非” 邏輯7.2 基本邏輯關(guān)系其他邏輯關(guān)系7.2.4第七章 邏輯

15、代數(shù)基礎(chǔ)“異或異或” 邏輯（邏輯（XOR Logic） 運(yùn)算時(shí)將兩路輸入進(jìn)行比較，運(yùn)算時(shí)將兩路輸入進(jìn)行比較， 不相同輸出為不相同輸出為 ， 相同輸相同輸出為出為 。異或?qū)?yīng)的邏輯。異或?qū)?yīng)的邏輯表達(dá)式為表達(dá)式為實(shí)現(xiàn)異或運(yùn)算的電路稱為異實(shí)現(xiàn)異或運(yùn)算的電路稱為異或門，或門， 邏輯符號(hào)如圖所示。邏輯符號(hào)如圖所示。4. “異或” 邏輯7.2 基本邏輯關(guān)系集成邏輯元件7.2.5第七章 邏輯代數(shù)基礎(chǔ)TTL 集成電路產(chǎn)品主要有集成電路產(chǎn)品主要有 、H 、S 、LS 等等系列，系列， S 系列傳輸速度最快（系列傳輸速度最快（ms） ， LS 功耗最功耗最低（低（mW） 。這里僅介紹。這里僅介紹LS 。它是。它

16、是 輸入四輸入四與非門。此元件的封裝是雙排列直插式，與非門。此元件的封裝是雙排列直插式， 共有共有 個(gè)管腳，個(gè)管腳， 集成有四組集成有四組 輸入端的與非門，輸入端的與非門， 腳為電源。腳為電源。Vcc V ， 腳為地。其余為各組輸入、輸出端，腳為地。其余為各組輸入、輸出端， 如圖如圖 所示。所示。1.常用TTL 集成門電路簡(jiǎn)介7.2 基本邏輯關(guān)系集成邏輯元件7.2.5第七章 邏輯代數(shù)基礎(chǔ)由于使用了場(chǎng)效應(yīng)管的結(jié)果，由于使用了場(chǎng)效應(yīng)管的結(jié)果， CMOS 門的輸入電阻大、功耗門的輸入電阻大、功耗低、電壓范圍廣（低、電壓范圍廣（V DD 318V） 、抗干擾性能強(qiáng)。其輸出、抗干擾性能強(qiáng)。其輸出低電壓低

17、于低電壓低于0.05V ， 輸出高電壓大于（輸出高電壓大于（VDD 0.05） V ， 輸輸入高電平時(shí)允許的最低電壓為暢入高電平時(shí)允許的最低電壓為暢V DD ， 輸入低電平時(shí)輸入低電平時(shí)允許的最高電壓為允許的最高電壓為0.3V DD 。噪聲容限近。噪聲容限近0.3V DD ， 表示干擾信表示干擾信號(hào)小于號(hào)小于0.3VDD 時(shí)，時(shí)， 不會(huì)使門邏輯出錯(cuò)。不會(huì)使門邏輯出錯(cuò)。圖圖7-10所示為二輸入四或非所示為二輸入四或非CMOS 門，門， 型號(hào)為型號(hào)為4001 。2.常用集成CMOS 門電路簡(jiǎn)介第七章 邏輯代數(shù)基礎(chǔ)7.3 邏輯函數(shù)的運(yùn)算7.3邏輯函數(shù)的運(yùn)算基本定律和規(guī)則7.3.1第七章 邏輯代數(shù)基礎(chǔ)

18、1.基本定律7.3邏輯函數(shù)的運(yùn)算基本定律和規(guī)則7.3.1第七章 邏輯代數(shù)基礎(chǔ).若干常用公式下面給出幾個(gè)常用公式，下面給出幾個(gè)常用公式， 這些公式都是通過基本定律推出的。在公式法化這些公式都是通過基本定律推出的。在公式法化簡(jiǎn)時(shí)，簡(jiǎn)時(shí)， 直接運(yùn)用這些公式可以給化簡(jiǎn)邏輯函數(shù)帶來方便。直接運(yùn)用這些公式可以給化簡(jiǎn)邏輯函數(shù)帶來方便。上式表明，上式表明， 當(dāng)兩個(gè)與項(xiàng)相加，當(dāng)兩個(gè)與項(xiàng)相加， 若一項(xiàng)以另一項(xiàng)為因子，若一項(xiàng)以另一項(xiàng)為因子， 則該項(xiàng)多余則該項(xiàng)多余。該表達(dá)式說明，該表達(dá)式說明， 當(dāng)一項(xiàng)取反以后是另一項(xiàng)的因子，當(dāng)一項(xiàng)取反以后是另一項(xiàng)的因子， 則該因子是多則該因子是多余的，余的， 可以去掉。可以去掉。該證

19、明表示，該證明表示， 當(dāng)兩個(gè)乘積項(xiàng)分別含有當(dāng)兩個(gè)乘積項(xiàng)分別含有 兩個(gè)因子，兩個(gè)因子， 則則這兩個(gè)與項(xiàng)的其他因子組成的第三項(xiàng)多余。這兩個(gè)與項(xiàng)的其他因子組成的第三項(xiàng)多余。7.3邏輯函數(shù)的運(yùn)算基本定律和規(guī)則7.3.1第七章 邏輯代數(shù)基礎(chǔ)3.邏輯函數(shù)運(yùn)算規(guī)則） 代入規(guī)則對(duì)于任何一個(gè)含有變量A 的等式， 如果所有出現(xiàn)A 的地方都以另一個(gè)邏輯式代替，則等式仍然成立。） 反演規(guī)則對(duì)于邏輯函數(shù)F ， 將表達(dá)式中的所有“ ” 換成“ ” ， “ ” 換成“ . ” ， 常量換成 ， 常量 換成 ， 所有原變量換成反變量， 所有反變量換成原變量， 即得反函數(shù) 。在求反演式過程中還需遵循以下兩個(gè)原則：（） 仍遵循“

20、先括號(hào)， 然后乘， 最后加” 的運(yùn)算次序， 且運(yùn)算順序與原式相同。（） 兩個(gè)變量以上的反號(hào)保留。7.3邏輯函數(shù)的運(yùn)算基本定律和規(guī)則7.3.1第七章 邏輯代數(shù)基礎(chǔ)3.邏輯函數(shù)運(yùn)算規(guī)則） 代入規(guī)則對(duì)于任何一個(gè)含有變量A 的等式， 如果所有出現(xiàn)A 的地方都以另一個(gè)邏輯式代替，則等式仍然成立。） 反演規(guī)則對(duì)于邏輯函數(shù)F ， 將表達(dá)式中的所有“ ” 換成“ ” ， “ ” 換成“ . ” ， 常量換成 ， 常量 換成 ， 所有原變量換成反變量， 所有反變量換成原變量， 即得反函數(shù) 。） 對(duì)偶規(guī)則在介紹對(duì)偶規(guī)則前先定義對(duì)偶式。設(shè)F 為邏輯表達(dá)式， 如果將F 中所有的“ ” 換成“ ” ， “ ” 換成“

21、” ， 換成 ， 換成 ， 而變量保持不變， 則所得新的邏輯式就稱為F 的對(duì)偶式， 記為F 。7.3邏輯函數(shù)的運(yùn)算邏輯函數(shù)的表示方法7.3.2第七章 邏輯代數(shù)基礎(chǔ)1.真值表將輸入變量所有取值情況及其相將輸入變量所有取值情況及其相應(yīng)的輸出結(jié)果，應(yīng)的輸出結(jié)果， 全部列表表示，全部列表表示， 即為真值表。即為真值表。7.3邏輯函數(shù)的運(yùn)算邏輯函數(shù)的表示方法7.3.2第七章 邏輯代數(shù)基礎(chǔ)2.邏輯表達(dá)式將輸入輸出關(guān)系寫成與或非等邏輯運(yùn)算的組合式，將輸入輸出關(guān)系寫成與或非等邏輯運(yùn)算的組合式， 稱為邏輯稱為邏輯表達(dá)式，表達(dá)式， 簡(jiǎn)稱邏輯式。簡(jiǎn)稱邏輯式。如圖所示判決電路，如圖所示判決電路， 當(dāng)當(dāng)A 閉合，閉合，

22、 B 和和C 中至少一個(gè)閉合，中至少一個(gè)閉合， 則則可表示為可表示為A BC A B C A BC ， 故其邏輯表達(dá)式為故其邏輯表達(dá)式為F A B A C7.3邏輯函數(shù)的運(yùn)算邏輯函數(shù)的表示方法7.3.2第七章 邏輯代數(shù)基礎(chǔ)3.邏輯圖將邏輯表達(dá)式中的與或非將邏輯表達(dá)式中的與或非等運(yùn)算關(guān)系用相應(yīng)的邏輯等運(yùn)算關(guān)系用相應(yīng)的邏輯符號(hào)表示出來，符號(hào)表示出來， 即為邏輯即為邏輯圖表示。如圖所示的判決圖表示。如圖所示的判決電路，電路， 其邏輯圖如圖所示。其邏輯圖如圖所示。7.3邏輯函數(shù)的運(yùn)算邏輯函數(shù)的表示方法7.3.2第七章 邏輯代數(shù)基礎(chǔ)4.不同表示方法的相互轉(zhuǎn)換（1） 真值表與邏輯式之間的相互轉(zhuǎn)換真值表轉(zhuǎn)換

23、為邏輯表達(dá)式， 找出真值表中輸出為1的乘積項(xiàng)相或， 對(duì)應(yīng)的輸入變量， 1 寫成原變量，0寫成反變量。） 邏輯式與邏輯圖之間的相互轉(zhuǎn)換邏輯表達(dá)式轉(zhuǎn)換成邏輯圖的方法，將邏輯符號(hào)用邏輯圖畫出來。7.3邏輯函數(shù)的運(yùn)算邏輯函數(shù)的表示方法7.3.2第七章 邏輯代數(shù)基礎(chǔ)5.邏輯表達(dá)式的標(biāo)準(zhǔn)表達(dá)式在介紹標(biāo)準(zhǔn)表達(dá)式之前， 先介紹最大項(xiàng)和最小項(xiàng)的定義。） 最小項(xiàng)對(duì)于n 個(gè)變量的邏輯函數(shù)， 存在m 個(gè)包含這n 個(gè)變量的乘積項(xiàng)， 這n 個(gè)變量均以原變量或反變量的形式出現(xiàn)一次， 則稱乘積項(xiàng)m 為該組變量的最小項(xiàng)。7.3邏輯函數(shù)的運(yùn)算邏輯函數(shù)的表示方法7.3.2第七章 邏輯代數(shù)基礎(chǔ)5.邏輯表達(dá)式的標(biāo)準(zhǔn)表達(dá)式） 最大項(xiàng)對(duì)于n 個(gè)變量的邏輯函數(shù)， 存在m 個(gè)包含這n 個(gè)變量的或項(xiàng)， 這n 個(gè)變量均以原變量或反變量的形式出現(xiàn)一次， 則稱或項(xiàng)m 為該組變量的最大項(xiàng)。7.3邏輯函數(shù)的運(yùn)算邏輯函數(shù)代數(shù)法化簡(jiǎn)7.3.3第七章 邏輯代數(shù)基礎(chǔ)1.合并項(xiàng)法利用公式 將兩項(xiàng)合并， 由代數(shù)規(guī)則A 和B 可以用任何復(fù)雜邏輯代替。利用公式 或者常用公式 利用公式 消去多余因子。 利用A A A 和公式.吸收法3.消因子法4.配項(xiàng)法7.3邏輯函數(shù)的運(yùn)算邏輯函數(shù)卡諾圖化簡(jiǎn)7.3.4第七章 邏輯代數(shù)基礎(chǔ)1.卡諾圖構(gòu)成將n 個(gè)變量的全部最小項(xiàng)用小方格表示， 并使具有邏輯相鄰性的最小項(xiàng)在幾何位置。（） n 個(gè)變量的卡諾圖有 個(gè)方格， 每個(gè)方格