計算機(jī)組成原理期末習(xí)題集及答案

1、本科生期末試卷一 選擇題(每小題1分,共10分1計算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指。A RAM存貯器B ROM存貯器C主存貯器D主存貯器和外存貯器2. 某機(jī)字長32位，其中1位符號位,31位表示尾數(shù)。若用定點小數(shù)表示，則最大正小數(shù)為。A +(1 2-32B +(1 -2-31C 2-32D 2-313. 算術(shù)/邏輯運算單元74181ALU可完成。A 16種算術(shù)運算功能B 16種邏輯運算功能C 16種算術(shù)運算功能和16種邏輯運算功能D 4位乘法運算和除法運算功能4. 存儲單元是指。A存放一個二進(jìn)制信息位的存貯元B存放一個機(jī)器字的所有存貯元集合C存放一個字節(jié)的所有存貯元集合D存放兩個字節(jié)的所有存貯元集合

2、；5相聯(lián)存貯器是按行尋址的存貯器。A地址方式B堆棧方式C內(nèi)容指定方式D地址方式與堆棧方式6. 變址尋址方式中，操作數(shù)的有效地址等于。A基值寄存器內(nèi)容加上形式地址（位移量B堆棧指示器內(nèi)容加上形式地址（位移量C變址寄存器內(nèi)容加上形式地址（位移量D程序記數(shù)器內(nèi)容加上形式地址（位移量7. 以下敘述中正確描述的句子是：。A同一個CPU周期中,可以并行執(zhí)行的微操作叫相容性微操作B同一個CPU周期中，不可以并行執(zhí)行的微操作叫相容性微操作C同一個CPU周期中，可以并行執(zhí)行的微操作叫相斥性微操作D同一個CPU周期中，不可以并行執(zhí)行的微操作叫相斥性微操作8. 計算機(jī)使用總線結(jié)構(gòu)的主要優(yōu)點是便于實現(xiàn)積木化，同時。A

3、減少了信息傳輸量B提高了信息傳輸?shù)乃俣菴減少了信息傳輸線的條數(shù)D加重了 CPU的工作量9. 帶有處理器的設(shè)備一般稱為備。A智能化B交互式C遠(yuǎn)程通信D過程控制10. 某中斷系統(tǒng)中，每抽取一個輸入數(shù)據(jù)就要中斷 CPU 一次，中斷處理程序接收 取樣的數(shù)據(jù),并將其保存到主存緩沖區(qū)內(nèi)。該中斷處理需要X秒。另一方面,緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù),主程序就將其取出進(jìn)行處理，這種處理需要丫秒，因此該系統(tǒng)可以跟 蹤到每秒 中斷請求。A. N / (NX + 丫B. N / (X + YN C .mi n1 / X ,1 / Y D. max1 / X ,1 / Y.填空題(每小題3分,共24分1存儲A.并按B.順序執(zhí)

4、行,這是C. 計算機(jī)的工作原理。2. 移碼表示法主要用于表示 A.數(shù)的階碼E,以利于比較兩個B.的大小和C. 作。3閃速存儲器能提供高性能、低功耗、高可靠性及A.能力，為現(xiàn)有的B.體系結(jié)構(gòu)帶來巨大變化，因此作為C. 于便攜式電腦中。4. 尋址方式按操作數(shù)的A.位置不同，多使用B.和C.型，前者比后者執(zhí)行速度快。5. 微程序設(shè)計技術(shù)是利用A.方法設(shè)計B.的一門技術(shù)。具有規(guī)整性、可維護(hù)性、C . 一系列優(yōu)點。6. 衡量總線性能的重要指標(biāo)是 A.，它定義為總線本身所能達(dá)到的最高B.。PCI總線的帶寬可達(dá)C.。7顯示適配器作為CRT和CPU的接口，由A. 儲器,B.控制器,C.三部分組成。8.DMA技

5、術(shù)的出現(xiàn)使得 A.可通過B. 接訪問C.。三.應(yīng)用題1. (11分設(shè)機(jī)器字長32位，定點表示，尾數(shù)31位，數(shù)符1位，問:(1定點原碼整數(shù)表示時，最大正數(shù)是多少？最大負(fù)數(shù)是多少？(2定點原碼小數(shù)表示時，最大正數(shù)是多少？最大負(fù)數(shù)是多少？2. (11分設(shè)存儲器容量為32字，字長64位,模塊數(shù)m = 4,分別用順序方式和交叉 方式進(jìn)行組織。存儲周期T = 200ns,數(shù)據(jù)總線寬度為64位，總線周期t = 50nS問 順序存儲器和交叉存儲器的帶寬各是多少 ？3. (11分指令格式如下所示，0P為操作碼字段，試分析指令格式特點。OP源寄存器變址寄存器4. (11分已知某機(jī)米用微程序控制方式，其存儲器容量為

6、512>48(位，微程序在整個控制存儲器中實現(xiàn)轉(zhuǎn)移，可控制微程序的條件共4個,微指令采用水平型格式 后繼微指令地址采用斷定方式，如圖所示：1 OP 1源寄存器變址寄存器偏移立微命令字段片!別測試字段下地址字段(1微指令中的三個字段分別應(yīng)多少位？(2畫出對應(yīng)這種微指令格式的微程序控制器邏輯框圖。5. (11分畫出PCI總線結(jié)構(gòu)圖，說明三種橋的功能。6. (11分某機(jī)用于生產(chǎn)過程中的溫度數(shù)據(jù)采集，每個采集器含有8位數(shù)據(jù)緩沖寄 存器一個，比較器一個，能與給定范圍比較，可發(fā)出 溫度過低”或 溫度過高”的信號，如 圖B1.1所示。主機(jī)采用外設(shè)單獨編址，四個采集器公用一個設(shè)備碼，共用一個接口，允許采

7、用兩種方式訪問 (1定期巡回檢測方式，主機(jī)可編程指定訪問該設(shè)備中的某一采集器。(2中斷方式，當(dāng)采集溫度比給定范圍過底或過高時能提出隨機(jī)中斷請求，主機(jī)應(yīng)判別是哪一個采集器請求，是溫度過低或過高。請擬定該接口中有哪些主要部件(不要求畫出完整的連線圖，并概略說明在兩種方式下的工作原理。過離沒度數(shù)據(jù)圖 B1.1本科生期末試卷一答案一. 選擇題1. D2. B3. C4. B5. C6. C7. A、D8. C9. A 10. A二. 填空題1. A.程序B.地址C.馮諾依曼2. A.浮點B.指數(shù)C.對階3. A.瞬時啟動B.存儲器C.固態(tài)盤4. A.物理 B.RR C.RS5. A.軟件B.操作控制C

8、.靈活性6. A.總線帶寬B.傳輸速率C.264MB / S7. A.刷新 B.顯示 C.ROM BIOS8. A.外圍設(shè)備B.DMA控制器C.內(nèi)存三. 應(yīng)用題1. 解:(1數(shù)值=(231 -1100 Hl 111 HE 111111 Hl 111 Hl Hi 1111最大負(fù)數(shù)：數(shù)值=-(2 -110(2定點原碼小數(shù)表示：最大正數(shù)值=(1 -2-31 10最大負(fù)數(shù)值=-(1 -2-31 102. 解:信息總量：q = 64位 M =256位順序存儲器和交叉存儲器讀出4個字的時間分別是：t2 = m T = 4 200ns =8 10 (st1 = T + (m -1 t = 200 + 3 X

9、 50 = 3.5 7 (S 10 -順序存儲器帶寬是：W1 = q / t2 = 32 107(位 / S交叉存儲器帶寬是：W2 = q / t1 = 73 107(位 / S3. 解：(1操作碼字段為6位,可指定26 = 64種操作，即64條指令(2單字長(32二地址指令。(3一個操作數(shù)在原寄存器(共16個,另一個操作數(shù)在存儲器中(由變址寄存器內(nèi)容+偏移量決定，所以是RS型指令 (4這種指令結(jié)構(gòu)用于訪問存儲器。4. 解:(1假設(shè)判別測試字段中每一位為一個判別標(biāo)志，那么由于有4個轉(zhuǎn)移條件,故該字段為4位,(如采用字段譯碼只需3位,下地址字段為9位，因為控制容量為 512單元,微命令字段是(4

10、8 -4 - 9 = 35位。(2對應(yīng)上述微指令格式的微程序控制器邏輯框圖 B1.2如下:其中微地址寄存器 對應(yīng)下地址字段,P字段即為判別測試字段，控制字段即為微命令子段，后兩部分組成 微指令寄存器。地址轉(zhuǎn)移邏輯的輸入是指令寄存器 0P碼，各狀態(tài)條件以及判別測試 字段所給的判別標(biāo)志(某一位為1,其輸出修改微地址寄存器的適當(dāng)位數(shù)，從而實現(xiàn)微 程序的分支轉(zhuǎn)移。圖 B1.25. 解:PCI總線結(jié)構(gòu)框圖如圖B1.3所示:處理器處理器 /cache/cache處理器cache處理器/cache主存PC1設(shè)備HOST-S 線HOST-S 線PC1設(shè)務(wù)host«主存PC設(shè),PCl/LAGACYJ&

11、amp;a 橋FCkPCIWLAGACYS (tSAISA-)PCI總線LAGACY設(shè)備LAGACYPCI設(shè)餐PCI設(shè)備圖.B1.3PCI總線有三種橋，即HOST / PCI橋(簡稱HOST橋,PCI / PCI橋,PCI / LAGACY 橋。在PCI總線體系結(jié)構(gòu)中，橋起著重要作用：(1它連接兩條總線,使總線間相互通信。(2橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地 址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同樣的一份地址表。(3利用橋可以實現(xiàn)總線間的卒發(fā)式傳送。6. 解:數(shù)據(jù)采集接口方案設(shè)計如圖B1.4所示?，F(xiàn)結(jié)合兩種工作方式說明上述部件的工作。（1定期檢尋方

12、式主機(jī)定期以輸出指令DOA、設(shè)備碼;（或傳送指令送出控制字到 A寄存器，其中 用四位分別指定選中的緩沖寄存器（四個B寄存器分別與四個采集器相應(yīng)。然后，主 機(jī)以輸入指令DIA、設(shè)備碼;（或傳送指令取走數(shù)據(jù)。（2中斷方式比較結(jié)果形成狀態(tài)字A,共8位,每二位表示一個采集器狀態(tài)：00正常,01過低,10 過高。有任一處不正常（A'中有一位以上為“ 1都將通過中斷請求邏輯（內(nèi)含請求觸發(fā) 器、屏蔽觸發(fā)器發(fā)出中斷請求。中斷響應(yīng)后，服務(wù)程序以DIA、設(shè)備碼；或傳送指令 取走狀態(tài)字。可判明有幾處采集數(shù)據(jù)越限、是過高或過低，從而轉(zhuǎn)入相應(yīng)處理。 絨沖時黑用工線沖奇存器韁沖育存狀今9圖 B1.4本科生期末試卷

13、二一 選擇題(每小題1分,共10分1六七十年代,在美國的州，出現(xiàn)了一個地名叫硅谷。該地主要工業(yè)是它也是的發(fā)源地。A馬薩諸塞，硅礦產(chǎn)地，通用計算機(jī)B加利福尼亞，微電子工業(yè)，通用計算機(jī)C加利福尼亞，硅生產(chǎn)基地，小型計算機(jī)和微處理機(jī)D加利福尼亞，微電子工業(yè)，微處理機(jī)2若浮點數(shù)用補(bǔ)碼表示，則判斷運算結(jié)果是否為規(guī)格化數(shù)的方法是 。A階符與數(shù)符相同為規(guī)格化數(shù)B階符與數(shù)符相異為規(guī)格化數(shù)C數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相異為規(guī)格化數(shù)D數(shù)符與尾數(shù)小數(shù)點后第一位數(shù)字相同為規(guī)格化數(shù)3定點16位字長的字，采用2的補(bǔ)碼形式表示時，一個字所能表示的整數(shù)范圍是。A -215 +(215 -1B -(215 - +(215 -

14、C -(215 +1 +215D -215 +2154某SRAM芯片，存儲容量為64KX16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為A 64,16B 16,64C 64,8D 16,6。5交叉存貯器實質(zhì)上是一種 存貯器，它能執(zhí)行獨立的讀寫操作。A模塊式，并行，多個B模塊式串行，多個C整體式，并行，一個D整體式，串行多個6用某個寄存器中操作數(shù)的尋址方式稱為 址。A直接B間接C寄存器直接D寄存器間接7流水CPU是由一系列叫做 段”的處理線路所組成，和具有m個并行部件的CPU相比，一個m段流水CPU。A具備同等水平的吞吐能力B不具備同等水平的吞吐能力C吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力

15、8描述PCI總線中基本概念不正確的句子是 。A HOST總線不僅連接主存，還可以連接多個CPUB PCI總線體系中有三種橋，它們都是PCI設(shè)備C從橋連接實現(xiàn)的PCI總線結(jié)構(gòu)不允許許多條總線并行工作D橋的作用可使所有的存取都按 CPU的需要出現(xiàn)在總線上9計算機(jī)的外圍設(shè)備是指 oA輸入/輸出設(shè)備B外存儲器C遠(yuǎn)程通信設(shè)備D除了 CPU和內(nèi)存以外的其它設(shè)備10中斷向量地址是：oA子程序入口地址B中斷服務(wù)例行程序入口地址C中斷服務(wù)例行程序入口地址的指示器 D中斷返回地址二.填空題（每題3分，共24分1為了運算器的A.，采用了 B. 位,C. 除法流水線等并行措 施。2相聯(lián)存儲器不按地址而是按 A.訪問的

16、存儲器，在cache中用來存放B.J在虛擬存儲器中用來存放C.。3 一個較完善的指令系統(tǒng)應(yīng)包含 A.類指令,B. 指令,C.類指令，程序控制類指令，1/0類指令，字符串類指令，系統(tǒng)控制類指令。4硬布線器的設(shè)計方法是：先畫出A.流程圖,再利用B.寫出綜合邏輯表達(dá)式,然后用C.等器件實現(xiàn)。5當(dāng)代流行的標(biāo)準(zhǔn)總線內(nèi)部結(jié)構(gòu)包含A.總線,B.總線,C.總線，公用總線。6磁表面存儲器主要技術(shù)指標(biāo)有 A.,B.,C.數(shù)據(jù)傳輸率。7 DMA控制器按其 A.結(jié)構(gòu),分為B. 和C. 兩種。8 (2616 U (6316 O +(135的值為 A.。三.應(yīng)用題1. (11 分求證:X Y補(bǔ)=X補(bǔ)? -Y 0 + 刀=

17、n i 1 Y i ? -22. (11分某計算機(jī)字長16位，主存容量為64K字，采用單字長單地址指令，共有條指令，試采用四種尋址方式(立即、直接、基值、相對設(shè)計指令格式。643. (11分如圖B2.1表示使用快表(頁表的虛實地址轉(zhuǎn)換條件，快表存放在相聯(lián)存 貯器中，其中容量為8個存貯單元。問：(1當(dāng)CPU按虛擬地址1去訪問主存時,主存的實地址碼是多少？(2當(dāng)CPU按虛擬地址2去訪問主存時,主存的實地址碼是多少？(3當(dāng)CPU按虛擬地址3去訪問主存時,主存的實地址碼是多少？直號頁號-43000t廠an*257fE76604001415>4BMl 855070DM圖 B2.14. (11分假設(shè)

18、某計算機(jī)的運算器框圖如圖B2.2所示，其中ALU為16位的加法器(高電平工作,S A、S B為16位鎖存器,4個通用寄存器由D觸發(fā)器組成，0端輸出,RuRA0RAj選擇00 'Ro1011101110XX不讀出其讀寫控制如下表所示R(jRAURA|選擇00Ro101110l<21!10XX不讀出要求：(1設(shè)計微指令格式。(2畫出ADD,SUB兩條微指令程序流程圖。5. (11分畫出單機(jī)系統(tǒng)中采用的三種總線結(jié)構(gòu)。6. (11分試推導(dǎo)磁盤存貯器讀寫一塊信息所需總時間的公式 本科生期末試卷二答案選擇題1. D2. C3. A4. D5. A6. C7. A8. C9. D 10. C二

19、.填空題1.A. 高速性B. 先行C. 陣列。2.A. 內(nèi)容B. 行地址表C. 頁表和快表。3.A. 數(shù)據(jù)傳送B. 算術(shù)運算C. 邏輯運算。4.A. 指令周期B. 布爾代數(shù)C. 門電路和觸發(fā)器。5.A. 數(shù)據(jù)傳送B. 仲裁C. 中斷和同步。6.A. 存儲密度B. 存儲容量C. 平均存取時間。7.A. 組成結(jié)構(gòu)B. 選擇C. 多路。8. A.(5810三.應(yīng)用題1. 證明:設(shè)x # =x 0x 1x 2x n ,補(bǔ)=y 0y 1 y n(1被乘數(shù)x符號任意，乘數(shù)y符號為正。根據(jù)補(bǔ)碼定義，可得 x補(bǔ)=2+x=2n+1 + x (mod 2y補(bǔ)=y所以x補(bǔ)y補(bǔ)=2n+1 y-+ x- y=2(y 1

20、y 2 y n +x - y其中(y 1y 2y是大于0的正整數(shù)，根據(jù)模運算性質(zhì)有2(y 1y 2 yn = 2 (mod 2所以x補(bǔ)y補(bǔ)=2+x y= x y補(bǔ)(mod 2即x y補(bǔ)=x補(bǔ)y補(bǔ)=x補(bǔ) y O1 (2被乘數(shù)x符號任意，乘數(shù)y符號為負(fù)。x補(bǔ)=x 0.x 1x 2x ny補(bǔ)=1.y 1y 2 y n =2+y (mod 2由此y=y補(bǔ)-2=0.y 1y 2 y-n所以x y=x (y 1y 2y-nx y補(bǔ)=x (y 1y 2y補(bǔ)+-x補(bǔ)又(y 1y 2y n >0艮據(jù)式O1 有x (y 1y 2y補(bǔ)=x補(bǔ)(O.y 1y 2y n所以x y補(bǔ)=x補(bǔ)（O.y 1y 2y n-+

21、補(bǔ) O2 (3被乘數(shù)x和乘數(shù)y符號都任意。將式o1和式02兩種情況綜合起來，即得補(bǔ)碼乘法的統(tǒng)一算式,即x y補(bǔ)=x補(bǔ)(O.y1y 2 y n-x補(bǔ) y 0=x補(bǔ)(-y 0+0.y 1y 2y n=x補(bǔ)？ (-y 0 + 刀=n i 1y i ?i 2證畢2. 解:64條指令需占用操作碼字段(OP 6位,這樣指令余下長度為10位。為了覆主存64K字的地址空間，設(shè)尋址模式(X2位，形式地址(D8位，其指令格式如下OPXDX= 0 0直接尋址有效地址 E=D(256單元X= 0 1間接尋址有效地址 E= (D(64KX= 1 0變址尋址有效地址 E= (R+D (64KX= 1 1相對尋址有效地址

22、E=(PC+D (64K其中R為變址寄存器(16位,PC為程序計數(shù)器(16位,在變址和相對尋址時，位移 量D可正可負(fù)。3. 解:(1用虛擬地址為1的頁號15作為快表檢索項，查得頁號為15的頁在主存的起始地址為80000,故將80000與虛擬地址中的頁內(nèi)地址碼0324相加,求得主 存實地址碼為80324。(2 主存實地址碼=96000 + 0128 = 96128(3虛擬地址3的頁號為48,當(dāng)用48作檢索項在快表中檢索時，沒有檢索到頁號為48的頁面，此時操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁表程序。如該頁面在主存中，則將該頁號及該頁在主存中的起始地址寫入主存；如該頁面不存在，則操作系統(tǒng)要將

23、該頁面從外存調(diào)入主存，然后將頁號及其在主存中的起始地址寫入快表。4. 解:指令字長12位，微指令格式如下：A12145 ,6了8I F,RWF.P*F*各字段意義如下：F1讀ROR3的選擇控制F2寫RO R3的選擇控制。F3打入SA的控制信號。F4打入SB的控制信號。F5打開非反向三態(tài)門的控制信號 LDALU。F6打開反向三態(tài)門的控制信號LDALU ,并使加法器最低位加1F7-鎖存器SB清零RESET信號F8-段微程序結(jié)束，轉(zhuǎn)入取機(jī)器指令的控制信號R寄存器讀命令W寄存器寫命令(2ADD、SUB兩條指令的微程序流程圖見圖 B2.3所示。5. 三種系統(tǒng)總線結(jié)構(gòu)如圖B2.4:取指取指SUB2系統(tǒng)總線

24、內(nèi)存總線內(nèi)存【/O接【1圖 B2.46. 解:設(shè)讀寫一塊信息所需總時間為 T b,平均找到時間為T s,平均等待時間為TL,讀寫一塊信息的傳輸時間為 T m,則:T b=T s+T L+T m。假設(shè)磁盤以每秒r轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個字,則數(shù)據(jù)傳輸率=rN個字/秒。又假設(shè)每塊的字?jǐn)?shù)為n,因 而一旦讀寫頭定位在該塊始端，就能在T(n / rN秒的時間中傳輸完畢。T L是磁盤旋轉(zhuǎn)半周的時間,T L= (1/2r秒，由此可得:T b=T s+1/2葉n/rN秒本科生期末試卷三一 選擇題(每小題1分,共10分1. 馮諾依曼機(jī)工作的基本方式的特點是。A多指令流單數(shù)據(jù)流B按地址訪問并順序執(zhí)行指令C堆

25、棧操作D存貯器按內(nèi)容選擇地址2. 在機(jī)器數(shù)中,零的表示形式是唯一的。A原碼B補(bǔ)碼C移碼D反碼3. 在定點二進(jìn)制運算器中，減法運算一般通過實現(xiàn)。A原碼運算的二進(jìn)制減法器B補(bǔ)碼運算的二進(jìn)制減法器C原碼運算的十進(jìn)制加法器D補(bǔ)碼運算的二進(jìn)制加法器4. 某計算機(jī)字長32位,其存儲容量為4MB,若按半字編址，它的尋址范圍是。A 04MB B 02MBC 0 2MD 0 1M5. 主存貯器和CPU之間增加cache的目的是。A解決CPU和主存之間的速度匹配問題B擴(kuò)大主存貯器容量C擴(kuò)大CPU中通用寄存器的數(shù)量D既擴(kuò)大主存貯器容量，又?jǐn)U大CPU中通用寄存器的數(shù)量6. 單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址

26、碼指明的一個操作數(shù)外，另 一個常需采用oA堆棧尋址方式B立即尋址方式C隱含尋址方式D間接尋址方式7同步控制是。A只適用于CPU控制的方式B只適用于外圍設(shè)備控制的方式C由統(tǒng)一時序信號控制的方式D所有指令執(zhí)行時間都相同的方式8. 描述PCI總線中基本概念不正確的句子是 。A. PCI總線是一個與處理器無關(guān)的高速外圍設(shè)備B. PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送C. PCI設(shè)備一定是主設(shè)備D. 系統(tǒng)中只允許有一條PCI總線9. CRT的分辨率為1024X024像素，像素的顏色數(shù)為256,則刷新存儲器的容量為。A 512KB B 1MBC256KBD 2MB10. 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最

27、有效的辦法是采用oA通用寄存器B堆棧C存儲器D外存二填空題（每小題3分,共24分1在計算機(jī)術(shù)語中，將運算器和控制器合在一起稱為 A.，而將B.和存儲器合在一起稱為C.。2. 數(shù)的真值變成機(jī)器碼可米用 A.表示法,B. 示法,C. 示法移碼表示法。3. 廣泛使用的A.和B. E是半導(dǎo)體隨機(jī)讀寫存儲器。前者的速度比后者快，但C.如后者高。4. 形式指令地址的方式，稱為A.方式，有B. 址和C.尋址。5. CPU從A.取出一條指令并執(zhí)行這條指令的時間和稱為B.。由于各種指令的操作功能不同，各種指令的指令周期是C.。6. 微型機(jī)算計機(jī)的標(biāo)準(zhǔn)總線從16位的A.總線,發(fā)展到32位的B.總線和C.總線，又進(jìn)

28、一步發(fā)展到64位的PCI總線。7. VESA標(biāo)準(zhǔn)是一個可擴(kuò)展的標(biāo)準(zhǔn)，它除兼容傳統(tǒng)的A.等顯示方式外，還支持B.像素光柵，每像素點C.色深度。8. 中斷處理過程可以A.進(jìn)行。B.的設(shè)備可以中斷C.的中斷服務(wù)程序。三.應(yīng)用題1. (11 分已知 x = - 0.01111 ,y = +0.11001,求x 補(bǔ)，-x 補(bǔ),y 補(bǔ)，-y 補(bǔ),x + y = ?,x = ?2. (11分假設(shè)機(jī)器字長16位，主存容量為128K字節(jié),指令字長度為16位或32位,共有128條指令，設(shè)計計算機(jī)指令格式，要求有直接、立即數(shù)、相對、基值、間 接、變址六種尋址方式。3. (11分某機(jī)字長32位,常規(guī)設(shè)計的存儲空間 3

29、2M若將存儲空間擴(kuò)至256M,請?zhí)岢鲆环N可能方案。4. (11分圖B3.1所示的處理機(jī)邏輯框圖中，有兩條獨立的總線和兩個獨立的存貯 器。已知指令存貯器IM最大容量為16384字(字長18位數(shù)據(jù)存貯器DM最大容量是 65536字(字長16位。各寄存器均有 打入” (R i和 送出” (R oi控制命令,但圖中未 標(biāo)出。BUS,R 4 RPCAS /AACq ILJArJIII Il»作控!«：*數(shù)據(jù)存貯n dmIRDDR |設(shè)處理機(jī)格式為OPX加法指令可寫為“ADD X(R1'。其功能是(AC0+ (R i+ X -AC1其中(R i+ X部 分通過尋址方式指向數(shù)據(jù)存

30、貯器，現(xiàn)取R i為R1。試畫出ADD指令從取指令開始到 執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng)的微操作控制信號。5. (11分總線的一次信息傳送過程大致分哪幾個階段 ？若采用同步定時協(xié)議請畫 出讀數(shù)據(jù)的時序圖來說明6. (11分圖B3.2是從實時角度觀察到的中斷嵌套。試問，這個中斷系統(tǒng)可以實行 幾重中斷？并分析圖B3.2的中斷過程。本科生期末試卷三答案一. 選擇題1 B2 B3 D4 C5 A6 C7 C8 C9 B 10 B二. 填空題1. A.CPU B.CPU C.主機(jī)2. A.原碼B.補(bǔ)碼C.反碼3. A.SRAM B.DRAM C.集程度4. A.指令尋址B.順序C跳躍5. A

31、.存儲器B.指令周期C.不相同的6. A.ISA B.EISA C.VISA7. A.VGA B.1280 W24 C.24位8. A.嵌套B.優(yōu)先級高C.優(yōu)先級地三. 應(yīng)用題1解：x 原=1.01111 x 補(bǔ)=1.10001 所以:-x 補(bǔ)=0.01111y 原=0.11001 y 補(bǔ)=0.11001 所以:-y 補(bǔ)=1.00111x 補(bǔ) 11.10001 x 補(bǔ) 11.10001+ y 補(bǔ) 00.11001 + -y 補(bǔ) 11.00111x + y 補(bǔ) 00.01010 x - y 補(bǔ) 10.11000所以：x + y = +0.01010因為符號位相異，結(jié)果發(fā)生溢出2. 解:由已知條件

32、，機(jī)器字長16位,主存容量128KB / 2 = 64KB字，因此MAR = 18位,共128條指令，故OP字段占7位。采用單字長和雙字長兩種指令格式，其中單 字長指令用于算術(shù)邏輯和I / O類指令，雙字長用于訪問主存的指令。OPRir215 9 8 6 53 2 0opRiRiX尋址方式由尋址模式X定義如下:X = 000直接尋址E = D (64KX = 001立即數(shù)D =操作數(shù)X = 010 相對尋址 E = PC + D PC = 16位X = 011 基值尋址 E = R b + D ,R b =16 位X = 100間接尋址E = (DX = 101 變址尋址 E = R X +

33、D ,R X = 10 位3. 解:可采用多體交叉存取方案，即將主存分成8個相互獨立、容量相同的模塊M 0,M 1,M 2,M 7,每個模塊32M X32位。它各自具備一套地址寄存器、數(shù)據(jù)緩沖寄存器,各自以同等的方式與CPU傳遞信息，其組成結(jié)構(gòu)如圖B3.3:圖 B3.3-1CPU|0CPU訪問8個存貯模塊,可采用兩種方式：一種是在一個存取周期內(nèi)，同時訪問8 個存貯模塊，由存貯器控制它們分時使用總線進(jìn)行信息傳遞。另一種方式是：在存取周期內(nèi)分時訪問每個體，即經(jīng)過1 / 8存取周期就訪問一個模塊。這樣，對每個模塊而 言，從CPU給出訪存操作命令直到讀出信息，仍然是一個存取周期時間。而對 CPU 來說

34、，它可以在一個存取周期內(nèi)連續(xù)訪問8個存貯體，各體的讀寫過程將重疊進(jìn)行。4. 解:加法指令“ADD X(R i是一條隱含指令，其中一個操作數(shù)來自AC0,另一個 操作數(shù)在數(shù)據(jù)存貯器中，地址由通用寄存器的內(nèi)容(R i加上指令格式中的X量值 決定，可認(rèn)為這是一種變址尋址。因此，指令周期的操作流程圖如圖B3.4:相應(yīng)的微操 作控制信號列在框圖外。IDRm JR«»* IARiAT l + IR(A) AC t | fi umi X* + * AC i*徉AC( DARAClMt tDARipDM-*DDRAC (BUS()« + DDjWUS W.11滇 DM.DD&

35、;w圖 B3.45. 解:分五個階段：請求總線，總線仲裁，尋址（目的地址，信息傳送，狀態(tài)返回（錯誤報告。如圖B3.5圖 B3.56. 解:該中斷系統(tǒng)可以實行5重中斷，中斷優(yōu)先級的順序是 優(yōu)先權(quán)1最高,主程序運行于最低優(yōu)先權(quán)（優(yōu)先權(quán)為6。圖B3.2中出現(xiàn)了 4重中斷。圖B3.2中中斷過 程如下:主程序運行到T1時刻，響應(yīng)優(yōu)先權(quán)4的中斷源的中斷請求并進(jìn)行中斷服務(wù)； 到T3時刻,優(yōu)先權(quán)4的中斷服務(wù)還未結(jié)束，但又出現(xiàn)了優(yōu)先權(quán)3的中斷源的中斷請求 暫停優(yōu)先權(quán)4的中斷服務(wù)，而響應(yīng)優(yōu)先權(quán)3的中斷。至U T4時刻,又被優(yōu)先權(quán)2的中斷 源所中斷，直到T6時刻，返回優(yōu)先權(quán)3的服務(wù)程序 到T7時刻，又被優(yōu)先權(quán)1的中

36、斷 源所中斷，到T8時刻,優(yōu)先權(quán)1的中斷服務(wù)完畢，返回優(yōu)先權(quán)3的服務(wù)程序,直到T10 優(yōu)先權(quán)3的中斷服務(wù)結(jié)束，返回優(yōu)先權(quán)4的服務(wù)程序,優(yōu)先權(quán)4的服務(wù)程序到T11結(jié) 束，最后返回主程序。圖B3.2中，優(yōu)先權(quán)3的服務(wù)程序被中斷2次，而優(yōu)先權(quán)5的中斷又產(chǎn)生。本科生期末試卷四一 選擇題（每小題1分,共10分1. 現(xiàn)代計算機(jī)內(nèi)部一般采用二進(jìn)制形式，我國歷史上的即反映了二值邏輯的思想,它最早記載在上，距今以有約 年。A. 八卦圖、論衡、二B. 算籌、周脾算經(jīng)、二C. 算籌、九章算術(shù)、一D. 八卦圖、周易、三2. 定點字長的字，采用2的補(bǔ)碼表示時，一個字所能表示的整數(shù)范圍是 。A . -128 +127 B

37、. -27 +127 C. -29 +128 D.-128 +1283. 下面浮點運算器的描述中正確的句子是：。A. 浮點運算器可用階碼部件和尾數(shù)部件實現(xiàn)B. 階碼部件可實現(xiàn)加、減、乘、除四種運算C. 階碼部件只進(jìn)行階碼相加、相減和比較操作D. 尾數(shù)部件只進(jìn)行乘法和減法運算4. 某計算機(jī)字長6位，它的存貯容量是64K,若按字編址，那么它的尋址范圍是A. 0 64KB. 0 32KC. 064KBD. 0 32k5. 雙端口存儲器在 情況下會發(fā)生讀/寫沖突。A. 左端口與右端口的地址碼不同B. 左端口與右端口的地址碼相同C. 左端口與右端口的數(shù)據(jù)碼不同D. 左端口與右端口的數(shù)據(jù)碼相同6. 寄存器

38、間接尋址方式中，操作數(shù)處在oA. 通用寄存器B. 主存單兀C. 程序計數(shù)器D. 堆棧7. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是oA. 每一條機(jī)器指令由一條微指令來執(zhí)行B. 每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行C. 每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行D. 一條微指令由若干條機(jī)器指令組成8. 描述PCI總線中基本概念不正確的句子是 oA. PCI總線是一個與處理器無關(guān)的高速外圍設(shè)備B. PCI總線的基本傳輸機(jī)制是猝發(fā)或傳送C. PCI設(shè)備一定是主設(shè)備D. 系統(tǒng)中只允許有一條PCI總線9. 一張3.5寸軟盤的存儲容量為 MB,每個扇區(qū)存儲的固定數(shù)據(jù)是。A. 1.44MB ,

39、512BB. 1MB,1024B C .2MB,256B D .1.44MB,512KB10. 發(fā)生中斷請求的條件是 。A. 一條指令執(zhí)行結(jié)束B. 一次I/O操作結(jié)束C. 機(jī)器內(nèi)部發(fā)生故障D. 一次DMA操作結(jié)束二填空題（每小題3分，共24分1.2000年超級計算機(jī)浮點最高運算速度達(dá)到每秒 A.次。我國的B.號計算機(jī)的運算速度達(dá)到C.次，使我國成為美國、日本后第三個擁有高速計算機(jī)的國家。2. 一個定點數(shù)由A.和B. 部分組成。根據(jù)小數(shù)點位置不同，定 點數(shù)C. 吐屯整數(shù)之分。3. 對存儲器的要求是 A.,B.,C.。為了解決這三方面的矛盾計算機(jī)采用多級存儲體系結(jié)構(gòu)。4. 指令系統(tǒng)是表征一臺計算機(jī)

40、性能的重要因素，它的A.和B.不僅影響到機(jī)器的硬件結(jié)構(gòu)，而且也影響到C.。5. 當(dāng)今的CPU芯片除了包括定點運算器和控制器外，還包括A.,B.運算器和C.管理等部件。6. 總線是構(gòu)成計算機(jī)系統(tǒng)的A.，是多個B.部件之間進(jìn)行數(shù)據(jù)傳送的C.道7. 每一種外設(shè)都是在它自己的 A?？刂葡逻M(jìn)行工作，而A則通過B.和C.目連并受C控制。8. 在計算機(jī)系統(tǒng)中，CPU對外圍設(shè)備的管理處程序查詢方式、程序中斷方式外 還有A.方式,B.方式，和C.式。三.應(yīng)用題2. (11分指令格式如下所示，其中0P為操作碼,試分析指令格式特點。18 12 10 9 5 43. (11分以知cache命中率H=0.98,主存比c

41、ache慢四倍，以知主存存取周期為200ns,0P源寄存器目標(biāo)寄存器求cache莊存的效率和平均訪問時間。4. (11分某計算機(jī)有8條微指令I(lǐng) 1 1 8,每條微指令所包含的微命令控制信號見 F表,a j分別對應(yīng)10種不同性質(zhì)的微命令信號。假設(shè)一條微指令的控制字段僅限8位，請安排微指令的控制字段格式。1微指令'abcde 皿 x/7777-h 一；7Is7It71hV7Is；-* 1b. .77It75. (11分(1某總線在一個總線周期中并行傳送 4個字節(jié)的數(shù)據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期，總線時鐘頻率為33MHZ ,求總線帶寬是多少？(2如果一個總線中并行傳送64位數(shù)據(jù),

42、總線頻率升為66MHZ ,求總線帶寬是多少？6. (11分磁盤、磁帶、打印機(jī)三個設(shè)備同時工作。磁盤以20卩的間隔發(fā)DMA請求,磁帶以30卩的間隔發(fā)DMA請求打印機(jī)以120卩啲間隔發(fā)DMA請求，假設(shè) DMA控制器每完成一次DMA傳輸所需時間為2卩s畫出多路DMA控制器工作時 空圖。本科生期末試卷四答案.選擇題1. D2. A3. A ,C4. B5. B6. B7. B8. C9. A 10.C二. 填空題1. A .10000 億次 B.神威 C. 3840 億2. A.符號位B.數(shù)值域C.純小數(shù)3. A.容量大B.速度快C.成本低4. A.格式B.功能C.系統(tǒng)軟件5. A. Cache B.

43、浮點 C.存儲6. A.互聯(lián)機(jī)構(gòu)B.系統(tǒng)功能C.公共7. A.設(shè)備控制器B.適配器C.主機(jī)8. A. DMA B.通道C.外圍處理機(jī)三. 應(yīng)用題1. 證明:當(dāng) x > 0寸,X 0 = 0 ,x補(bǔ)=0.x 1x 2x n =刀=ni 1x i 2-i =x當(dāng) x < 0 時,X 0= 1 ,x補(bǔ)=1.x 1x 2x n = 2+x所以x= 1.x 1x 2x 2 = -1 + 0.x 1x 2x n=-1 + 刀=n i 1 x i -2i綜合上述兩種情況，可得出:x = -x 0 +刀=n i 1x i-2(補(bǔ)碼與真值的關(guān)系2.解：(1單字長二地址指令。(2操作碼字段OP可以指定

44、27=128條指令。(3源寄存器和目標(biāo)寄存器都是通用寄存器(可分別指定32個,所以是RR型指令, 兩個操作數(shù)均存在寄存器中。(4這種指令結(jié)構(gòu)常用于算術(shù)邏輯類指令。3. 解：R=Tm/Tc=4;Tc=Tm/4=50 nsE=1/R+(1-R H=1/4+(1-4 0.98=0.94Ta=Tc/E=Tc 4-3 &98= 50 1 >06=53ns。4. 解:為了壓縮指令字的長度，必須設(shè)法把一個微指令周期中的互斥性微命令信 號組合在一個小組中，進(jìn)行分組譯碼。經(jīng)分析,(e ,f ,h和(b, i, j可分別組成兩個小組或兩個字段，然后進(jìn)行譯碼，可得六 個微命令信號，剩下的a, c, d

45、, g四個微命令信號可進(jìn)行直接控制，其整個控制字段組 成如下：01 c 01 b直接控制10 f 10 iXX XXXXX4位2位2位5. 解:(1設(shè)總線帶寬用Dr表示，總線時鐘周期用T = 1/f表示，一個總線周期傳送 的數(shù)據(jù)量用D表示,根據(jù)定義可得：Dr = T / D = D 1/f = 4B 33>106/s(2 64位=8B,Dr =D f=8B >66 %06/s =528MB/s6. 解:答案如圖B4.1打印機(jī)-AS肆£ 岡麗一因因?qū)鵢 顧圖 B4.1圖 B3.2本科生期末試卷五一 選擇題（每題1分，共10分1對計算機(jī)的產(chǎn)生有重要影響的是：A牛頓、維納、圖靈

46、B萊布尼茲、布爾、圖靈C巴貝奇、維納、麥克斯韋D萊布尼茲、布爾、克雷2. 假定下列字符碼中有奇偶校驗位，但沒有數(shù)據(jù)錯誤，采用偶校校驗的字符碼是。A 11001011B 11010110C 11000001D 110010013. 按其數(shù)據(jù)流的傳遞過程和控制節(jié)拍來看,陣列乘法器可認(rèn)為是oA全串行運算的乘法器B全并行運算的乘法器C串一并行運算的乘法器D并一串型運算的乘法器4. 某計算機(jī)字長32位,其存儲容量為16MB,若按雙字編址，它的尋址范圍是oA 016MB B 08MC 0 8MBD 0 16MB5. 雙端口存儲器在 情況下會發(fā)生讀/寫沖突。A左端口與右端口的地址碼不同B左端口與右端口的地址

47、碼相同C左端口與右端口的數(shù)據(jù)碼相同D左端口與右端口的數(shù)據(jù)碼不同6. 程序控制類指令的功能是 oA進(jìn)行算術(shù)運算和邏輯運算B進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C進(jìn)行CPU和I / O設(shè)備之間的數(shù)據(jù)傳送D改變程序執(zhí)行順序7由于CPU內(nèi)部的操作速度較快,而CPU訪問一次主存所花的時間較長，因此 機(jī)器周期通常用規(guī)定。A主存中讀取一個指令字的最短時間B主存中讀取一個數(shù)據(jù)字的最長時間C主存中寫入一個數(shù)據(jù)字的平均時間D主存中讀取一個數(shù)據(jù)字的平均時間8. 系統(tǒng)總線中控制線的功能是oA提供主存、I / O接口設(shè)備的控制信號響應(yīng)信號B提供數(shù)據(jù)信息C提供時序信號D提供主存、I / O接口設(shè)備的響應(yīng)信號9. 具有自同步能力

48、的記錄方式是 。A NRZOB NRZ1C PMD MFM10.IEEE1394的高速特性適合于新型高速硬盤和多媒體數(shù)據(jù)傳送，它的數(shù)據(jù)傳輸率可以是A 100兆位/秒B 200兆位/秒C 400兆位/秒D 300兆位/秒二填空題（每題3分，共24分1. C ache是一種A.存儲器，是為了解決CPU和主存之間B.不匹配而采用的一項重要硬件技術(shù)?，F(xiàn)發(fā)展為多級cache體系,C. 設(shè)體系。2. R ISC指令系統(tǒng)的最大特點是：A.;B.;C.中類少。只有取數(shù)/存數(shù)指令訪問存儲器3. 并行處理技術(shù)已成為計算計技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個步 驟和階段。概括起來，主要有三種形式 A.并行；B.

49、并行；C. 行。4. 為了解決多個A.同時競爭總線,B.必須具有C. M牛。5. 軟磁盤和硬磁盤的A.原理與B. 式基本相同，但在C.和性能上存在較大差別。6. 選擇型DMA控制器在A.可以連接多個設(shè)備，而在B.只能允許連接一個設(shè)備，適合于連接C. 備。7. 主存與cache的地址映射有 A.、B.、C. 種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點，又盡量避免其缺點，從靈活性、命中率、硬件 投資來說較為理想。8. 流水CPU是以A. 原理構(gòu)造的處理器，是一種非常B.的并行技術(shù)。目前的C.微處理器幾乎無一例外的使用了流水技術(shù)。三.應(yīng)用題1. (11分CPU執(zhí)行一段程序時，cache完成存取的

50、次數(shù)為3800次,主存完成存取 的次數(shù)為200次，已知cache存取周期為50ns主存為250ns求cache/主存系統(tǒng)的效 率和平均訪問時間。2. (11分某加法器進(jìn)位鏈小組信號為C4C3C2C1，低位來的信號為C0,請分別按 下述兩種方式寫出C4C3C2C1的邏輯表達(dá)式。(1串行進(jìn)位方式(2并行進(jìn)位方式3. (11分圖B5.1所示為存貯器的地址空間分布圖和存貯器的地址譯碼電路,后者可在A組跨接端和B組跨接端之間分別進(jìn)行接線。74LS139是2 :4譯碼器，使能端 G接地表示譯碼器處于正常譯碼狀態(tài)。要求:完成A組跨接端與B組跨接端內(nèi)部的正確連接，以便使地址譯碼電路按圖 的要求正確尋址地址存j4«OOOOHROMt跨接子亠丿4000HROM 2A14-2O JXu-Wt-a-i亠亠8000HA u亠空COOOHFOOOHRAMtRAM,FFFFH(a)地址空闔74LS139 跨接端子(b)地址譯碼電賂圖 B5.14. (11分運算器結(jié)構(gòu)如圖B5.2所示,R1 ,R2,R3是三個寄存器,A和B是兩個三選一的多路開關(guān)，