數(shù)字電子技術(shù)第四章

1、 組合邏輯電路組合邏輯電路 時(shí)序邏輯電路時(shí)序邏輯電路第四章第四章 二、組合邏輯電路邏輯功能描述：二、組合邏輯電路邏輯功能描述： 一、一、 組合邏輯電路的特點(diǎn)：組合邏輯電路的特點(diǎn)： 每一時(shí)刻的輸出僅取決于該時(shí)刻的每一時(shí)刻的輸出僅取決于該時(shí)刻的輸入，與電路原來的狀態(tài)無關(guān)；輸入，與電路原來的狀態(tài)無關(guān)； 不包含記憶單元（或存儲(chǔ)單元。）不包含記憶單元（或存儲(chǔ)單元。） 4.1 概述概述(第一大重點(diǎn)第一大重點(diǎn)) 組合邏輯組合邏輯 電路電路1a2ana1y2ymy組合邏輯電路的框圖組合邏輯電路的框圖1112221212(,)(,) (,)nnmmnyf a aayfa aayfa aa 一、一、已知電路已知電

2、路求邏輯功能求邏輯功能4.2 組合電路的分析與設(shè)計(jì)組合電路的分析與設(shè)計(jì) 根據(jù)電路根據(jù)電路寫出輸出表達(dá)式寫出輸出表達(dá)式化簡(jiǎn)（為使寫真值化簡(jiǎn)（為使寫真值表簡(jiǎn)單）表簡(jiǎn)單）寫出真值表寫出真值表說明功能。說明功能。二、二、已知實(shí)際邏輯問題已知實(shí)際邏輯問題求邏輯電路求邏輯電路實(shí)際邏輯問題實(shí)際邏輯問題邏輯抽象邏輯抽象邏輯真值表邏輯真值表邏輯函數(shù)式邏輯函數(shù)式根據(jù)要求選定所用器件：根據(jù)要求選定所用器件：1、若選用、若選用SSI，化簡(jiǎn)函數(shù)，化簡(jiǎn)函數(shù)變換函數(shù)變換函數(shù)畫出實(shí)現(xiàn)電路；畫出實(shí)現(xiàn)電路；2、若選用、若選用MSI，變換函數(shù)，變換函數(shù)畫出實(shí)現(xiàn)電路。畫出實(shí)現(xiàn)電路。1、 分析事件的因果關(guān)系，確定輸入變量和輸出變量；分

3、析事件的因果關(guān)系，確定輸入變量和輸出變量；2、 定義邏輯狀態(tài)的含義：用定義邏輯狀態(tài)的含義：用0或或1表示輸入和輸出的不同狀態(tài)；表示輸入和輸出的不同狀態(tài)；3、 根據(jù)給定的因果關(guān)系列出邏輯真值表。根據(jù)給定的因果關(guān)系列出邏輯真值表。邏輯圖邏輯圖邏輯表達(dá)邏輯表達(dá)式式 1 1 最簡(jiǎn)與或表最簡(jiǎn)與或表達(dá)式達(dá)式化簡(jiǎn)化簡(jiǎn) 2 1YAB 2YBC 3YCA 1Y2Y3YY 2 YAB BC CA 從輸入到輸出從輸入到輸出逐級(jí)寫出逐級(jí)寫出 123YYY YABBCAC 分析實(shí)例分析實(shí)例1 1A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111最簡(jiǎn)與或表最簡(jiǎn)與或

4、表達(dá)式達(dá)式 3 真值表真值表CABCABY 3 4 電路的邏輯電路的邏輯功能功能當(dāng)輸入當(dāng)輸入A、B、C中有中有2個(gè)或個(gè)或3個(gè)為個(gè)為1時(shí)，輸時(shí)，輸出出Y為為1，否，否則輸出則輸出Y為為0。所以這個(gè)電路所以這個(gè)電路實(shí)際上是一種實(shí)際上是一種3人表決用的人表決用的組合電路：只組合電路：只要有要有2票或票或3票票同意，表決就同意，表決就通過通過。 4 邏輯圖邏輯圖 12312312YABCYABYYYYBYYYB 邏輯表達(dá)邏輯表達(dá)式式Y(jié)A B CA BBA BBAB 最簡(jiǎn)與或表最簡(jiǎn)與或表達(dá)式達(dá)式分析實(shí)例分析實(shí)例2真值表真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1

5、01 1 111111100用與非門實(shí)現(xiàn)用與非門實(shí)現(xiàn)電路的輸出電路的輸出Y只與輸入只與輸入A、B有關(guān)，而與輸入有關(guān)，而與輸入C無關(guān)。無關(guān)。Y和和A、B的邏輯關(guān)系為：的邏輯關(guān)系為：A、B中只要一中只要一個(gè)為個(gè)為0，Y=1；A、B全為全為1時(shí)，時(shí)，Y=0。所以。所以Y和和A、B的邏輯關(guān)系的邏輯關(guān)系為與非運(yùn)算的關(guān)系。為與非運(yùn)算的關(guān)系。電路的邏輯功能電路的邏輯功能 YABAB 自學(xué)自學(xué)P162課本例課本例4.2.1真值表真值表電路功能電路功能描述描述：設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路設(shè)計(jì)一個(gè)樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的電燈，使之在上樓前，用樓下來控制樓梯上的電燈，使之在上樓前，用樓下

6、開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。用樓下開關(guān)關(guān)滅電燈。設(shè)樓上開關(guān)為設(shè)樓上開關(guān)為A，樓下開關(guān)為，樓下開關(guān)為B，燈泡為，燈泡為Y。并。并設(shè)設(shè)A、B閉合時(shí)為閉合時(shí)為1，斷開時(shí)為，斷開時(shí)為0；燈亮?xí)r；燈亮?xí)rY為為1，燈滅時(shí)燈滅時(shí)Y為為0。根據(jù)邏輯要求列出真值表。根據(jù)邏輯要求列出真值表。 1 邏輯抽象邏輯抽象 1 組合邏輯電路設(shè)計(jì)實(shí)例組合邏輯電路設(shè)計(jì)實(shí)例1ABY000011110011 2 邏輯表達(dá)式或卡邏輯表達(dá)式或卡諾圖諾圖最簡(jiǎn)與或表最簡(jiǎn)與或表達(dá)式達(dá)

7、式化簡(jiǎn)化簡(jiǎn) 3 2 YA BAB 已為最簡(jiǎn)與已為最簡(jiǎn)與或表達(dá)式或表達(dá)式 4 邏輯變換邏輯變換 5 邏輯電路圖邏輯電路圖用與非用與非門實(shí)現(xiàn)門實(shí)現(xiàn) YA BA B BAY用異或用異或門實(shí)現(xiàn)門實(shí)現(xiàn) 解：解：設(shè)計(jì)要求中已經(jīng)規(guī)定了輸入輸出變量及其邏輯值的含義，不必設(shè)計(jì)要求中已經(jīng)規(guī)定了輸入輸出變量及其邏輯值的含義，不必重復(fù)，列真值表如下。重復(fù)，列真值表如下。A B C P Q0101010101010101010101XXXXXXXX0000011111水位低于A、B、C時(shí)，P、Q同時(shí)工作。水位低于A、B而高于C時(shí)，只有Q工作。水位低于C卻高于B，不可能出現(xiàn)，打叉。分別作分別作P P和和Q Q的卡諾圖并化

8、簡(jiǎn)，得：的卡諾圖并化簡(jiǎn)，得：卡諾圖中的卡諾圖中的X X，在化簡(jiǎn)時(shí)既可在化簡(jiǎn)時(shí)既可以看作以看作0 0，也可，也可以看作以看作1 1，視情，視情形確定。形確定?；?jiǎn)可得：化簡(jiǎn)可得：,BQBACP最后畫出邏輯圖最后畫出邏輯圖真值表真值表電路功能電路功能描述描述：用用與非門與非門設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重設(shè)計(jì)一個(gè)舉重裁判表決電路。設(shè)舉重比賽有比賽有3個(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)陚€(gè)裁判，一個(gè)主裁判和兩個(gè)副裁判。杠鈴?fù)耆e起的裁決由每一個(gè)裁判按一下自己面前的按鈕全舉起的裁決由每一個(gè)裁判按一下自己面前的按鈕來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，并來確定。只有當(dāng)兩個(gè)或兩個(gè)以上裁判判明成功，

9、并且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。且其中有一個(gè)為主裁判時(shí)，表明成功的燈才亮。設(shè)主裁判為變量設(shè)主裁判為變量A，副裁判分別為，副裁判分別為B和和C；表示；表示成功與否的燈為成功與否的燈為Y，根據(jù)邏輯要求列出真值表。，根據(jù)邏輯要求列出真值表。 1 邏輯抽象邏輯抽象 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 YAB CABCABC 2 邏輯表達(dá)式邏輯表達(dá)式設(shè)計(jì)實(shí)例設(shè)計(jì)實(shí)例2 BC A 00 01 11 10 0 1 1 1 1 3 卡諾圖卡諾圖最簡(jiǎn)與或表最簡(jiǎn)與或表達(dá)式達(dá)式化簡(jiǎn)化簡(jiǎn) 4 5 邏輯變換邏輯變換

10、 6 邏輯電路圖邏輯電路圖 3 化簡(jiǎn)化簡(jiǎn) 4 Y=AC+AB 5 YABAC 6 自學(xué)自學(xué)P165課本例課本例4.2.21、組合邏輯電路的概念；、組合邏輯電路的概念；2、組合邏輯電路的分析方法；、組合邏輯電路的分析方法；3、組合邏輯電路的設(shè)計(jì)方法（用、組合邏輯電路的設(shè)計(jì)方法（用SSI實(shí)現(xiàn)）。實(shí)現(xiàn)）。小結(jié)小結(jié): :作業(yè)：作業(yè)：1、組合邏輯電路的概念；、組合邏輯電路的概念； 邏輯電路分類；組合邏輯電路特點(diǎn)；邏輯電路分類；組合邏輯電路特點(diǎn)；復(fù)習(xí)復(fù)習(xí)2、組合邏輯電路的分析方法；、組合邏輯電路的分析方法；3、組合邏輯電路的設(shè)計(jì)方法（用、組合邏輯電路的設(shè)計(jì)方法（用SSI實(shí)現(xiàn)）。實(shí)現(xiàn)）。各種各種MSI器件的

11、器件的學(xué)習(xí)思路：掌握學(xué)習(xí)思路：掌握定義（功能）定義（功能） 類型（功能區(qū)別）類型（功能區(qū)別） 原理（輸出與輸入關(guān)系）原理（輸出與輸入關(guān)系） 所有所有MSI器件內(nèi)部結(jié)構(gòu)一般了解。器件內(nèi)部結(jié)構(gòu)一般了解。常見常見MSI器件：編碼器、器件：編碼器、數(shù)值比較器。數(shù)值比較器。4.3 若干常用的組合邏輯電路（若干常用的組合邏輯電路（MSI）一、編碼器的定義和分類一、編碼器的定義和分類1、定義：、定義： 編碼編碼：用二進(jìn)制代碼表示有關(guān)對(duì)象的過程；即將輸入的每一：用二進(jìn)制代碼表示有關(guān)對(duì)象的過程；即將輸入的每一個(gè)高、低電平信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼的過程。個(gè)高、低電平信號(hào)編成一個(gè)對(duì)應(yīng)的二進(jìn)制代碼的過程。 用來進(jìn)

12、行編碼的邏輯器件叫用來進(jìn)行編碼的邏輯器件叫編碼器編碼器。4.3.1編碼器編碼器一、定義、分類；一、定義、分類； 普通普通8/3線編碼器線編碼器二、編碼器實(shí)例介紹二、編碼器實(shí)例介紹 優(yōu)先優(yōu)先8/3線編碼器線編碼器 二二十進(jìn)制編碼器十進(jìn)制編碼器一、編碼器的定義和分類一、編碼器的定義和分類2、分類：、分類： 普通編碼器普通編碼器：每次只允許有一個(gè)編碼信號(hào)輸入；：每次只允許有一個(gè)編碼信號(hào)輸入；優(yōu)先編碼器優(yōu)先編碼器：每次允許多個(gè)編碼信號(hào)輸入，但只對(duì)優(yōu)先級(jí)：每次允許多個(gè)編碼信號(hào)輸入，但只對(duì)優(yōu)先級(jí) 別最高的進(jìn)行編碼。別最高的進(jìn)行編碼。二、實(shí)例介紹二、實(shí)例介紹普通普通3位位二進(jìn)制編二進(jìn)制編碼器碼器（8/3線線

13、編碼器）編碼器） 輸入輸入 輸出輸出I0 I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1輸入端：輸入端：2n輸出端：輸出端：n允許同時(shí)允許同時(shí)輸入兩個(gè)以上輸入兩個(gè)以上的編碼信號(hào)，的編碼信號(hào)，但只對(duì)其中優(yōu)但只對(duì)其中優(yōu)先權(quán)最高的一先權(quán)最高的一個(gè)進(jìn)行編碼。個(gè)進(jìn)

14、行編碼。AA BAB 27767657654YII II I II I I I 45672IIIIY3位二進(jìn)位二進(jìn)制優(yōu)先編碼器制優(yōu)先編碼器（8/3線編碼器）線編碼器）低電平有效的低電平有效的3位二進(jìn)制優(yōu)先位二進(jìn)制優(yōu)先編碼器真值表編碼器真值表如何？如何？8線線3線優(yōu)先編碼器線優(yōu)先編碼器74LS148邏輯圖。邏輯圖。選通輸入端選通輸入端選通輸出端選通輸出端擴(kuò)展端擴(kuò)展端實(shí)例：實(shí)例：74HC148輸輸 入入輸輸 出出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX011111

15、00100XX011111101100X0111111110100011111111111001234567SIIIIIIII 210YYY SE XYY 不可能出不可能出現(xiàn)現(xiàn)00工作，且工作，且有輸入有輸入01工作，但工作，但無輸入無輸入10不工作不工作11狀態(tài)狀態(tài) SEXYY 實(shí)例：實(shí)例：74HC1481. 高位片優(yōu)先級(jí)別高，高位片優(yōu)先進(jìn)入編碼狀態(tài)；高位片優(yōu)先級(jí)別高，高位片優(yōu)先進(jìn)入編碼狀態(tài)；2. 只有高位片無信號(hào)輸入時(shí)，才允許低位片工作；只有高位片無信號(hào)輸入時(shí)，才允許低位片工作；3. 輸出端不夠，通過擴(kuò)展輸出端進(jìn)行擴(kuò)展。輸出端不夠，通過擴(kuò)展輸出端進(jìn)行擴(kuò)展。 思考：四個(gè)輸出端如何實(shí)現(xiàn)？思考：

16、四個(gè)輸出端如何實(shí)現(xiàn)？SY 不可能出現(xiàn)不可能出現(xiàn)00工作，且有工作，且有輸入輸入01工作，但無工作，但無輸入輸入10不工作不工作11狀態(tài)狀態(tài) SE XYY 00101111111001 1 1 11 0 1(1)片處于編碼狀態(tài)片處于編碼狀態(tài),(2)片被封鎖。片被封鎖。1 1 1 1 1 1 1 110(2)片處于編碼狀態(tài)片處于編碼狀態(tài)111010010101 11 0 1 0 1I9 I8 I7 I6 I5 I4 I3 I2 I1 I0Y3 Y2 Y1 Y01 0 1 0 0 1 0 0 0 10 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1

17、 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 11 0 0 11 0 0 00 1 1 10 1 1 00 1 0 10 1 0 00 0 1 10 0 1 00 0 0 10 0 0 01、8421 BCD碼優(yōu)先編碼器碼優(yōu)先編碼器真值表真值表 二二-十進(jìn)制編碼器十進(jìn)制編碼器I9優(yōu)先級(jí)最高，優(yōu)先級(jí)最高，I0優(yōu)優(yōu)先級(jí)最低。先級(jí)最低。用二進(jìn)制代碼表示特定對(duì)象的過程稱為用二進(jìn)制代碼表示特定對(duì)象的過程稱為編碼編碼；實(shí)現(xiàn)編碼操作；實(shí)現(xiàn)編碼操作的電路稱為的電路稱為編碼器編碼器。 各種編碼器的工作原理類似，設(shè)計(jì)方法也相同。各種編碼器的工作原理類似，設(shè)計(jì)方法也相同。大多數(shù)集成大多數(shù)

18、集成二進(jìn)制編碼器和集成十進(jìn)制編碼器均采用優(yōu)先編碼方案。二進(jìn)制編碼器和集成十進(jìn)制編碼器均采用優(yōu)先編碼方案。 1 1、二進(jìn)制編碼器、二進(jìn)制編碼器：輸入：輸入2 2n n個(gè)對(duì)象，個(gè)對(duì)象，n n個(gè)變量輸出；個(gè)變量輸出； 2 2、二、二- -十進(jìn)制編碼器十進(jìn)制編碼器：輸入：輸入1010個(gè)對(duì)象，輸出個(gè)對(duì)象，輸出n=4n=4； 3 3、普通編碼器、普通編碼器：每次只允許有一個(gè)對(duì)象輸入；：每次只允許有一個(gè)對(duì)象輸入； 4 4、優(yōu)先編碼器、優(yōu)先編碼器：每次允許多個(gè)對(duì)象輸入，但只對(duì)優(yōu)先級(jí)別：每次允許多個(gè)對(duì)象輸入，但只對(duì)優(yōu)先級(jí)別最高的進(jìn)行編碼。最高的進(jìn)行編碼。( (熟練掌握四位二進(jìn)制優(yōu)先編碼器熟練掌握四位二進(jìn)制優(yōu)先編

19、碼器7414874148的管的管腳功能及真值表腳功能及真值表) )一、定義、分類一、定義、分類二、實(shí)例介紹二、實(shí)例介紹(功能、真值表、功能、真值表、輸出邏輯式輸出邏輯式、擴(kuò)展、擴(kuò)展)三、用譯碼器設(shè)計(jì)組合邏輯電路三、用譯碼器設(shè)計(jì)組合邏輯電路二進(jìn)制譯碼器二進(jìn)制譯碼器 二二- -十進(jìn)制譯碼器十進(jìn)制譯碼器 字符顯示譯碼器字符顯示譯碼器4.3.2譯碼器譯碼器把輸入代碼狀態(tài)的特定含義翻譯出來的過程稱為把輸入代碼狀態(tài)的特定含義翻譯出來的過程稱為譯譯碼碼，或?qū)⒚恳粋€(gè)輸入的二進(jìn)制代碼翻譯成對(duì)應(yīng)的高低電平輸出，或?qū)⒚恳粋€(gè)輸入的二進(jìn)制代碼翻譯成對(duì)應(yīng)的高低電平輸出信號(hào)的過程稱為信號(hào)的過程稱為譯碼譯碼；實(shí)現(xiàn)譯碼操作的電

20、路稱為；實(shí)現(xiàn)譯碼操作的電路稱為譯碼器譯碼器。( (譯碼譯碼是編碼的逆過程是編碼的逆過程) )設(shè)二進(jìn)制譯碼器的輸入端為設(shè)二進(jìn)制譯碼器的輸入端為n個(gè)，則輸出端為個(gè)，則輸出端為2n個(gè)，個(gè)，且對(duì)應(yīng)于輸入代碼的每一種組合，且對(duì)應(yīng)于輸入代碼的每一種組合，2n個(gè)輸出中只有一個(gè)為個(gè)輸出中只有一個(gè)為1（或?yàn)椋ɑ驗(yàn)?），其余全為），其余全為0（或?yàn)椋ɑ驗(yàn)?）。）。二、實(shí)例介紹二、實(shí)例介紹高電平有效的高電平有效的譯碼器譯碼器低電平有效低電平有效的譯碼器的譯碼器二進(jìn)制譯碼器實(shí)例二進(jìn)制譯碼器實(shí)例1：3位二進(jìn)制譯碼器位二進(jìn)制譯碼器真值表真值表高電平有效的高電平有效的3/8線譯碼器線譯碼器02100121012210232

21、10342104521056210672107YA A AmYA A AmYA A AmYA A AmYA A AmYA A AmYA A AmYA A Am 輸出輸出低電平低電平有效有效附加附加控制端控制端123SSSS ()iiYSm 二進(jìn)制譯碼器實(shí)例二進(jìn)制譯碼器實(shí)例2：集成二進(jìn)制譯碼器：集成二進(jìn)制譯碼器74HC13800120)(mAAAY當(dāng)當(dāng)S1=1, =0, =0（即（即S=1）時(shí)，可得輸出）時(shí)，可得輸出2S3S10121)(mAAAY20122)(mAAAY30123)(mAAAY40124)(mAAAY50125)(mAAAY60126)(mAAAY70127)(mAAAY74H

22、C138的功能表：的功能表：輸輸 入入輸輸 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111123SS 76543210YYYYYYYY 0210YA A Am 譯碼器的擴(kuò)展（譯碼器的擴(kuò)展（P177頁）頁） （2片片3/8線譯碼器線譯碼器1片片4/16線譯碼器）線譯碼器）擴(kuò)展思路：擴(kuò)展思路：1、擴(kuò)輸入端；、擴(kuò)輸入端； （利用使能端）（利用使能端）2、 擴(kuò)輸出端。（用多

23、片，輪流工作。）擴(kuò)輸出端。（用多片，輪流工作。） D3=1D3=0（1 1）D3D2D1D0=00000111,8,8個(gè)代碼譯成第一片個(gè)代碼譯成第一片74HC138上相應(yīng)的八個(gè)輸出。上相應(yīng)的八個(gè)輸出。（2 2）D3D2D1D0=10001111,8,8個(gè)代碼譯成第二片個(gè)代碼譯成第二片74HC138上相應(yīng)的八個(gè)輸出。上相應(yīng)的八個(gè)輸出。(1)片工作，片工作，(2)片禁止。若輸入片禁止。若輸入D3D2D1D0=0100時(shí)，時(shí)，譯碼器譯碼器_輸出輸出_。000（1）11110111(2)片工作，片工作，(1)片禁止。若輸入片禁止。若輸入D3D2D1D0=1101時(shí)，時(shí)，譯碼器譯碼器_輸出輸出_。111

24、（2）11111011輸 入輸 出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000輸 入輸 出I0I1I2I3I4I5I6I7Y2Y1Y0100000000000100000000100100000010000100000110000100010000000100101000000101100000000111174HC138電路結(jié)構(gòu)電路結(jié)構(gòu)邏輯框圖邏輯框圖芯片的外形圖芯片的外形圖真值表 邏輯表達(dá)式：701272012210

25、12100120mAAAYmAAAYmAAAYmAAAY.用電路進(jìn)行實(shí)現(xiàn) 用二極管與門陣列組成的3線8線譯碼器1、輸入端數(shù)、輸入端數(shù)n，輸出端數(shù)，輸出端數(shù)2n；2、輸出若為高電平有效，每個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)；、輸出若為高電平有效，每個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)；3、輸出若為低電平有效，每個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)的反函數(shù)。、輸出若為低電平有效，每個(gè)輸出對(duì)應(yīng)一個(gè)最小項(xiàng)的反函數(shù)。二進(jìn)制譯碼器小結(jié)二進(jìn)制譯碼器小結(jié)2、二、二-十進(jìn)制譯碼器十進(jìn)制譯碼器 將輸入的將輸入的BCD代碼翻譯成代碼翻譯成10個(gè)高、低電平輸出信號(hào)的電路，個(gè)高、低電平輸出信號(hào)的電路，稱為稱為二二-十進(jìn)制譯碼器十進(jìn)制譯碼器。 由于二由于二-十進(jìn)制譯

26、碼器有十進(jìn)制譯碼器有4根輸入線，根輸入線，10根輸出線，所以又稱根輸出線，所以又稱為為4線線-10線譯碼器線譯碼器。 若二若二-十進(jìn)制譯碼器的輸入是十進(jìn)制譯碼器的輸入是4位位8421 BCD碼，則稱為碼，則稱為8421 BCD碼譯碼器。碼譯碼器。二二十進(jìn)制譯碼器實(shí)例：十進(jìn)制譯碼器實(shí)例：74HC4209( )iiYmi 74HC42真值表真值表P179abcdefgh a b c d a f b e f g h g e c d(a) 外 形 圖(b) 共 陰 極(c) 共 陽 極+VCCabcdefgh顯示器件實(shí)例：顯示器件實(shí)例：七段（八段）七段（八段） LED數(shù)碼管數(shù)碼管用來驅(qū)動(dòng)各種用來驅(qū)動(dòng)各

27、種顯示器件顯示器件，從而將用二進(jìn)制代碼，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式直觀地顯示出來的電路，稱為來的電路，稱為顯示譯碼器顯示譯碼器。3、顯示譯碼器、顯示譯碼器(3)BCD-七段顯示譯碼器七段顯示譯碼器:直接驅(qū)動(dòng)七段數(shù)碼管直接驅(qū)動(dòng)七段數(shù)碼管 四個(gè)輸入端，七個(gè)輸出端；四個(gè)輸入端，七個(gè)輸出端； 兩種輸出方式：高電平有效和低電平有效。兩種輸出方式：高電平有效和低電平有效。高電平有效的四高電平有效的四- -七段顯示譯碼器真值七段顯示譯碼器真值表表abcdefgh a b c d a f b e f g h g e c d

28、(a) 外形圖(b) 共陰極(c) 共陽極+VCCabcdefgh高電平有效的顯示譯碼器應(yīng)驅(qū)動(dòng)什么接法的顯示器？高電平有效的顯示譯碼器應(yīng)驅(qū)動(dòng)什么接法的顯示器？低電平有效的顯示譯碼器應(yīng)驅(qū)動(dòng)什么接法的顯示器？低電平有效的顯示譯碼器應(yīng)驅(qū)動(dòng)什么接法的顯示器？驅(qū)動(dòng)共陰極接法的顯示器。驅(qū)動(dòng)共陰極接法的顯示器。驅(qū)動(dòng)共陽極接法的顯示器。驅(qū)動(dòng)共陽極接法的顯示器。 BCDBCD七段顯示譯碼器七段顯示譯碼器A A3 3-A-A0 0: : 輸入數(shù)據(jù)輸入數(shù)據(jù)a aYaYaYbYbYcYcYdYdYeYeYfYfYgYg譯譯 碼碼 器器A A3 3A A2 2A A1 1A A0 0b bc cd de ef fg g

29、七段顯示譯碼器七段顯示譯碼器7448引腳排列圖引腳排列圖燈測(cè)試輸入燈測(cè)試輸入滅零輸入滅零輸入滅燈輸入滅零輸出滅燈輸入滅零輸出 16 15 14 13 12 11 10 97 4 L S4 8 1 2 3 4 5 6 7 8VC C f g a b c d eA1 A2 L T B I/R B O R B I A3 A0 G N DL T /RIRBO RBI 集成顯示譯碼器集成顯示譯碼器74LS48（7448）（）（P181-P186）abcdefgh a b c d a f b e f g h g e c d(a) 外 形 圖(b) 共 陰 極(c) 共 陽 極+ VC Cabcdefgh7

30、448可直接可直接驅(qū)動(dòng)共陰極驅(qū)動(dòng)共陰極接法的顯示接法的顯示器器圖4.3.18 用7448驅(qū)動(dòng)BS201的連接方法三、用譯碼器設(shè)計(jì)邏輯電路三、用譯碼器設(shè)計(jì)邏輯電路3位二進(jìn)制譯碼器給出位二進(jìn)制譯碼器給出3變量的全部最小項(xiàng)變量的全部最小項(xiàng);。n位二進(jìn)制譯碼器給出位二進(jìn)制譯碼器給出n變量的全部最小項(xiàng)變量的全部最小項(xiàng);寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項(xiàng)表達(dá)式）。寫出函數(shù)的標(biāo)準(zhǔn)與或表達(dá)式（最小項(xiàng)表達(dá)式）。（若需要，變換為與非（若需要，變換為與非-與非形式。）與非形式。）將譯碼器的輸入端作為輸入變量端，輸出由譯碼器輸出的將譯碼器的輸入端作為輸入變量端，輸出由譯碼器輸出的組合實(shí)現(xiàn)。組合實(shí)現(xiàn)。畫出用二進(jìn)制譯碼器和

31、相應(yīng)的門電路實(shí)現(xiàn)這些函數(shù)的畫出用二進(jìn)制譯碼器和相應(yīng)的門電路實(shí)現(xiàn)這些函數(shù)的接線圖。接線圖。應(yīng)用舉例：應(yīng)用舉例：P187例例4.3.3試?yán)迷嚴(yán)?線線-8線譯碼器線譯碼器74HC138和適當(dāng)?shù)拈T電和適當(dāng)?shù)拈T電路設(shè)計(jì)一個(gè)多輸出的組路設(shè)計(jì)一個(gè)多輸出的組合邏輯電路合邏輯電路1234ZACA BCAB CZBCA B CZA BAB CZA BCB CABC 解：解：首先將給定的邏輯函數(shù)化為最首先將給定的邏輯函數(shù)化為最小項(xiàng)之和的形式小項(xiàng)之和的形式134562137323540247ZABCABCABCABCmmmmZABCABCABCmmmZABCABCABCmmmZABCABCABCABCmmmm 題

32、目給定的題目給定的3/8線譯線譯碼器為低電平有效，碼器為低電平有效，對(duì)邏輯式進(jìn)行變換對(duì)邏輯式進(jìn)行變換得：得： 13456345621371373235235402470247Zmmmmm m m mZmmmm m mZmmmm m mZmmmmm m m m 實(shí)現(xiàn)電路實(shí)現(xiàn)電路為：為：課堂練習(xí)：課堂練習(xí)：題題4.12思考：若譯碼器為高電平有效，用什么門實(shí)現(xiàn)？思考：若譯碼器為高電平有效，用什么門實(shí)現(xiàn)？ 把代碼狀態(tài)的特定含義翻譯出來的過程稱為把代碼狀態(tài)的特定含義翻譯出來的過程稱為譯碼譯碼，實(shí)現(xiàn)，實(shí)現(xiàn)譯碼操作的電路稱為譯碼操作的電路稱為譯碼器譯碼器。 譯碼器譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示

33、譯碼器分二進(jìn)制譯碼器、十進(jìn)制譯碼器及字符顯示譯碼器，注意字符顯示譯碼器與字符顯示器的正確連接。注意字符顯示譯碼器與字符顯示器的正確連接。 二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)（或最小項(xiàng)的二進(jìn)制譯碼器能產(chǎn)生輸入變量的全部最小項(xiàng)（或最小項(xiàng)的反函數(shù)），而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形式，反函數(shù)），而任一組合邏輯函數(shù)總能表示成最小項(xiàng)之和的形式，所以，所以，由由n位二進(jìn)制譯碼器加上合適的門電路即可實(shí)現(xiàn)任何形位二進(jìn)制譯碼器加上合適的門電路即可實(shí)現(xiàn)任何形式輸入變量數(shù)不大于式輸入變量數(shù)不大于n的組合邏輯函數(shù)。的組合邏輯函數(shù)。譯碼器小結(jié)譯碼器小結(jié)一、數(shù)據(jù)選擇器一、數(shù)據(jù)選擇器定義定義： 從一組輸入數(shù)據(jù)

34、中選出某一個(gè)送到輸出端稱為數(shù)據(jù)選從一組輸入數(shù)據(jù)中選出某一個(gè)送到輸出端稱為數(shù)據(jù)選擇器；而選擇哪一個(gè)送到輸出端，由地址端的不同代碼擇器；而選擇哪一個(gè)送到輸出端，由地址端的不同代碼組合決定。組合決定。 常見常見類型類型有：有：4選選1、8選選1、16選選1等等。4.3.3 數(shù)據(jù)選擇器（多路開關(guān)、多路選擇器）數(shù)據(jù)選擇器（多路開關(guān)、多路選擇器）一、定義和類型一、定義和類型 二、實(shí)例介紹二、實(shí)例介紹三、擴(kuò)展三、擴(kuò)展 四、用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路四、用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路n位通道選擇信號(hào)位通道選擇信號(hào)數(shù)據(jù)選擇器數(shù)據(jù)選擇器D0D1D2D2n-1Y數(shù)據(jù)輸入端：數(shù)據(jù)輸入端：2n個(gè)個(gè)輸出端：輸出端：1個(gè)個(gè)

35、地址輸入端：地址輸入端：n個(gè)個(gè)D0 0A0 0D3 3D2D1A1 1Y輸 入 D A1 A0輸 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D330101102103100iiiYDA AD A ADA ADA AD m 真值表真值表邏輯表達(dá)式邏輯表達(dá)式地地址址變變量量輸輸入入數(shù)數(shù)據(jù)據(jù)由地址變量由地址變量的組合決定的組合決定從路輸入從路輸入中選擇哪中選擇哪路輸出。路輸出。實(shí)例實(shí)例1：4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器二、實(shí)例介紹：二、實(shí)例介紹：集成雙集成雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC153實(shí)例實(shí)例2： 集成數(shù)據(jù)選擇器集成數(shù)據(jù)選擇器0D0D1D2D3 0 0 0

36、 1 1 0 1 1100001YA1 A01S 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND1s 2s 74HC153集成集成8選選1數(shù)據(jù)選數(shù)據(jù)選擇器擇器74LS151(例例4.3.6)70210121072100iiiYD A A AD A A AD A A AD m 16 15 14 13 12 11 10 974LS151 1 2 3 4 5 6 7 8VCC D4 D5 D6 D7 A0 A1 A2D3 D2 D1 D0 Y Y

37、 S GNDS Y s 當(dāng)當(dāng) =1時(shí)，芯片禁止工作；時(shí)，芯片禁止工作；s 當(dāng)當(dāng) =0時(shí)，芯片正常工作，輸出為：時(shí)，芯片正常工作，輸出為：三、數(shù)據(jù)選擇器的擴(kuò)展三、數(shù)據(jù)選擇器的擴(kuò)展(例例4.3.4)21002101210221032104210521062107()()()()()()()()YA A ADA A ADA A ADA A ADA A ADA A ADA A ADA A AD 數(shù)據(jù)選擇器的主要特點(diǎn)：數(shù)據(jù)選擇器的主要特點(diǎn)：210niiiYD m （1）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即：）具有標(biāo)準(zhǔn)與或表達(dá)式的形式。即：（2）提供了）提供了地址變量地址變量的全部最小項(xiàng)。的全部最小項(xiàng)。 四、用數(shù)

38、據(jù)選擇器設(shè)計(jì)組合邏輯電路四、用數(shù)據(jù)選擇器設(shè)計(jì)組合邏輯電路 將數(shù)據(jù)選擇器的將數(shù)據(jù)選擇器的地址端地址端作為邏輯函數(shù)的作為邏輯函數(shù)的輸入端輸入端，同時(shí)配合，同時(shí)配合D0Di適當(dāng)狀態(tài)（包括原變量、反變量、適當(dāng)狀態(tài)（包括原變量、反變量、0和和1），使要實(shí)現(xiàn)），使要實(shí)現(xiàn)的邏輯函數(shù)的標(biāo)準(zhǔn)形式和數(shù)據(jù)選擇器的輸出形式相對(duì)應(yīng)。的邏輯函數(shù)的標(biāo)準(zhǔn)形式和數(shù)據(jù)選擇器的輸出形式相對(duì)應(yīng)。1()()()()ZR A GR AGRA GRAGRAGR A GR A GR AGAG 1010110210310()()()()YDA AD A ADA AD A A 例例1：用雙：用雙4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器74HC153實(shí)現(xiàn)交通

39、信號(hào)燈監(jiān)實(shí)現(xiàn)交通信號(hào)燈監(jiān)視電路。視電路。解：解： 數(shù)據(jù)選擇器數(shù)據(jù)選擇器能夠從多路數(shù)字信息中任意選出所需要的一能夠從多路數(shù)字信息中任意選出所需要的一路信息作為輸出，至于選擇哪一路數(shù)據(jù)輸出，則完全由地址路信息作為輸出，至于選擇哪一路數(shù)據(jù)輸出，則完全由地址代碼組合決定。代碼組合決定。數(shù)據(jù)選擇器小結(jié)數(shù)據(jù)選擇器小結(jié) 數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了地址變量的數(shù)據(jù)選擇器具有標(biāo)準(zhǔn)與或表達(dá)式的形式，提供了地址變量的全部最小項(xiàng)全部最小項(xiàng)，并且一般情況下，并且一般情況下，Di可以當(dāng)作一個(gè)變量處理可以當(dāng)作一個(gè)變量處理。例，。例，八選一數(shù)據(jù)選擇器的表達(dá)式為：八選一數(shù)據(jù)選擇器的表達(dá)式為： 用數(shù)據(jù)選擇器實(shí)現(xiàn)組合

40、邏輯函數(shù)的步驟用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的步驟：選用數(shù)據(jù)選擇器：選用數(shù)據(jù)選擇器確定地址變量確定地址變量對(duì)比要實(shí)現(xiàn)函數(shù)與數(shù)據(jù)選擇器輸出的表達(dá)式，求對(duì)比要實(shí)現(xiàn)函數(shù)與數(shù)據(jù)選擇器輸出的表達(dá)式，求Di畫連線圖。畫連線圖。70210121072100iiiYD A A AD A A AD A A AD m 70210121072100iiiYD A A AD A A AD A A AD m 4.3.5 數(shù)值比較器數(shù)值比較器（學(xué)習(xí)思路：定義及邏輯功能表）（學(xué)習(xí)思路：定義及邏輯功能表）一、定義一、定義二、分類及實(shí)例介紹二、分類及實(shí)例介紹三、擴(kuò)展及應(yīng)用三、擴(kuò)展及應(yīng)用：比較兩個(gè)二進(jìn)制數(shù)值大小的邏輯電路：比較兩個(gè)

41、二進(jìn)制數(shù)值大小的邏輯電路一、一、定義定義二、分類及實(shí)例介紹：二、分類及實(shí)例介紹：類型：類型：1位數(shù)值比較器和多位數(shù)值比較器。位數(shù)值比較器和多位數(shù)值比較器。)()()()(),(,),(,),(BAYBABABAYBABABAABYABBABABABABA10110101或同為則則實(shí)例實(shí)例1：1位數(shù)值比較器（對(duì)兩個(gè)位數(shù)值比較器（對(duì)兩個(gè)1位的二進(jìn)制數(shù)進(jìn)行比較）位的二進(jìn)制數(shù)進(jìn)行比較）A,B比較有三種可能結(jié)果比較有三種可能結(jié)果A3 B3A2 B2A1 B1A0 B0Y1 Y2 Y3A3B31 0 0A3B21 0 0A2B11 0 0A1 B01 0 0A0B00 1 0A0=B00 0 1實(shí)例實(shí)例2

42、：多位數(shù)值比較器（對(duì)兩個(gè)多位的二進(jìn)制數(shù)進(jìn)行比較）多位數(shù)值比較器（對(duì)兩個(gè)多位的二進(jìn)制數(shù)進(jìn)行比較）原理：從高位比起，只有高位相等，才比較下一位原理：從高位比起，只有高位相等，才比較下一位例如例如A、B是兩個(gè)四位二進(jìn)制數(shù)是兩個(gè)四位二進(jìn)制數(shù)A3 A2 A1A0和和 B3B2B1B0只比較兩個(gè)四位數(shù)時(shí)，邏輯函數(shù)式為：只比較兩個(gè)四位數(shù)時(shí)，邏輯函數(shù)式為： 33332233221133221100 ( A B )YA BABA BABABA BABABABA B 33332233221133221100 ( A B )YA BABA BABABA BABABABA B 33221100( AB )YABABA

43、BAB 若若A、B是兩個(gè)多位數(shù)的高四位，則當(dāng)是兩個(gè)多位數(shù)的高四位，則當(dāng)A=B時(shí)，就需時(shí)，就需要以低位的比較結(jié)果來決定兩個(gè)數(shù)的大小。要以低位的比較結(jié)果來決定兩個(gè)數(shù)的大小。 3333223322113323322110021100 + AB( AB )YAABABABABBABA BABABA BABABABAIB 3333223332211032211332211000 ( A)BBAABABAYA BABA BABABA BABBABABABAIB 33221100( AB )ABYABABABABI I(AB) 和和 I(A=B) 是來自低位的比較結(jié)果是來自低位的比較結(jié)果只比較兩個(gè)四位數(shù)時(shí)，

44、應(yīng)令只比較兩個(gè)四位數(shù)時(shí)，應(yīng)令I(lǐng)(AB)=0， I(A=B)=1 三、擴(kuò)展：用兩片三、擴(kuò)展：用兩片CC14585組成一個(gè)組成一個(gè)8位數(shù)值比較器位數(shù)值比較器1、只要高位比較出大或小，低位就沒有必要比較了；、只要高位比較出大或小，低位就沒有必要比較了；3、 只比較四位數(shù)時(shí)，擴(kuò)展端不應(yīng)起作用；只比較四位數(shù)時(shí)，擴(kuò)展端不應(yīng)起作用；2、當(dāng)高四位全部相等時(shí)，需考慮低位的比較結(jié)果。、當(dāng)高四位全部相等時(shí)，需考慮低位的比較結(jié)果。 用來完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為用來完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱為數(shù)值比數(shù)值比較器較器，簡(jiǎn)稱比較器簡(jiǎn)稱比較器。在數(shù)字電路中，。在數(shù)字電路中，數(shù)值比較器的輸入是要進(jìn)數(shù)值

45、比較器的輸入是要進(jìn)行比較的兩個(gè)二進(jìn)制數(shù)，輸出是比較的結(jié)果行比較的兩個(gè)二進(jìn)制數(shù)，輸出是比較的結(jié)果。 利用集成數(shù)值比較器的擴(kuò)展輸入端，很容易構(gòu)成更多位利用集成數(shù)值比較器的擴(kuò)展輸入端，很容易構(gòu)成更多位數(shù)的數(shù)值比較器。數(shù)值比較器的擴(kuò)展要注意實(shí)際電路結(jié)構(gòu)，因數(shù)的數(shù)值比較器。數(shù)值比較器的擴(kuò)展要注意實(shí)際電路結(jié)構(gòu)，因?yàn)闉殡娐方Y(jié)構(gòu)不同，輸入擴(kuò)展端的用法也不完全一樣電路結(jié)構(gòu)不同，輸入擴(kuò)展端的用法也不完全一樣，使用時(shí)應(yīng)，使用時(shí)應(yīng)注意區(qū)別。注意區(qū)別。數(shù)值比較器小結(jié)數(shù)值比較器小結(jié)1、小結(jié)小結(jié)2、數(shù)據(jù)選擇器的概念及分類；、數(shù)據(jù)選擇器的概念及分類；3、4、用數(shù)據(jù)選擇器、用數(shù)據(jù)選擇器5、數(shù)據(jù)比較器的概念、類型、擴(kuò)展。、數(shù)據(jù)比

46、較器的概念、類型、擴(kuò)展。4.3.4 加法器加法器一、定義一、定義二、分類二、分類三、加法器實(shí)例介紹三、加法器實(shí)例介紹 四、加法器應(yīng)用四、加法器應(yīng)用：實(shí)現(xiàn)二進(jìn)制數(shù)加法運(yùn)算的器件稱為加法器。實(shí)現(xiàn)二進(jìn)制數(shù)加法運(yùn)算的器件稱為加法器。二、分類二、分類：半加器（一位半加器）半加器（一位半加器） 全加器（一位全加器、多位全加器）全加器（一位全加器、多位全加器）1、一位半加器、一位半加器 對(duì)兩個(gè)對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加（不考慮來自低位的進(jìn)位）位二進(jìn)制數(shù)進(jìn)行相加（不考慮來自低位的進(jìn)位）而求得和及進(jìn)位的邏輯電路稱為而求得和及進(jìn)位的邏輯電路稱為。加數(shù)加數(shù)本位本位的和的和三、加法器實(shí)例介紹三、加法器實(shí)例介紹輸輸 入

47、入輸輸 出出ABSCO0000011010101101向高向高位的位的進(jìn)位進(jìn)位ABCOBAS2、一位全加器、一位全加器 對(duì)兩個(gè)對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來的進(jìn)位，即相當(dāng)于于3個(gè)個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱為。 輸輸 入入輸輸 出出ABCISCO0000000110010100110110010101011100111111S( A B CIA B CIAB CIABCI )CO( A BB CIA CI ) 實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱為。 串行進(jìn)位加法器串行進(jìn)位加法器3、多位、多位 加法器加法器：把：把n n位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接位全加器串聯(lián)起來，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。到相鄰的高位全加器的進(jìn)位輸入。：進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度慢。：進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度慢。超前進(jìn)位加法器超前進(jìn)位加法器目的目的：提高運(yùn)算速度。：提高運(yùn)算速度。措施措施：減小或消除由于進(jìn)位信號(hào)逐級(jí)傳遞所耗費(fèi)的時(shí)間。減小或消除由于進(jìn)位信號(hào)逐級(jí)傳遞所耗費(fèi)的時(shí)間。具體實(shí)現(xiàn)辦法具體實(shí)現(xiàn)辦法：通過邏輯電路事先算出每