計(jì)算機(jī)組成原理(存儲(chǔ)系統(tǒng))課件

1、計(jì)算機(jī)組成原理ComputerOrganizationv問題：問題： 為什么有多種類型的存儲(chǔ)器？不同類型的存儲(chǔ)器工作原理分別是什么？ 它們?nèi)绾螀f(xié)同工作？ 微機(jī)的內(nèi)存怎樣組織？第七章存儲(chǔ)器第一節(jié)存儲(chǔ)系統(tǒng)v存儲(chǔ)器分類存儲(chǔ)器分類 按所處位置及功能分類按所處位置及功能分類內(nèi)存內(nèi)存 ( (主存主存) )：位于主機(jī)內(nèi)部，可被：位于主機(jī)內(nèi)部，可被CPUCPU直接訪問直接訪問. .外存外存( (輔存輔存) )：位于主機(jī)外部，被視為外設(shè)：位于主機(jī)外部，被視為外設(shè) 外存的數(shù)據(jù)只有調(diào)入內(nèi)存，外存的數(shù)據(jù)只有調(diào)入內(nèi)存，CPUCPU才能應(yīng)用才能應(yīng)用CPU內(nèi)存儲(chǔ)器內(nèi)存儲(chǔ)器外存儲(chǔ)器外存儲(chǔ)器存儲(chǔ)器概述v存儲(chǔ)器分類存儲(chǔ)器分類 按

2、存取方式分類按存取方式分類 隨機(jī)存取存儲(chǔ)器（隨機(jī)存取存儲(chǔ)器（Random Access MemoryRandom Access Memory） 順序存取存儲(chǔ)器（）順序存取存儲(chǔ)器（） 只讀存儲(chǔ)器只讀存儲(chǔ)器(Read-only Memory(Read-only Memory) ) 按按信息的可保護(hù)性分類信息的可保護(hù)性分類 易失性存儲(chǔ)器：斷電后信息將消失。易失性存儲(chǔ)器：斷電后信息將消失。 非易失性存儲(chǔ)器非易失性存儲(chǔ)器 ：斷電后仍能保持信息。：斷電后仍能保持信息。 存儲(chǔ)器概述v按存儲(chǔ)介質(zhì)分類 存儲(chǔ)介質(zhì)一般具備3個(gè)特點(diǎn) 具有兩種穩(wěn)定的狀態(tài)，分別代表二進(jìn)制代碼0和1； 能方便地檢測出存儲(chǔ)介質(zhì)所處的狀態(tài)；

3、兩種狀態(tài)容易相互轉(zhuǎn)換。 半導(dǎo)體存儲(chǔ)器 采用觸發(fā)器、電容來保存二進(jìn)制信息0和1。 根據(jù)工藝不同，可分為雙極型和MOS型。 磁表面存儲(chǔ)器 光存儲(chǔ)器存儲(chǔ)存儲(chǔ)容量容量存取存取時(shí)間時(shí)間價(jià)格價(jià)格可靠可靠性性功耗功耗v存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)器的主要技術(shù)指標(biāo)存儲(chǔ)器的技術(shù)指標(biāo)v存儲(chǔ)容量存儲(chǔ)容量 存儲(chǔ)器所能容納的二進(jìn)制信息量。存儲(chǔ)器所能容納的二進(jìn)制信息量。 存儲(chǔ)容量存儲(chǔ)容量= =字?jǐn)?shù)字?jǐn)?shù) 字長字長v存儲(chǔ)速度：存儲(chǔ)速度： 存取時(shí)間（存取時(shí)間（Memory Access TimeMemory Access Time）：啟動(dòng)一次存儲(chǔ)器操作到完）：啟動(dòng)一次存儲(chǔ)器操作到完成該操作所需的全部時(shí)間成該操作所需的全部時(shí)間。 存

4、取存取時(shí)間愈短，性能愈好。時(shí)間愈短，性能愈好。 存取寬度：一次訪問存儲(chǔ)器所能存取的數(shù)據(jù)位數(shù)存取寬度：一次訪問存儲(chǔ)器所能存取的數(shù)據(jù)位數(shù)存儲(chǔ)器的技術(shù)指標(biāo) 可靠性：存儲(chǔ)器的抗干擾能力和正確存取性能可靠性：存儲(chǔ)器的抗干擾能力和正確存取性能 功耗：存儲(chǔ)器工作的耗電量。功耗：存儲(chǔ)器工作的耗電量。 性價(jià)比：不僅包含存儲(chǔ)元件的價(jià)格，還包括外圍電路價(jià)格。性價(jià)比：不僅包含存儲(chǔ)元件的價(jià)格，還包括外圍電路價(jià)格。v存儲(chǔ)容量、速度和價(jià)格的關(guān)系：存儲(chǔ)容量、速度和價(jià)格的關(guān)系： 相互制約相互制約 速度快的存儲(chǔ)器往往價(jià)格較高，容量也較小。速度快的存儲(chǔ)器往往價(jià)格較高，容量也較小。存儲(chǔ)器的技術(shù)指標(biāo)v對(duì)存儲(chǔ)器的目標(biāo)：容量大、速度快、價(jià)

5、格低對(duì)存儲(chǔ)器的目標(biāo)：容量大、速度快、價(jià)格低 但是但是沒有沒有符合要求的符合要求的類型類型如何解決？ 體系結(jié)構(gòu)體系結(jié)構(gòu) 多種類型組合在一起，多種類型組合在一起，形成存儲(chǔ)器系統(tǒng)形成存儲(chǔ)器系統(tǒng)分級(jí)存儲(chǔ)結(jié)構(gòu)v存儲(chǔ)系統(tǒng)的結(jié)構(gòu) 開放式的結(jié)構(gòu)開放式的結(jié)構(gòu) 編程者自己決定使用哪個(gè)部件，自己編寫程序編程者自己決定使用哪個(gè)部件，自己編寫程序 隱含結(jié)構(gòu)隱含結(jié)構(gòu) 編程模型：只針對(duì)單一存儲(chǔ)器，唯一地址空間，機(jī)器自動(dòng)映射編程模型：只針對(duì)單一存儲(chǔ)器，唯一地址空間，機(jī)器自動(dòng)映射分級(jí)存儲(chǔ)結(jié)構(gòu)v分級(jí)存儲(chǔ)器結(jié)構(gòu) 分級(jí)的原因：分級(jí)的原因： 解決存儲(chǔ)器大容量、高速度與低價(jià)格之間的矛盾。解決存儲(chǔ)器大容量、高速度與低價(jià)格之間的矛盾。 多級(jí)

6、存儲(chǔ)器多級(jí)存儲(chǔ)器寄存器組寄存器組高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器主存儲(chǔ)器主存儲(chǔ)器外存儲(chǔ)器外存儲(chǔ)器分級(jí)存儲(chǔ)結(jié)構(gòu)v高速緩沖存儲(chǔ)器高速緩沖存儲(chǔ)器 CacheCache存取速度比主存要快一個(gè)數(shù)量級(jí)，接近存取速度比主存要快一個(gè)數(shù)量級(jí)，接近CPUCPU的處理速度。的處理速度。 片內(nèi)片內(nèi)CacheCache集成在集成在CPUCPU芯片中，片外芯片中，片外CacheCache位于主板上。位于主板上。v訪問過程訪問過程緩存容量較小，如何保證能在緩存中找到所需要的數(shù)據(jù)？分級(jí)存儲(chǔ)結(jié)構(gòu)v程序訪問的局部性原理程序訪問的局部性原理 處理器在一段時(shí)間內(nèi)訪問的存儲(chǔ)單元，都趨向于存在于一個(gè)較小的連續(xù)區(qū)域中 程序訪問特點(diǎn)程序訪問特點(diǎn)

7、 數(shù)據(jù)訪問特點(diǎn)數(shù)據(jù)訪問特點(diǎn) 緩存能提高訪問速度的理論依據(jù)緩存能提高訪問速度的理論依據(jù)分級(jí)存儲(chǔ)結(jié)構(gòu)v緩存緩存主存主存 從從CPUCPU角度看，角度看，緩存主存緩存主存這一層次的速度接近于緩存這一層次的速度接近于緩存CacheCache，而而其容量其容量和價(jià)格卻和價(jià)格卻接近于主存。接近于主存。 提高了存取速度，解決了速度和成本的矛盾。提高了存取速度，解決了速度和成本的矛盾。v主存主存外存外存 速度接近于主存，而容量卻接近于外存，平均價(jià)位接近于低速、速度接近于主存，而容量卻接近于外存，平均價(jià)位接近于低速、廉價(jià)的外存，解決了容量和成本的矛盾。廉價(jià)的外存，解決了容量和成本的矛盾。 分級(jí)存儲(chǔ)結(jié)構(gòu)第七章存儲(chǔ)

8、器第二節(jié)RAM&ROMv易失性存儲(chǔ)器易失性存儲(chǔ)器 特點(diǎn)：斷電后信息消失。特點(diǎn)：斷電后信息消失。vRAM:RAM: SRAMSRAM：六管：六管MOSMOS觸發(fā)器。觸發(fā)器。 DRAMDRAM：由單管組成，需定時(shí)刷新。：由單管組成，需定時(shí)刷新。 RAM典型的存儲(chǔ)器芯片vSRAMSRAM存儲(chǔ)位元存儲(chǔ)位元 使用雙穩(wěn)態(tài)觸發(fā)器表示使用雙穩(wěn)態(tài)觸發(fā)器表示0 0和和1 1。 “1”“1”狀態(tài)：狀態(tài)：T1T1截止，截止，T2T2導(dǎo)通導(dǎo)通 “0”“0”狀態(tài)：狀態(tài)：T2T2截止，截止，T1T1導(dǎo)通導(dǎo)通 不掉電的情況下，信息穩(wěn)定保不掉電的情況下，信息穩(wěn)定保持（靜態(tài)）。持（靜態(tài)）。 存取速度快存取速度快六管六管M

9、OS靜態(tài)存儲(chǔ)器結(jié)構(gòu)靜態(tài)存儲(chǔ)器結(jié)構(gòu)典型的存儲(chǔ)器芯片vDRAM存儲(chǔ)單元 利用電容存儲(chǔ)電荷來保存信息T：門控管 C： 電容不掉電的情況下，信息也會(huì)丟失，需要不斷刷新。刷新：經(jīng)過一段時(shí)間后，信息可能丟失，需要重寫 存取速度慢，集成度高（容量大）單管單管MOS動(dòng)態(tài)存儲(chǔ)器結(jié)構(gòu)動(dòng)態(tài)存儲(chǔ)器結(jié)構(gòu)vDRAMDRAM的刷新的刷新 刷新間隔時(shí)間：DRAM允許的最大信息保持時(shí)間 采用讀出方式進(jìn)行刷新 刷新周期：從上一次刷新結(jié)束到下一次對(duì)整個(gè)DRAM全部刷新一遍為止的時(shí)間間隔。 大小主要取決于電容電荷的泄漏速度，一般為2ms、4ms、8ms或更長。典型的存儲(chǔ)器芯片v集中式刷新 在刷新周期內(nèi)，集中時(shí)間連續(xù)地對(duì)全部存儲(chǔ)單元逐

10、行刷新一遍。 在刷新操作期間，不允許CPU對(duì)存儲(chǔ)器進(jìn)行正常的訪問。 優(yōu)點(diǎn)：讀寫操作時(shí)不受刷新工作的影響，系統(tǒng)的存取速度比較高。 主要缺點(diǎn)：在集中刷新期間必須停止讀寫，這一段時(shí)間稱為“死區(qū)”而且存儲(chǔ)容量越大，死區(qū)就越長。 正常的存儲(chǔ)器訪問刷新1936s（3872 個(gè)周期） 64s（128 個(gè)周期） 2ms（4000 個(gè)存取周期） 03871138723999v分散式刷新 把對(duì)每行存儲(chǔ)單元的刷新分散到每個(gè)系統(tǒng)存取周期內(nèi)完成。此時(shí)系統(tǒng)存取周期被分為兩部分，周期前半段時(shí)間進(jìn)行正常的存儲(chǔ)器訪問，后半段時(shí)間進(jìn)行刷新操作。 在一個(gè)系統(tǒng)存取周期內(nèi)刷新存儲(chǔ)矩陣中的一行。 增加了系統(tǒng)的存取周期。 優(yōu)點(diǎn)：沒有死區(qū)。

11、 缺點(diǎn)：刷新過于頻繁。系統(tǒng)存取周期是存儲(chǔ)芯片存取周期的兩倍，降低了訪問存儲(chǔ)器的速度。刷新128s（128 個(gè)系統(tǒng)周期） 讀/寫刷新讀/寫刷新讀/寫存取周期系統(tǒng)周期0.5s 0.5sv異步式刷新 把刷新操作平均分配到整個(gè)最大刷新間隔內(nèi)進(jìn)行。 相鄰兩行的刷新間隔為：最大刷新間隔時(shí)間行數(shù)2ms（4000 個(gè)存取周期） 讀/寫刷新15s0.5s讀/寫刷新15s0.5s1 128 vRAM芯片 大量存儲(chǔ)位元按一定的規(guī)則排列起來構(gòu)成了存儲(chǔ)體。 存儲(chǔ)體、讀寫電路、譯碼驅(qū)動(dòng)電路、控制電路等集成在一塊芯片上，組成各種不同類型的存儲(chǔ)芯片。地址總線地址寄存器MAR地址譯碼器地址驅(qū)動(dòng)電路存儲(chǔ)體存儲(chǔ)體 讀寫電路數(shù)據(jù)寄存

12、器MDR數(shù)據(jù)總線存儲(chǔ)控制電路存儲(chǔ)控制電路 讀信號(hào) 寫信號(hào)v存儲(chǔ)芯片的內(nèi)部組成 線性組成 所有存儲(chǔ)單元線性排成一列 每一個(gè)存儲(chǔ)單元中的多個(gè)存儲(chǔ)位元的字驅(qū)動(dòng)線連在一起，構(gòu)成字線；位線分別連接到相應(yīng)的數(shù)據(jù)線。 當(dāng)?shù)刂肺粩?shù)n較大時(shí)，譯碼器的規(guī)模隨之增大很多，導(dǎo)致電路復(fù)雜，譯碼時(shí)間很長，存儲(chǔ)芯片的速度太慢。 地地址址譯譯碼碼器器 A34 位地址A2A1A00,0字線字線 0 1,0字線字線 1 15,0字線字線 15 讀寫控制電路讀寫控制電路 D0數(shù)據(jù)讀寫信號(hào)R/W片選信號(hào) CS0,11,115,1D1一個(gè)字v 二維組成 所有存儲(chǔ)單元排列成矩陣形式，將地址分成兩組，分別送給X方向和Y方向的兩個(gè)譯碼器，在

13、行和列的交叉點(diǎn)共同選擇一個(gè)存儲(chǔ)單元，對(duì)其進(jìn)行讀寫操作。 一個(gè)采用二維組成的16字1位的存儲(chǔ)芯片 適合于構(gòu)造大容量的存儲(chǔ)芯片 。X 地地址址譯譯碼碼器器 A32 位地址A2A1A00,0X00,10,31,0X11,11,32,0X22,12,3讀寫控制電路數(shù)據(jù) D讀寫信號(hào) R/W片選信號(hào) CS0,21,22,23,0X33,13,33,2Y 地址譯碼器地址譯碼器 2 位地址Y0Y1Y2Y3vSRAMSRAM存儲(chǔ)器存儲(chǔ)器 v 組成： 存儲(chǔ)矩陣存儲(chǔ)矩陣 地址譯碼器地址譯碼器 控制邏輯控制邏輯 三態(tài)數(shù)據(jù)緩沖器三態(tài)數(shù)據(jù)緩沖器 典型的存儲(chǔ)器芯片vSRAM芯片讀操作周期和寫操作周期的時(shí)序圖 tRC地址tC

14、OCS數(shù)據(jù)tOTDtA（a）讀周期tWC地址tDWCS數(shù)據(jù)tDH（b）寫周期R/WtAWtWtWRtRC：讀周期時(shí)間tA： 讀出時(shí)間tCO：片選到數(shù)據(jù)輸出延遲tOTD：從片選無效后到數(shù)據(jù) 還能保持的時(shí)間tWC：寫周期時(shí)間tW： 寫數(shù)時(shí)間tAW： 滯后時(shí)間tWR：寫恢復(fù)時(shí)間tDW：數(shù)據(jù)有效時(shí)間tDH：寫信號(hào)無效后數(shù)據(jù)維持時(shí)間 SDRAM-同步動(dòng)態(tài)存儲(chǔ)器 DDR-雙倍速率內(nèi)存 (DDR2DDR3DDR4DDR5等)內(nèi)存典型的存儲(chǔ)器芯片v地址譯碼器地址譯碼器 ：對(duì)地：對(duì)地址信號(hào)進(jìn)行譯碼，址信號(hào)進(jìn)行譯碼，選擇存儲(chǔ)單元。選擇存儲(chǔ)單元。 線性譯碼線性譯碼( (單譯碼單譯碼) )只用只用一個(gè)地址譯碼器一個(gè)地

15、址譯碼器電路譯碼，譯碼輸出電路譯碼，譯碼輸出的選擇線直接選中存的選擇線直接選中存儲(chǔ)單元。儲(chǔ)單元。 復(fù)合譯碼：復(fù)合譯碼： n n位地址分位地址分為行、列地址分別譯碼，為行、列地址分別譯碼，只有只有X X向和向和Y Y向的選擇線向的選擇線同時(shí)選中的存儲(chǔ)單元，同時(shí)選中的存儲(chǔ)單元，才能進(jìn)行讀或?qū)懖僮?。才能進(jìn)行讀或?qū)懖僮鳌?特點(diǎn)：復(fù)合譯碼所需選特點(diǎn)：復(fù)合譯碼所需選擇線數(shù)目少，適用于大擇線數(shù)目少，適用于大容量的存儲(chǔ)器。容量的存儲(chǔ)器。 典型的存儲(chǔ)器芯片vDRAM的構(gòu)成 地址：分行地址和列地址兩次送入。 RAS有效時(shí)，行地址送入行地址鎖存器 CAS有效時(shí)，列地址送入列地址鎖存器4M4位的位的DRAM 典型的存

16、儲(chǔ)器芯片v動(dòng)態(tài)RAM芯片讀操作周期和寫操作周期的時(shí)序圖 RAStCYCtRASCAS地址tASRtAHtAHtASCtCAStRCStRCHtCACtDOHtRAC數(shù)據(jù)輸出有效tCYC：讀周期時(shí)間tRAS：RAS脈沖寬度tCAS：CAS脈沖寬度tRCS：讀命令建立時(shí)間tRCH：讀命令保持時(shí)間tDOH：數(shù)據(jù)輸出保持時(shí)間（a）讀周期數(shù)據(jù)R/W行地址列地址RAStCYCtRASCAStCAStRWLtCWLR/WR/W數(shù)據(jù)tDStDHtCYC：寫周期時(shí)間tWCH：寫命令保持時(shí)間tWP：寫命令脈沖寬度tRWL：從寫命令開始到RAS變?yōu)闊o效的時(shí)間tCWL：從寫命令開始到CAS變?yōu)闊o效的時(shí)間tDS：寫入數(shù)

17、據(jù)建立時(shí)間tDH：寫入數(shù)據(jù)保持時(shí)間tWCHtWP（b）寫周期地址SRAM和DRAM的對(duì)比比較內(nèi)容SRAMDRAM存儲(chǔ)信息0和1的方式雙穩(wěn)態(tài)觸發(fā)器極間電容上的電荷電源不掉電時(shí) 信息穩(wěn)定信息會(huì)丟失刷新不需要需要集成度低高容量小大價(jià)格高低速度快慢適用場合Cache主存v只讀存儲(chǔ)器ROM 存儲(chǔ)的信息只能讀出，不能隨機(jī)改寫或存入， 特點(diǎn)：非易失性斷電后信息不會(huì)丟失編程：指往只讀存儲(chǔ)器中寫入數(shù)據(jù)的過程。 v 根據(jù)可編程的方式和頻度的不同，只讀存儲(chǔ)器可分為： 掩膜式ROM(MaskROM) 可編程PROM(ProgrammableROM) 可擦除EPROM(ErasablePROM) 電可擦EEPROM(E

18、lectricallyEPROM) 快擦寫ROM(FlashROM)內(nèi)存v掩膜式ROM( MROM ) 生產(chǎn)廠家在制造芯片時(shí)將數(shù)據(jù)寫入芯片，用戶不能更改存儲(chǔ)器的內(nèi)容，只能讀出數(shù)據(jù)使用。 可靠性高，集成度高，批量生產(chǎn)之后價(jià)格便宜，但靈活性差。v一次可編程ROM（PROM） 芯片生產(chǎn)時(shí)，所有存儲(chǔ)單元均被寫成“0”或均被寫成“1” 用戶可以根據(jù)需要寫一次。只讀存儲(chǔ)器雙極固定掩膜式雙極固定掩膜式ROM ROM vPROM存儲(chǔ)位元的基本結(jié)構(gòu) 全“1”熔斷絲型 全“0”肖特基二極管型v紫外線可擦除的PROM（EPROM） 高壓寫入 紫外線光照擦除 不能在線進(jìn)行擦除和編程 單個(gè)SIMOS管構(gòu)成的存儲(chǔ)位元只讀

19、存儲(chǔ)器和閃速存儲(chǔ)器 電可擦除的PROM（EEPROM或E2PROM） 用電在線擦除和編程的，重編程只需幾秒鐘。 它可以擦除和編程單個(gè)存儲(chǔ)單元或者數(shù)據(jù)塊。 浮柵隧道氧化層MOS存儲(chǔ)管 v閃速存儲(chǔ)器v簡稱閃存，是由Intel公司于80年代后期首先推出的。它是一種高密度、非易失性的可讀/寫存儲(chǔ)器。 vFlash存儲(chǔ)器的兩種單管疊柵存儲(chǔ)位元結(jié)構(gòu) v非易失性存儲(chǔ)器非易失性存儲(chǔ)器 只讀存儲(chǔ)器只讀存儲(chǔ)器(ROM)(ROM)只讀存儲(chǔ)器只讀存儲(chǔ)器ROMROM在使用過程中在使用過程中, ,只能讀出存儲(chǔ)的信息只能讀出存儲(chǔ)的信息, ,而不能用通常而不能用通常的方法寫入信息。的方法寫入信息。 可可擦除的擦除的PROM

20、(EPROM) PROM (EPROM) 用戶用戶按規(guī)定方法可多次改寫內(nèi)容按規(guī)定方法可多次改寫內(nèi)容, ,改寫時(shí)先用紫外線擦除改寫時(shí)先用紫外線擦除ROM典型的存儲(chǔ)器芯片 電可擦除的電可擦除的PROM (E2PROM) PROM (E2PROM) 能能以字節(jié)為單位進(jìn)行擦除和改寫以字節(jié)為單位進(jìn)行擦除和改寫, ,并可直接在機(jī)器內(nèi)進(jìn)并可直接在機(jī)器內(nèi)進(jìn)行擦除和改寫。行擦除和改寫。 閃速存儲(chǔ)器閃速存儲(chǔ)器(Flash Memory)(Flash Memory)E E2 2PROM-2832APROM-2832A容量：容量：4K4K* *8 bit 8 bit v ROM存儲(chǔ)芯片的外封裝特性 如果一個(gè)芯片有2n

21、個(gè)字，每個(gè)字有m位，則它有： n個(gè)地址輸入An-1A0 m個(gè)數(shù)據(jù)輸出Dm-1D0 一個(gè)片選信號(hào) 除了掩膜式ROM，所有其它的ROM都有一個(gè)編程控制輸入端（VPP），芯片編程器用它來向芯片寫入數(shù)據(jù)。只讀存儲(chǔ)器和閃速存儲(chǔ)器控制邏輯A0 2K8 位 存儲(chǔ)矩陣數(shù)據(jù)緩沖區(qū)D0 PD/PGM CS 譯碼 X Y 控制Y 譯碼 A1 A6 A7 A10 地址輸入D1 D7 數(shù)據(jù)VCC 地 VPP 2716型EPROM（2K8位）的內(nèi)部結(jié)構(gòu)圖 對(duì)于存儲(chǔ)器芯片，需要了解：v芯片的地址線、數(shù)據(jù)線、片選線和讀寫控芯片的地址線、數(shù)據(jù)線、片選線和讀寫控制線制線 地址線條數(shù)決定了有多少個(gè)存儲(chǔ)單元；地址線條數(shù)決定了有多少個(gè)

22、存儲(chǔ)單元； 數(shù)據(jù)線條數(shù)表明每個(gè)存儲(chǔ)單元所能存儲(chǔ)的二進(jìn)制數(shù)據(jù)線條數(shù)表明每個(gè)存儲(chǔ)單元所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。數(shù)的位數(shù)。典型的存儲(chǔ)器芯片nDRAMDRAM存儲(chǔ)器芯片存儲(chǔ)器芯片存儲(chǔ)容量：存儲(chǔ)容量：64K64K1 1位（位（64K64K個(gè)存?zhèn)€存儲(chǔ)單元，每單元儲(chǔ)單元，每單元1 1位）位）存儲(chǔ)矩陣：存儲(chǔ)矩陣：4 4個(gè)個(gè)128128* *128128地址引腳：地址引腳：8 8條條 RAS#RAS#有效時(shí)送有效時(shí)送8 8位行地址位行地址 CAS#CAS#有效時(shí)送有效時(shí)送8 8位列地址位列地址數(shù)據(jù)線：輸入、輸出分開（數(shù)據(jù)線：輸入、輸出分開（D DININ、D DOUTOUT） 。典型的存儲(chǔ)器芯片存儲(chǔ)器存儲(chǔ)器應(yīng)用

23、應(yīng)用SRAMSRAMDRAMDRAMROMROMPROMPROMEPROMEPROME2PROME2PROMFlash MemoryFlash MemoryCacheCache計(jì)算機(jī)主存計(jì)算機(jī)主存固定程序，微程序控制器固定程序，微程序控制器用戶自編程序，工業(yè)控制機(jī)或電器用戶自編程序，工業(yè)控制機(jī)或電器用戶編寫并可修改程序，產(chǎn)品試制階段程序用戶編寫并可修改程序，產(chǎn)品試制階段程序ICIC卡上存儲(chǔ)器卡上存儲(chǔ)器固態(tài)盤、固態(tài)盤、ICIC卡卡第七章存儲(chǔ)器第三節(jié)主存的設(shè)計(jì)v主存儲(chǔ)器的組成 地址內(nèi)容組織形式v存儲(chǔ)器芯片的構(gòu)成 存儲(chǔ)體 地址譯碼和驅(qū)動(dòng)電路 讀寫電路 存儲(chǔ)控制電路：根據(jù)來自I/O或CPU的讀寫控制信

24、號(hào)，產(chǎn)生一系列時(shí)序信號(hào)，控制存儲(chǔ)器完成讀寫操作。 一個(gè)存儲(chǔ)體的例子： 每個(gè)存儲(chǔ)單元可以存放4個(gè)字節(jié)，稱其寬度為4字節(jié) 字節(jié)和字的定義 字節(jié)是8bit 字2字節(jié)/4字節(jié)v大小端存儲(chǔ)模式 小端(little-endian):將低序字節(jié)存儲(chǔ)在起始地址X86結(jié)構(gòu)ARMDSP 大端(big-endian):高序字節(jié)存儲(chǔ)在起始地址C51PowerPCv對(duì)準(zhǔn)存放與非對(duì)準(zhǔn)存放 對(duì)準(zhǔn)存放：信息存放的起始地址必須是該信息寬度（字節(jié)數(shù)）的整數(shù)倍。 非對(duì)準(zhǔn)存放的缺陷：訪存次數(shù)增加存儲(chǔ)器v單片存儲(chǔ)器芯片容量有限&講授：存儲(chǔ)器接口設(shè)計(jì)v為某地址總線為20位的8位微機(jī)系統(tǒng)設(shè)計(jì)一個(gè)容量為20KB的存儲(chǔ)器子系統(tǒng)。 其中

25、SRAM容量為4KB，ROM容量為16KB。設(shè)計(jì)任務(wù)假設(shè)：假設(shè)：SRAM采用采用2114芯片，芯片， ROM采用采用2732芯片芯片存儲(chǔ)器容量的擴(kuò)展方法%問題1：如何擴(kuò)展存儲(chǔ)容量？存儲(chǔ)容量存儲(chǔ)容量=字?jǐn)?shù)字?jǐn)?shù)位數(shù)位數(shù) J 存儲(chǔ)器容量的擴(kuò)展方法存儲(chǔ)器容量的擴(kuò)展方法 從位數(shù)方向擴(kuò)展從位數(shù)方向擴(kuò)展 位擴(kuò)展位擴(kuò)展 從字?jǐn)?shù)方向擴(kuò)展從字?jǐn)?shù)方向擴(kuò)展 字?jǐn)U展字?jǐn)U展 從字長和位數(shù)兩個(gè)方向擴(kuò)展從字長和位數(shù)兩個(gè)方向擴(kuò)展 字位擴(kuò)展字位擴(kuò)展 存儲(chǔ)器位寬存儲(chǔ)器位寬 數(shù)據(jù)總線寬度數(shù)據(jù)總線寬度 處理器字長處理器字長 = = 01011101 = v在在8位的微機(jī)系統(tǒng)中使用位的微機(jī)系統(tǒng)中使用2114芯片（芯片（1K4位）位）位擴(kuò)

26、展高四位高四位低四位低四位八位八位v1K4位的位的SRAM芯片芯片 1K8位的位的SRAM存儲(chǔ)器存儲(chǔ)器 v位擴(kuò)展法 存儲(chǔ)器芯片的存儲(chǔ)器芯片的數(shù)據(jù)位不能滿足讀寫的基本要求數(shù)據(jù)位不能滿足讀寫的基本要求 時(shí)進(jìn)行時(shí)進(jìn)行J 位擴(kuò)展連接規(guī)則：位擴(kuò)展連接規(guī)則： 多個(gè)同字?jǐn)?shù)的存儲(chǔ)器芯片的地址、片選、讀多個(gè)同字?jǐn)?shù)的存儲(chǔ)器芯片的地址、片選、讀/ /寫寫 端相應(yīng)并聯(lián)端相應(yīng)并聯(lián) 數(shù)據(jù)引腳各自連接到數(shù)據(jù)總線的不同位數(shù)據(jù)引腳各自連接到數(shù)據(jù)總線的不同位位擴(kuò)展存儲(chǔ)器容量的擴(kuò)展方法000000000000高位地址低位地址1K8位的位的SRAM存儲(chǔ)器存儲(chǔ)器 4K8位位000H3FFH 000HFFFH00111111111101

27、0000000000011111111111100000000000101111111111110000000000111111111111vCPU對(duì)存儲(chǔ)單元的訪問過程：片選：選擇存儲(chǔ)器芯片。字選：再從選中的芯片中依照地址碼選擇相應(yīng)的存儲(chǔ)單元讀寫數(shù)據(jù)。J 連接規(guī)則：連接規(guī)則： 芯片的數(shù)據(jù)線、讀芯片的數(shù)據(jù)線、讀/ /寫控制線并聯(lián)寫控制線并聯(lián) 低位地址線連接到芯片地址引腳低位地址線連接到芯片地址引腳完成字選完成字選 高位地址高位地址得到片選信號(hào)得到片選信號(hào) 字?jǐn)U展字?jǐn)U展 % 問題問題2 2：高位地址如何產(chǎn)生片選信號(hào)？：高位地址如何產(chǎn)生片選信號(hào)？存儲(chǔ)器容量的擴(kuò)展方法存儲(chǔ)器片選信號(hào)的產(chǎn)生方法v線選法：

28、用高位地址中的某一位直接作為存儲(chǔ)器芯片的片選信號(hào)CS#A15A11A0A12 CSCS CS CSA14A13(2)(1)(0)(3)芯芯片片A19 A16A15A14 A13 A12A11A0可用地址空間可用地址空間0123 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1全全0全全1全全0全全1全全0全全1全全0全全1E000HEFFFHD000HDFFFHB000HBFFFH7000H7FFFH線選法 片選方法線選法片選方法線選法 優(yōu)點(diǎn)：優(yōu)點(diǎn)： 電路簡單，不需外加邏輯電路。電路簡單，不需外加邏輯電路。缺點(diǎn)：缺點(diǎn)： 不能充分利用系統(tǒng)的存儲(chǔ)空間不能充分利用系統(tǒng)的存儲(chǔ)空間 地址空

29、間不連續(xù)地址空間不連續(xù) 地址重疊地址重疊適用于存儲(chǔ)容量較小的簡單微機(jī)系統(tǒng)適用于存儲(chǔ)容量較小的簡單微機(jī)系統(tǒng)存儲(chǔ)器片選信號(hào)的產(chǎn)生方法v怎樣才能充分的利用地址空間？ N N位地址線可以產(chǎn)生？個(gè)信號(hào)位地址線可以產(chǎn)生？個(gè)信號(hào) 每個(gè)信號(hào)對(duì)應(yīng)一個(gè)存儲(chǔ)器芯片每個(gè)信號(hào)對(duì)應(yīng)一個(gè)存儲(chǔ)器芯片v如何避免地址重復(fù)？存儲(chǔ)器片選信號(hào)的產(chǎn)生方法2n全譯碼法增加譯碼器譯碼器所有地址線所有地址線都參與選擇都參與選擇IO/M 片選方法全譯碼法片選方法全譯碼法 全譯碼法 A13A12VccA19 A14A11A0.BAE32:4 Y2E2E1芯片芯片A19 A14A13 A12A11A0可用地址空間可用地址空間012300000000

30、0000000000000000 0 0 0 1 1 0 1 1全全0全全1全全0全全1全全0全全1全全0全全100000H00FFFH01000H01FFFH02000H02FFFH03000H03FFFH全譯碼法 片選方法全譯碼法片選方法全譯碼法 優(yōu)點(diǎn)：優(yōu)點(diǎn)：地址范圍唯一而且連續(xù)地址范圍唯一而且連續(xù) 不會(huì)產(chǎn)生地址重疊現(xiàn)象不會(huì)產(chǎn)生地址重疊現(xiàn)象 缺點(diǎn)：缺點(diǎn)：對(duì)譯碼電路要求較高對(duì)譯碼電路要求較高 適用于存儲(chǔ)器芯片較多的系統(tǒng)適用于存儲(chǔ)器芯片較多的系統(tǒng) 存儲(chǔ)器片選信號(hào)的產(chǎn)生方法 片選方法部分譯碼法片選方法部分譯碼法 方法：將高位地址線中某幾位方法：將高位地址線中某幾位( (不是全部高位不是全部高位)

31、 )地址經(jīng)過譯碼器地址經(jīng)過譯碼器譯碼，作為片選信號(hào)譯碼，作為片選信號(hào)線選法和全譯碼法的混合方式。線選法和全譯碼法的混合方式。存在地址重疊問題。存在地址重疊問題。存儲(chǔ)器片選信號(hào)的產(chǎn)生方法 字?jǐn)U展：全譯碼法 1K1K8 8位的存儲(chǔ)器擴(kuò)展為位的存儲(chǔ)器擴(kuò)展為4K4K8 8位存儲(chǔ)器。位存儲(chǔ)器。存儲(chǔ)器容量的擴(kuò)展方法D0D7A0A9A10A192:4地址譯地址譯碼器碼器D0 D7 A0A91k1k8 8CED0 D7 A0A91k1k8 8CED0 D7 A0A91k1k8 8CED0 D7 A0A91k1k8 8CEv字位擴(kuò)展法字向和位向均不能滿足要求時(shí)需進(jìn)行字向和位向同時(shí)擴(kuò)展。對(duì)存儲(chǔ)器芯片進(jìn)行分組，組內(nèi)

32、采用位擴(kuò)對(duì)存儲(chǔ)器芯片進(jìn)行分組，組內(nèi)采用位擴(kuò)展法連接（數(shù)據(jù)線連接不同），組間采用展法連接（數(shù)據(jù)線連接不同），組間采用字?jǐn)U展法連接（片選線連接不同）。字?jǐn)U展法連接（片選線連接不同）。存儲(chǔ)器容量的擴(kuò)展方法 歸納：存儲(chǔ)器容量擴(kuò)展的關(guān)鍵在于存儲(chǔ)歸納：存儲(chǔ)器容量擴(kuò)展的關(guān)鍵在于存儲(chǔ)器芯片與器芯片與DB、AB、CB的連接的連接與與DB的連接的連接:根據(jù)芯片的數(shù)據(jù)位決定是否需根據(jù)芯片的數(shù)據(jù)位決定是否需要位擴(kuò)展。要位擴(kuò)展。與與AB的連接的連接:保證對(duì)存儲(chǔ)器的所有單元正確保證對(duì)存儲(chǔ)器的所有單元正確尋址。尋址。與與CB的連接的連接:片選、讀寫控制線。片選、讀寫控制線。存儲(chǔ)器容量的擴(kuò)展方法小 結(jié)n 存儲(chǔ)器容量的擴(kuò)展方法

33、存儲(chǔ)器容量的擴(kuò)展方法字?jǐn)U展、位擴(kuò)展、字位擴(kuò)展字?jǐn)U展、位擴(kuò)展、字位擴(kuò)展 n 存儲(chǔ)器片選信號(hào)的產(chǎn)生方法存儲(chǔ)器片選信號(hào)的產(chǎn)生方法線選法、全譯碼法、部分譯碼法線選法、全譯碼法、部分譯碼法思考：如果由低位地址產(chǎn)生片選信號(hào)，會(huì)產(chǎn)生什么影響？ 單機(jī)系統(tǒng)中，主存與CPU速度的不匹配是高速計(jì)算的瓶頸。v提高存儲(chǔ)系統(tǒng)性能的主要措施 存取速度角度： 尋找高速元件 結(jié)構(gòu)角度： 采用層次結(jié)構(gòu) 采用高速緩沖存儲(chǔ)器 存取寬度角度： 增加存儲(chǔ)器的字長 采用并行操作的雙端口存儲(chǔ)器 采用多模塊交叉存儲(chǔ)器v并行主存系統(tǒng) 在一個(gè)主存周期內(nèi)能并行讀寫多字的主存系統(tǒng) 有效地提高存儲(chǔ)器的帶寬。v并行主存系統(tǒng)實(shí)現(xiàn)途徑 空間并行：雙端口存儲(chǔ)器

34、 時(shí)間并行：單體多字、多體并行并行主存系統(tǒng)并行主存系統(tǒng)v雙端口存儲(chǔ)器工作原理 具有兩個(gè)彼此獨(dú)立的讀/寫口。 每個(gè)讀/寫口都有一套獨(dú)立的地址寄存器和譯碼電路。 可以并行地獨(dú)立工作。v應(yīng)用場合 內(nèi)存：雙端口一個(gè)面向CPU，另一個(gè)面向外設(shè)。 顯存：一個(gè)供CPU訪問，另一個(gè)供視頻顯示電路。存儲(chǔ)體存儲(chǔ)體地址寄存器地址寄存器譯碼譯碼地址地址A數(shù)據(jù)數(shù)據(jù)A地址寄存器地址寄存器譯碼譯碼地址地址B數(shù)據(jù)數(shù)據(jù)BIDT7133的邏輯框圖v單體單字存儲(chǔ)器 字長與CPU的字長相同，每次只能訪問一個(gè)存儲(chǔ)字。 假設(shè)存儲(chǔ)器的訪問周期是TM，字長為W位，帶寬為：并行主存系統(tǒng)數(shù)據(jù)寄存器數(shù)據(jù)寄存器 W W 位位 地址寄存器地址寄存器 L L 普通存儲(chǔ)器普通存儲(chǔ)器MMTWBv單體多字存儲(chǔ)器 存儲(chǔ)器能夠