數(shù)字電路技術(shù)基礎(chǔ)5

1、第第第第第第5 5 5章章章章章章 時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路學(xué)習(xí)要點：學(xué)習(xí)要點：觸發(fā)器的邏輯功能及使用 時序電路的分析方法和設(shè)計方法計數(shù)器、寄存器等中規(guī)模集成電路的邏輯功能和使用方法第第第第第第5 5 5章章章章章章 時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路時序邏輯電路5.1 寄存器寄存器在數(shù)字電路中，用來存放二進制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲1位二進制代碼，存放n位二進制代碼的寄存器，需用n個觸發(fā)器來構(gòu)成。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大

2、類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。5.1. 基本寄存器基本寄存器1 1、單拍工作方式基本寄存器、單拍工作方式基本寄存器D11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CP無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0D3，就立即被送入進寄存器中，即有：012310111213DDDDQ

3、QQQnnnn2 2、雙拍工作方式基本寄存器、雙拍工作方式基本寄存器CPD11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CRRDRDRDRD00000123nnnnQQQQ（1）清零。CR=0，異步清零。即有：012310111213DDDDQQQQnnnn（2）送數(shù)。CR=1時，CP上升沿送數(shù)。即有：（3）保持。在CR=1、CP上升沿以外時間，寄存器內(nèi)容將保持不變。5.1.2 移位寄存器移位寄存器1 1、單向移位寄存器、單向移位寄存器Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0

4、Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位時鐘脈沖右移輸出右移輸入Q0 Q1 Q2 Q3并行輸出4位右移移位寄存器CPCPCPCPCP3210nnniQDQDQDDD2312010、nnnnnninQQQQQQDQ21311201110、時鐘方程：驅(qū)動方程：狀態(tài)方程：Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位時鐘脈沖右移輸出右移輸入Q0 Q1 Q2 Q3輸入現(xiàn)態(tài)次態(tài)Di CPnnnnQQQQ3210 13121110 nnnnQQQQ說明1 1110 0 0 01 0 0 0

5、1 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1連續(xù)輸入4個 1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位時鐘脈沖左移輸出左移輸入DiQ0 Q1 Q2 Q3并行輸出4位左移移位寄存器CPCPCPCPCP3210innnDDQDQDQD3322110、innnnnnnDQQQQQQ時鐘方程：驅(qū)動方程：狀態(tài)方程：Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q

6、1 Q2 Q3CP移位時鐘脈沖左移輸出左移輸入DiQ0 Q1 Q2 Q3輸入現(xiàn)態(tài)次態(tài)Di CPnnnnQQQQ3210 13121110 nnnnQQQQ說明1 1110 0 0 01 0 0 01 1 0 01 1 1 00 0 0 10 0 1 10 1 1 11 1 1 1連續(xù)輸入4個 1單向移位寄存器具有以下主要特點：（1）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進制代碼。n個CP脈沖即可完成串行輸入工作，此后可從Q0Qn-1端獲得并行的n位二進制數(shù)碼，再用n個CP脈沖又可實現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個C

7、P脈沖后，寄存器便被清零。2 2、雙向移位寄存器、雙向移位寄存器 D0 D1 D2 D3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q31D C11D C11D C11D C1Q0 Q1 Q2 Q3CPDSL&1&1&1&11DSRMQ0 Q1 Q2 Q3SLnnnnnnnnnSRnMDQMQMQQMQMQQMQMQDMQ21331122011110nnnnnnSRnQQQQQQDQ21311201110SLnnnnnnnDQQQQQQ=0時右移M=1時左移(a) 引腳排列圖 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7

8、8VCC Q0 Q1 Q2 Q3 CP M1 M0CR DSR D0 D1 D2 D3 DSL GND M1 M0 DSL 74LS194 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖 D0 D1 D2 D3 CR CP DSR3 3、集成、集成雙向移雙向移位寄存位寄存器器74LS19474LS194CPMMCR 01工作狀態(tài)0 1 0 0 1 0 1 1 1 0 1 1 1 異步清零保 持右 移左 移并行輸入5.1.3 寄存器的應(yīng)用寄存器的應(yīng)用1 1、環(huán)形計數(shù)器、環(huán)形計數(shù)器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11

9、D C11D C1CPQ0 Q1 Q2 Q3nnQD10即將FFn-1的輸出Qn-1接到FF0的輸入端D0。根據(jù)起始狀態(tài)設(shè)置的不同，在輸入計數(shù)脈沖CP的作用下，環(huán)形計數(shù)器的有效狀態(tài)可以循環(huán)移位一個1，也可以循環(huán)移位一個0。即當(dāng)連續(xù)輸入CP脈沖時，環(huán)形計數(shù)器中各個觸發(fā)器的Q端或端，將輪流地出現(xiàn)矩形脈沖。FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3& 1111 0000100001001001 1110011100110001001001011011 110001101101排列順序： nnnnQQQ

10、Q3210能自啟動的能自啟動的4位環(huán)形計數(shù)器位環(huán)形計數(shù)器由由74LS19474LS194構(gòu)成的能自構(gòu)成的能自啟動的啟動的4位位環(huán)形計數(shù)器環(huán)形計數(shù)器啟動信號 CR DSR M1 M0 DSL 74LS194Q0 Q1 Q2 Q3D0 D1 D2 D3 0 1 1 1&11CPG2G1(a) 邏輯電路圖(b) 時序圖CPQ0Q1Q2Q32 2、扭環(huán)形計數(shù)器、扭環(huán)形計數(shù)器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即將FFn-1的輸出Qn-1接到FF0的輸入端D0。01

11、00101011010110 無效循環(huán) 10010010010110110000100011001110 有效循環(huán) 0001001101111111排列順序： nnnnQQQQ3210能自啟動的能自啟動的4位扭環(huán)形計數(shù)器位扭環(huán)形計數(shù)器FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3000010001100111011011010010010010010 有效循環(huán) 0001001101111111 010110110110(a) 邏輯圖(b) 狀態(tài)圖&排列順序： nnnnQQQQ3210本節(jié)小結(jié)：寄存器

12、是用來存放二進制數(shù)據(jù)或代碼的電路，寄存器是用來存放二進制數(shù)據(jù)或代碼的電路，是一種基本時序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把是一種基本時序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時取用。需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時取用。寄存器分為基本寄存器和移位寄存器兩大類。寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫鞯臄?shù)據(jù)只能并行輸入、并行輸出。移位基本寄存器的數(shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入

13、、串行輸出，并行輸入、串行輸出，串行輸入、入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。并行輸出。寄存器的應(yīng)用很廣，特別是移位寄存器，不僅寄存器的應(yīng)用很廣，特別是移位寄存器，不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼，還可以很方便地構(gòu)成移位寄存器型計成串行數(shù)碼，還可以很方便地構(gòu)成移位寄存器型計數(shù)器和順序脈沖發(fā)生器等電路。數(shù)器和順序脈沖發(fā)生器等電路。5.2 計數(shù)器計數(shù)器在數(shù)字電路中，能夠記憶輸入脈沖個數(shù)的電路稱為計數(shù)器。計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器加法計數(shù)器同步計數(shù)器異步計數(shù)器減法計數(shù)器可逆計數(shù)器加法計數(shù)器減法計數(shù)

14、器可逆計數(shù)器二進制計數(shù)器十進制計數(shù)器N進制計數(shù)器5.2.1 二進制計數(shù)器二進制計數(shù)器1 1、二進制同步計數(shù)器、二進制同步計數(shù)器3位二進制同步加法計數(shù)器位二進制同步加法計數(shù)器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列順序： /C nnnQQQ012選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。狀態(tài)圖nnnQQQC012輸出方程：CPCPCPCP210時鐘方程：CPQ0Q1Q2C時序圖FF0每輸入一個時鐘脈沖翻轉(zhuǎn)一次FF1在Q0=1時，在下一個CP觸發(fā)沿到來時翻轉(zhuǎn)。FF2在Q0=Q1=1時，在下一個CP觸發(fā)沿到來

15、時翻轉(zhuǎn)。100 KJnQKJ011nnQQKJ0122Q0Q0 CFF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&1&電路圖由于沒有無效狀態(tài)，電路能自啟動。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推廣到n位二進制同步加法計數(shù)器驅(qū)動方程輸出方程nnnnnnQQQQC01213位二進制同步減法計數(shù)器位二進制同步減法計數(shù)器選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。狀態(tài)圖輸出方程： 000001010011/1 /0111110101100 /0 /0 /0 /0 /0 /0排列順序： /

16、B nnnQQQ012CPCPCPCP210時鐘方程：nnnQQQB012CPQ0Q1Q2B時序圖FF0每輸入一個時鐘脈沖翻轉(zhuǎn)一次FF1在Q0=0時，在下一個CP觸發(fā)沿到來時翻轉(zhuǎn)。FF2在Q0=Q1=0時，在下一個CP觸發(fā)沿到來時翻轉(zhuǎn)。100 KJnQKJ011nnQQKJ0122Q0Q0 B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K 1J C1 1K1J C11K&電路圖由于沒有無效狀態(tài)，電路能自啟動。nnnnnnnnnnnQQQQKJQQKJQKJKJ0132110122011001推廣到n位二進制同步減法計數(shù)器驅(qū)動方程輸出方程nnnnnnQQQQB01213位二進制同步可

17、逆計數(shù)器位二進制同步可逆計數(shù)器設(shè)用U/D表示加減控制信號，且U/D0時作加計數(shù)，U/D 1時作減計數(shù)，則把二進制同步加法計數(shù)器的驅(qū)動方程和U/D相與，把減法計數(shù)器的驅(qū)動方程和U/D相與，再把二者相加，便可得到二進制同步可逆計數(shù)器的驅(qū)動方程。nnnnnnQQDUQQDUKJQDUQDUKJKJ010122001100/1輸出方程nnnnnnQQQDUQQQDUBC210210/Q0Q0 C/B1FF0 FF1 FF2CPQ1Q1Q2Q21J C11K1J C11K1J C11K1&1&1&1U/D電路圖 74LS161 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15

18、14 13 12 11 10 974LS161 1 2 3 4 5 6 7 8VCC CO Q0 Q1 Q2 Q3 CTT LDCR CP D0 D1 D2 D3 CTP GND CR D0 D1 D2 D3 CTT CTP CP CO LD4位集成二進制同步加法計數(shù)器位集成二進制同步加法計數(shù)器74LS161/163CR=0時異步清零。CR=1、LD=0時同步置數(shù)。CR=LD=1且CPT=CPP=1時，按照4位自然二進制碼進行同步二進制計數(shù)。CR=LD=1且CPTCPP=0時，計數(shù)器狀態(tài)保持不變。 CC4520 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14

19、13 12 11 10 9CC4520 1 2 3 4 5 6 7 8VDD 2CR 2Q3 2Q2 2Q1 2Q0 2EN 2CP1CP 1EN 1Q0 1Q1 1Q2 1Q3 1CR VSS EN CP CR雙雙4位集成二進制同步加法計數(shù)器位集成二進制同步加法計數(shù)器CC4520CR=1時，異步清零。CR=0、EN=1時，在CP脈沖上升沿作用下進行加法計數(shù)。CR=0、CP=0時，在EN脈沖下降沿作用下進行加法計數(shù)。CR=0、EN=0或CR=0、CP=1時，計數(shù)器狀態(tài)保持不變。D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b

20、) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/BO LD D2 D3 D0 D1 D2 D3 CT U/D CP4位集成二進制同步可逆計數(shù)器位集成二進制同步可逆計數(shù)器74LS191U/D是加減計數(shù)控制端；CT是使能端；LD是異步置數(shù)控制端；D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計數(shù)器狀態(tài)輸出端；CO/BO是進位借位信號輸出端；RC是多個芯片級聯(lián)時級間串行計數(shù)使能端，CT0，CO/BO1時，RCCP，由RC端產(chǎn)生的輸出進位脈沖的波形與輸入計數(shù)脈沖的波形相同。4位集成二進制同步可逆計數(shù)器

21、位集成二進制同步可逆計數(shù)器74LS193 BO CO LD 74LS193 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 16 15 14 13 12 11 10 974LS193 1 2 3 4 5 6 7 8VCC D0 CR CO BO LD D2 D3D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPDCR是異步清零端，高電平有效；LD是異步置數(shù)端，低電平有效；CPU是加法計數(shù)脈沖輸入端；CPD是減法計數(shù)脈沖輸入端； D0D3是并行數(shù)據(jù)輸入端；Q0Q3是計數(shù)器狀態(tài)輸出端； CO是進位脈沖輸出端；BO是借位脈沖輸出端；多個7

22、4LS193級聯(lián)時，只要把低位的CO端、BO端分別與高位的CPU、CPD連接起來，各個芯片的CR端連接在一起，LD端連接在一起，就可以了。2 2、二進制異步計數(shù)器、二進制異步計數(shù)器3位二進制異步加法計數(shù)器位二進制異步加法計數(shù)器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列順序： /C nnnQQQ012狀態(tài)圖選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：nnnQQQC012時鐘方程：CPQ0Q1Q2C時序圖FF0每輸入一個時鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q0由1變0時翻轉(zhuǎn)，F(xiàn)F2在Q1由1變0時翻轉(zhuǎn)。CPCP

23、 001QCP 12QCP 3個JK觸發(fā)器都是在需要翻轉(zhuǎn)時就有下降沿，不需要翻轉(zhuǎn)時沒有下降沿，所以3個觸發(fā)器都應(yīng)接成T型。111221100KJKJKJ CQ0 Q1 Q2Q0 Q1 Q21FF0 FF1 FF2CP1J C11K1J C11K1J C11K&驅(qū)動方程：電路圖3位二進制異步減法計數(shù)器位二進制異步減法計數(shù)器 000001010011 /1 /0 111110101100 /0 /0 /0 /0 /0 /0排列順序： /B nnnQQQ012狀態(tài)圖選用3個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：nnnQQQB012CPQ0Q1Q2時鐘方程：時序圖FF

24、0每輸入一個時鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q0由0變1時翻轉(zhuǎn)，F(xiàn)F2在Q1由0變1時翻轉(zhuǎn)。CPCP 001QCP 12QCP 3個JK觸發(fā)器都是在需要翻轉(zhuǎn)時就有下降沿，不需要翻轉(zhuǎn)時沒有下降沿，所以3個觸發(fā)器都應(yīng)接成T型。111221100KJKJKJ驅(qū)動方程：電路圖CPQ0 Q1 Q2Q0 Q1 Q2 BFF0 FF1 FF2 C1 C1 C1&T觸發(fā)器的觸發(fā)沿連 接 規(guī) 律上 升 沿下 降 沿加 法 計 數(shù)1iiQCP1iiQCP減 法 計 數(shù)1iiQCP1iiQCP二進制異步計數(shù)器二進制異步計數(shù)器級間連接規(guī)律級間連接規(guī)律4位集成二進制異步加法計數(shù)器位集成二進制異步加法計數(shù)器74LS197 CP

25、1 CP0 74LS197 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖(a) 引腳排列圖 14 13 12 11 10 9 874LS197 1 2 3 4 5 6 7VCC CR Q3 D3 D1 Q1 CP0CT/LD Q2 D2 D0 Q0 CP1 GND D0 D1 D2 D3 CT/ LD CRCR=0時異步清零。CR=1、CT/LD=0時異步置數(shù)。CR=CT/LD=1時，異步加法計數(shù)。若將輸入時鐘脈沖CP加在CP0端、把Q0與CP1連接起來，則構(gòu)成4位二進制即16進制異步加法計數(shù)器。若將CP加在CP1端，則構(gòu)成3位二進制即8進制計數(shù)器，F(xiàn)F0不工作。如果只將CP加在CP0端，CP

26、1接0或1，則形成1位二進制即二進制計數(shù)器。選用4個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列順序： /C nnnnQQQQ01235.2.2 十進制計數(shù)器十進制計數(shù)器1 1、十進制同步計數(shù)器、十進制同步計數(shù)器狀態(tài)圖輸出方程：時鐘方程：nnQQC03CPCPCPCPCP3210C 的卡諾圖00011110000000100111001000nnQQ23nnQQ01十進制同步十進制同步加法計數(shù)器加法計數(shù)器(a) 10nQ

27、的卡諾圖00011110001110100011001011nnQQ23nnQQ01nnQQ0100011110000001010110010100100110000011010010001000110111nnQQ23次態(tài)卡諾圖nnnnQQQQ0001011(b) 11nQ的卡諾圖00011110000000111011001011nnQQ23nnQQ01nnnnnnQQQQQQ101031100011110000100101011101001nnQQ23nnQQ01(c) 12nQ的卡諾圖nnnnnnnnnnnnnnQQQQQQQQQQQQQQ20120102120121200011110

28、000010100011011000nnQQ23nnQQ01(d) 13nQ的卡諾圖nnnnnnnQQQQQQQ30301213狀態(tài)方程nnnnnnnnnQKQQQJQQKJQKQQJKJ03012301220103100,1 CFF0 FF1 FF2 FF3Q1Q1Q0Q01CPQ2Q2 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&電路圖比較，得驅(qū)動方程：將無效狀態(tài)10101111分別代入狀態(tài)方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。nnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQ3030

29、1213201201121010311001011nnnQKQJQ1十進制同步減法計數(shù)器十進制同步減法計數(shù)器選用4個CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0排列順序： /B nnnnQQQQ0123狀態(tài)圖輸出方程：時鐘方程：nnnnQQQQB0123CPCPCPCPCP3210B 的卡諾圖00011110001000100011001000nnQQ23nnQQ01(a) 10nQ的卡諾圖00011110001110100

30、011001011nnQQ23nnQQ01nnQQ0100011110001001001101110100000100100011001001101000010101nnQQ23nnnnQQQQ0001011(b) 11nQ的卡諾圖00011110000110100011111000nnQQ23nnQQ01nnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ1010320101301211nnnnnnnnnnnnnnQQQQQQQQQQQQQQ201203021202312nnnnnnnQQQQQQQ30301213狀態(tài)方程00011110000010101011011001nnQQ2

31、3nnQQ01(c) 12nQ的卡諾圖00011110001000100111001000nnQQ23nnQQ01(d) 13nQ的卡諾圖次態(tài)卡諾圖Q0Q0FF0 FF1 FF2 FF3 BQ1Q1Q2Q21CP 1J C11K 1J C1 1K1J C11K&Q3Q3 1J C11K&比較，得驅(qū)動方程：將無效狀態(tài)10101111分別代入狀態(tài)方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。nnnnnnnnnnnnQKQQQJQQKQQJQKQQQJKJ03012301203201023100,1電路圖nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQ

32、QQQQQQQQQQQQQ303012132012031210102311001011nnnQKQJQ1十進制同步可逆計數(shù)器十進制同步可逆計數(shù)器集成十進制同步計數(shù)器集成十進制同步計數(shù)器集成十進制同步加法計數(shù)器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同，不同的是，74160和74162是十進制同步加法計數(shù)器，而74161和74163是4位二進制（16進制）同步加法計數(shù)器。此外，74160和74162的區(qū)別是，74160采用的是異步清零方式，而74162采用的是同步清零方式。74190是單時鐘集成十進制同步可逆計數(shù)器，其引腳排列圖和邏輯功能示意圖與74191相同

33、。74192是雙時鐘集成十進制同步可逆計數(shù)器，其引腳排列圖和邏輯功能示意圖與74193相同。把前面介紹的十進制加法計數(shù)器和十進制減法計數(shù)器用與或門組合起來，并用U/D作為加減控制信號，即可獲得十進制同步可逆計數(shù)器。選用4個CP上升沿觸發(fā)的D觸發(fā)器，分別用FF0、FF1、FF2 、FF3表示。 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0 /0 /0 /0 /0排列順序： /C nnnnQQQQ01232 2、十進制異步計數(shù)器、十進制異步計數(shù)器狀態(tài)圖輸出方程：nnQQC03C 的卡諾圖0001111000000010011

34、1001000nnQQ23nnQQ01十進制異步加法計數(shù)器十進制異步加法計數(shù)器CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10時序圖時鐘方程CPCP 001QCP 12QCP FF0每輸入一個CP翻轉(zhuǎn)一次，只能選CP。FF1在t2、t4、t6、t8時刻翻轉(zhuǎn)，可選Q0。FF2在t4、t8時刻翻轉(zhuǎn)，可選Q1。FF3在t8、t10時刻翻轉(zhuǎn)，可選Q0。03QCP (a) 10nQ的卡諾圖00011110001110100011001011nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10狀態(tài)方程nnQQ010(b

35、) 11nQ的卡諾圖000111100001110110010nnQQ23nnQQ01nnnQQQ1311000111100001111010nnQQ23nnQQ01(c) 12nQ的卡諾圖nnQQ212000111100001000110110nnQQ23nnQQ01(d) 13nQ的卡諾圖nnnQQQ1213nnnnnnQQDQDQQDQD1232213100nnnnnnnnnnQQQQQQQQQQ12132121311010DQn1比較，得驅(qū)動方程：Q0Q0 YFF0 FF1 FF2 FF3Q2Q2Q1Q1Q3Q3 1D C11D C1&CP& 1D C1&1D C1電路圖將無效狀態(tài)10

36、101111分別代入狀態(tài)方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。十進制異步減法計數(shù)器十進制異步減法計數(shù)器選用4個CP上升沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2 、FF3表示。 /0 /0 /0 /0 00000001001000110100 /1 /0 10011000011101100101 /0 /0 /0 /0排列順序： /B nnnnQQQQ0123狀態(tài)圖輸出方程：nnnnQQQQB0123B 的卡諾圖00011110001000100011001000nnQQ23nnQQ01CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8

37、 t9 t10時序圖時鐘方程CPCP 001QCP 12QCP FF0每輸入一個CP翻轉(zhuǎn)一次，只能選CP。FF1在t2、t4、t6、t8時刻翻轉(zhuǎn)，可選Q0。FF2在t4、t8時刻翻轉(zhuǎn)，可選Q1。FF3在t8、t10時刻翻轉(zhuǎn)，可選Q0。03QCP CPQ0Q1Q2Q3 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10(a) 10nQ的卡諾圖00011110001110100011001011nnQQ23nnQQ01狀態(tài)方程nnQQ010(b) 11nQ的卡諾圖000111100001101111000nnQQ23nnQQ01nnnnnQQQQQ12131100011110000101

38、1110nnQQ23nnQQ01(c) 12nQ的卡諾圖nnQQ212000111100010001111000nnQQ23nnQQ01(d) 13nQ的卡諾圖nnnnQQQQ12313Q0Q0 BFF0 FF1 FF2 FF3Q2Q2Q1Q1Q3Q3 1J C11K1J C11K&CP&1J C11K1J C11K11比較，得驅(qū)動方程：電路圖將無效狀態(tài)10101111分別代入狀態(tài)方程進行計算，可以驗證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動。1111312322123100KQQJKJKQQJKJnnnn，nnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQ3312132

39、21211231100101111)(11nnnQKQJQ1CP1 R0A R0B NC VCC S0A S0B14 13 12 11 10 9 874LS90 1 2 3 4 5 6 7CP0 NC Q0 Q3 GND Q1 Q274LS90S0A S0B R0A R0BQ0 Q3 Q1 Q2CP0CP1(a) 引腳排列圖(b) 邏輯功能示意圖集集成成十十進進制制異異步步計計數(shù)數(shù)器器74LS90輸 入輸 出R0A R0B S0A S0B CP0 CP113121110 nnnnQQQQ 1 1 0 1 1 0 1 1 0 0 0 0 0 0 0 0 Q0 0 0 Q1 0 0 0 0 (清零

40、)0 0 0 0 (清零) 1 0 0 1 (置 9)二進制計數(shù)五進制計數(shù)8421碼十進制計數(shù) 5421碼十進制計數(shù)5.2.3 N進制計數(shù)器進制計數(shù)器1 1、用同步清零端或置數(shù)、用同步清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N進置計數(shù)器進置計數(shù)器2 2、用異步清零端或置數(shù)、用異步清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N進置計數(shù)器進置計數(shù)器（1）寫出狀態(tài)SN-1的二進制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號的邏輯表達式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號的邏輯表達式。（3）畫連線圖。利用集成計數(shù)器的清零端和置數(shù)端實現(xiàn)歸零，從而構(gòu)成按

41、自然態(tài)序進行計數(shù)的N進制計數(shù)器的方法。在前面介紹的集成計數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。用74LS163來構(gòu)成一個十二進制計數(shù)器。（1）寫出狀態(tài)SN-1的二進制代碼。（3）畫連線圖。 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用同步清零端 CR 歸零 74LS163nnn

42、NNQQQPPPPLDCR013111111,SN-1S12-1S111011（2）求歸零邏輯。D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置數(shù)端 LD 歸零 74LS163用74LS197來構(gòu)成一個十二進制計數(shù)器。（1）寫出狀態(tài)SN的二進制代碼。（3）畫連線圖。nnNNQQPPPPLDCTCR23112,/SNS121100（2）求歸零邏輯。D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CT/LD CR CP1 CP0 Q0 Q1 Q2 Q3 D0 D1 D2 D3

43、&1(a) 用異步清零端 CR 歸零CP 74LS197CP CP1 CP0 CT/LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(b) 用異步置數(shù)端 CT/LD 歸零 74LS197用74LS161來構(gòu)成一個十二進制計數(shù)器。nnQQCR23SNS121100D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用異步清零端 CR 歸零 74LS161用異步清零端CR歸零用同步置數(shù)端LD歸零SN-1S111011nnnQQQLD013 CO LD CR Q0 Q1 Q2 Q3

44、D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置數(shù)端 LD 歸零 74LS1613 3、提高歸零可靠性的方法、提高歸零可靠性的方法 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11&QQ 74LS161利用一個基本 RS 觸發(fā)器將CR或0LD暫存一下，從而保證歸零信號有足夠的作用時間，使計數(shù)器能夠可靠歸零。 CT /LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CP1 CP&1&QQCP0 74LS197使用 CP 下降沿觸發(fā)的集成計數(shù)器時，電路中需增加一個反相器。4 4、計數(shù)器容量的擴展、計數(shù)器容量的擴展異步計數(shù)器一

45、般沒有專門的進位信號輸出端，通?？梢杂帽炯壍母呶惠敵鲂盘栻?qū)動下一級計數(shù)器計數(shù)，即采用串行進位方式來擴展容量。 CP1 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP1 CPCP0 74LS90(個位)N1=10 Q0 Q1 Q2 Q3 S9A S9B R0A R0BCP0 74LS90(十位)N2=10 CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(個位) Q0 Q1 Q2 Q3CP0 74LS90(十位) S9A S9B R0A R0B S9A S9B R0A R0B& CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(個位)N1=10 Q0

46、 Q1 Q2 Q3CP0 74LS90(十位)N2=6 S9A S9B R0A R0B S9A S9B R0A R0B同步計數(shù)器有進位或借位輸出端，可以選擇合適的進位或借位輸出信號來驅(qū)動下一級計數(shù)器計數(shù)。同步計數(shù)器級聯(lián)的方式有兩種，一種級間采用串行進位方式，即異步方式，這種方式是將低位計數(shù)器的進位輸出直接作為高位計數(shù)器的時鐘脈沖，異步方式的速度較慢。另一種級間采用并行進位方式，即同步方式，這種方式一般是把各計數(shù)器的CP端連在一起接統(tǒng)一的時鐘脈沖，而低位計數(shù)器的進位輸出送高位計數(shù)器的計數(shù)控制端。 D4 D5 D6 D7 CTT CTP CP CTT CTP CP CO LD CR 74LS161

47、(0)Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP111 CO LD CR Q4 Q5 Q6 Q711 CO LD CR Q8 Q9 Q10 Q11 D8 D9 D10 D1111 74LS161(1) 74LS161(2) D4 D5 D6 D7 CTT CTP CP CTT CTP CP CO LD CR 74LS161(0)Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP111 CO LD CR Q4 Q5 Q6 Q711 CO LD CR Q8 Q9 Q10 Q11 D8 D9 D10 D1111 74LS161(1) 74LS161(21在

48、此種接線方式中，只要片1的各位輸出都為1，一旦片0的各位輸出都為1，片2立即可以接收進位信號進行計數(shù)，不會像基本接法中那樣，需要經(jīng)歷片1的傳輸延遲，所以工作速度較高。這種接線方式的工作速度與計數(shù)器的位數(shù)無關(guān)。本節(jié)小結(jié)：計數(shù)器是一種應(yīng)用十分廣泛的時序電路，除計數(shù)器是一種應(yīng)用十分廣泛的時序電路，除用于計數(shù)、分頻外，還廣泛用于數(shù)字測量、運算用于計數(shù)、分頻外，還廣泛用于數(shù)字測量、運算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計算機，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可機，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。缺少的組成部分。計數(shù)器計數(shù)器可利用觸發(fā)

49、器和門電路構(gòu)成。但在實可利用觸發(fā)器和門電路構(gòu)成。但在實際工作中，主要是利用集成計數(shù)器來構(gòu)成。在用際工作中，主要是利用集成計數(shù)器來構(gòu)成。在用集成計數(shù)器構(gòu)成集成計數(shù)器構(gòu)成N進制計數(shù)器時，需要利用清零進制計數(shù)器時，需要利用清零端或置數(shù)控制端，讓電路跳過某些狀態(tài)來獲得端或置數(shù)控制端，讓電路跳過某些狀態(tài)來獲得N N進制計數(shù)器。進制計數(shù)器。5.3 時序邏輯電路的時序邏輯電路的分析與設(shè)計方法分析與設(shè)計方法5.3.1 時序邏輯電路概述時序邏輯電路概述1 1、時序電路的特點、時序電路的特點組合電路存儲電路X1XpY1YmQ1QtW1Wr輸入輸出時序電路在任何時刻的穩(wěn)定輸出，不僅與該時刻的輸入信號有關(guān)，而且還與電

50、路原來的狀態(tài)有關(guān)。2 2、時序電路邏輯功能的表示方法、時序電路邏輯功能的表示方法時序電路的邏輯功能可用邏輯表達式、狀態(tài)表、卡諾圖、狀態(tài)圖、時序圖和邏輯圖6種方式表示，這些表示方法在本質(zhì)上是相同的，可以互相轉(zhuǎn)換。邏輯表達式有：tkQQQWWWHQrjQQQXXXGWmiQQQXXXFYnqnnrknknqnnpjjnqnnpii, 2 , 1 ),;,(, 2 , 1 ),;,(, 2 , 1 ),;,(2121121212121輸出方程狀態(tài)方程激勵方程3 3、時序電路的分類、時序電路的分類（1） 根據(jù)時鐘分類同步時序電路中，各個觸發(fā)器的時鐘脈沖相同，即電路中有一個統(tǒng)一的時鐘脈沖，每來一個時鐘脈

51、沖，電路的狀態(tài)只改變一次。異步時序電路中，各個觸發(fā)器的時鐘脈沖不同，即電路中沒有統(tǒng)一的時鐘脈沖來控制電路狀態(tài)的變化，電路狀態(tài)改變時，電路中要更新狀態(tài)的觸發(fā)器的翻轉(zhuǎn)有先有后，是異步進行的。 （2）根據(jù)輸出分類米利型時序電路的輸出不僅與現(xiàn)態(tài)有關(guān)，而且還決定于電路當(dāng)前的輸入。穆爾型時序電路的其輸出僅決定于電路的現(xiàn)態(tài)，與電路當(dāng)前的輸入無關(guān)；或者根本就不存在獨立設(shè)置的輸出，而以電路的狀態(tài)直接作為輸出。電路圖電路圖時鐘方程、時鐘方程、驅(qū)動方程和驅(qū)動方程和輸出方程輸出方程狀態(tài)方程狀態(tài)方程狀態(tài)圖、狀態(tài)圖、狀態(tài)表或狀態(tài)表或時序圖時序圖判斷電路判斷電路邏輯功能邏輯功能12355.3.2 時序邏輯電路的分析方法時序

52、邏輯電路的分析方法計算計算4 YQ1Q1Q2Q21J C11K1J C11K1J C11K&Q0Q0FF0 FF1 FF2CPCPCPCPCP012nnQQY21nnnnnnQKQJQKQJQKQJ202001011212 時鐘方程：輸出方程：輸出僅與電路現(xiàn)態(tài)有關(guān)，為穆爾型時序電路。同步時序電路的時鐘方程可省去不寫。驅(qū)動方程：1寫寫方方程程式式2求狀態(tài)方程求狀態(tài)方程JK觸發(fā)器的特性方程：nnnQKQJQ1將各觸發(fā)器的驅(qū)動方程代入，即得電路的狀態(tài)方程：nnnnnnnnnnnnnnnnnnnnnnnnQQQQQQKQJQQQQQQQKQJQQQQQQQKQJQ2020200001001010111

53、11112121222212現(xiàn) 態(tài)次 態(tài)輸 出nnnQQQ012 101112 nnnQQQY3計算、列狀態(tài)表計算、列狀態(tài)表nnnnnnnnQQYQQQQQQ212100111120 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 10 1 11 0 11 1 10 0 00 1 01 0 01 1 0000011000001000101112YQQQnnn0001010101112YQQQnnn0001001101112YQQQnnn0001011101112YQQQnnn1100100101112YQQQnnn1100110101112YQQQnnn00

54、00101101112YQQQnnn0000111101112YQQQnnn4畫狀態(tài)圖、時序圖畫狀態(tài)圖、時序圖 000001011/1/0100110111/0 /0/0 /0(a) 有效循環(huán)010 101(b) 無效循環(huán)/0/1排列順序： /Y nnnQQQ012狀態(tài)圖狀態(tài)圖CPQ0Q1Q2Y5電電路路功功能能時時序序圖圖有效循環(huán)的6個狀態(tài)分別是05這6個十進制數(shù)字的格雷碼，并且在時鐘脈沖CP的作用下，這6個狀態(tài)是按遞增規(guī)律變化的，即：000001011111110100000所以這是一個用格雷碼表示的六進制同步加法計數(shù)器。當(dāng)對第6個脈沖計數(shù)時，計數(shù)器又重新從000開始計數(shù)，并產(chǎn)生輸出Y1。

55、Q0Q0FF0 FF1CP YQ1Q11T C11T C1&=1 X“1”輸出方程：輸出與輸入有關(guān)，為米利型時序電路。同步時序電路，時鐘方程省去。驅(qū)動方程：1寫寫方方程程式式nnQXQXY111001TQXTnnnnnnnnnQQQTQQQXQTQ0000010111112求狀態(tài)方程求狀態(tài)方程T觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動方程代入，即得電路的狀態(tài)方程：nnQTQ13計算、列狀態(tài)表計算、列狀態(tài)表輸入現(xiàn) 態(tài)次 態(tài)輸出XnnQQ01 1011nnQQY000011110 00 11 01 10 00 11 01 10 11 01 10 01 10 00 11 011110011nnnnnnQX

56、YQQQQXQ1001011100100000011YQQnn100011100011YQQnn110101010011YQQnn110010110011YQQnn001101001011YQQnn001010101011YQQnn111100011011YQQnn111011111011YQQnn4 00 01 11 10 0/1 1/0 1/1 0/10/1 0/01/1 0/1CPXQ0Q1Y(a) 狀態(tài)圖(b) 時序圖5電電路路功功能能由狀態(tài)圖可以看出，當(dāng)輸入X 0時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞增規(guī)律循環(huán)變化，即：0001101100當(dāng)X1時，在時鐘脈沖CP的作用下，電

57、路的4個狀態(tài)按遞減規(guī)律循環(huán)變化，即：0011100100可見，該電路既具有遞增計數(shù)功能，又具有遞減計數(shù)功能，是一個2位二進制同步可逆計數(shù)器。畫狀態(tài)圖畫狀態(tài)圖時序圖時序圖CPQ2Q21D C11D C1Q1Q1FF0 FF1 FF21D C1Q0Q0電路沒有單獨的輸出，為穆爾型時序電路。異步時序電路，時鐘方程：驅(qū)動方程：1寫寫方方程程式式CPCPQCPQCP00112，nnnQDQDQD001122，上升沿時刻有效上升沿時刻有效上升沿時刻有效CP Q Q 00100111112212nnnnnnQDQQDQQDQDQn12求狀態(tài)方程求狀態(tài)方程D觸發(fā)器的特性方程：將各觸發(fā)器的驅(qū)動方程代入，即得電路

58、的狀態(tài)方程：3計算、列狀態(tài)表計算、列狀態(tài)表現(xiàn) 態(tài)次 態(tài)注nnnQQQ012 101112nnnQQQ時鐘條件0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 0CP0 CP1 CP2CP0CP0 CP1CP0CP0 CP1 CP2CP0CP0 CP1CP0CP Q Q 01001111212nnnnnnQQQQQQCP, 10Q, 10Q , 1010011112nnnQQQCP, 0100101112nnnQQQ不變不變CP, 10Q, 0101001112nnnQQQ不變CP, 01

59、10101112nnnQQQ不變不變CP, 10Q, 10Q , 0110011112nnnQQQCP, 010 , 1101112nnnQQQ不變不變CP, 10Q, 0111001112nnnQQQ不變CP, 0111101112nnnQQQ不變不變 000001010011 111110101100(a) 狀態(tài)圖(b) 時序圖CPQ0Q1Q2排列順序：nnnQQQ01245電路功能電路功能由狀態(tài)圖可以看出，在時鐘脈沖CP的作用下，電路的8個狀態(tài)按遞減規(guī)律循環(huán)變化，即：000111110101100011010001000電路具有遞減計數(shù)功能，是一個3位二進制異步減法計數(shù)器。畫狀態(tài)圖、時序

60、圖畫狀態(tài)圖、時序圖設(shè)計設(shè)計要求要求原始狀原始狀態(tài)圖態(tài)圖最簡狀最簡狀態(tài)圖態(tài)圖畫電畫電路圖路圖檢查電檢查電路能否路能否自啟動自啟動12465.3.3 時序邏輯電路的設(shè)計方法時序邏輯電路的設(shè)計方法選觸發(fā)器，求時選觸發(fā)器，求時鐘、輸出、狀態(tài)、鐘、輸出、狀態(tài)、驅(qū)動方程驅(qū)動方程5狀態(tài)狀態(tài)分配分配3化簡1建立原始狀態(tài)圖建立原始狀態(tài)圖設(shè)計一個按自然態(tài)序變化的7進制同步加法計數(shù)器，計數(shù)規(guī)則為逢七進益，產(chǎn)生一個進位輸出。 000001010011 /0 110101100 /0 /0 /0 /0 /0排列順序： /Y nnnQQQ012/1狀態(tài)化簡狀態(tài)化簡2狀態(tài)分配狀態(tài)分配3已經(jīng)最簡。已是二進制狀態(tài)。4選觸發(fā)器，