第9章 半導(dǎo)體存儲器和可編程邏輯器件

1、第9章 半導(dǎo)體存儲器和可編程邏輯器件 第第9章章 半導(dǎo)體存儲器和可編程邏輯器件半導(dǎo)體存儲器和可編程邏輯器件 9.1 只讀存儲器只讀存儲器(ROM) 9.2 隨機(jī)存取存儲器隨機(jī)存取存儲器(RAM)9.3 可編程邏輯器件簡介可編程邏輯器件簡介主要內(nèi)容主要內(nèi)容：半導(dǎo)體存儲器與可編程邏輯器件屬于大規(guī)模集成電路，目前主要用于計(jì)算機(jī)的內(nèi)存儲器及其它功能模塊目前主要用于計(jì)算機(jī)的內(nèi)存儲器及其它功能模塊，在移動通信、移動存儲器等領(lǐng)域也有很廣闊的應(yīng)用前景。本章首先學(xué)習(xí)各種半導(dǎo)體存儲器的特點(diǎn)、分類，了解各種半導(dǎo)體存儲器的工作原理和使用方法。最后，了解可編程邏輯器件(ProgrammableLogicDevices，

2、簡稱PLD)的基本知識。第9章 半導(dǎo)體存儲器和可編程邏輯器件 半導(dǎo)體存儲器半導(dǎo)體存儲器 按存取功能分類按存儲原理分類按制造工藝分類ROMRAM雙極型MOS型靜態(tài)存儲器動態(tài)存儲器ROMPROMEPROME2PROMFlashROM半導(dǎo)體存儲器第9章 半導(dǎo)體存儲器和可編程邏輯器件 半導(dǎo)體存儲器結(jié)構(gòu)框圖半導(dǎo)體存儲器結(jié)構(gòu)框圖 A0A1W0W1An2An1地址譯碼W2 2W2 1nn存 儲 矩 陣N M緩 沖 級F1F2Fn地 址輸 入第9章 半導(dǎo)體存儲器和可編程邏輯器件 9.1 只讀存儲器（只讀存儲器（ROM）只讀存儲器(ROM)是一種存放固定不變的二進(jìn)制數(shù)碼的存儲器，在正常工作時，可重復(fù)讀取所存儲的

3、信息代碼，而不能改寫存儲的信息代碼。斷電后，信息不會消失。9.1.1 只讀存儲器（只讀存儲器（ROM）框圖）框圖由地址譯碼器、存儲矩陣、輸出緩沖器以及芯片選擇邏輯等組成。存儲容量：存儲容量：NM位位第9章 半導(dǎo)體存儲器和可編程邏輯器件 9.1.2 掩膜掩膜ROM掩膜ROM是通過掩膜工藝制造出的一種固定ROM，用戶無法改變內(nèi)部所存儲的信息，它具有性能可靠，大批量生產(chǎn)時成本低等優(yōu)點(diǎn)。由于在制造時需要開膜，且費(fèi)用可觀，故只有在產(chǎn)品相當(dāng)成熟且批量很大或長期生產(chǎn)時才考慮使用。第9章 半導(dǎo)體存儲器和可編程邏輯器件 9.1.3 熔絲式熔絲式ROM（PROM）熔絲式ROM是由用戶用專用的寫入器將信息寫入。如要

4、將某位寫入信息寫入信息為0，則將該位的熔絲燒斷燒斷。如要將某位寫入信息為1，則將該位的熔絲保留（不燒斷）。由于熔絲燒斷后不可恢復(fù)，故只能寫入一次。它在制造時無需開膜，適合小批量生產(chǎn)時選用。第9章 半導(dǎo)體存儲器和可編程邏輯器件 9.1.4 紫外線可擦除可編程紫外線可擦除可編程ROM（UEPROM）EPROM是由用戶用專用的寫入器將信息寫入器件的ROM。與PROM不同的是，如果要更改內(nèi)部存儲信息，只需將此器件置于紫外線下紫外線下擦除之后，用戶又可將新的信息寫入該器件。這種器件使用較方便，但成本略高，適合小批量生產(chǎn)時選用。第9章 半導(dǎo)體存儲器和可編程邏輯器件 EPROM器件的存儲單元采用了浮置柵雪崩

5、注入MOS電路，簡稱為FAMOS管管。FAMOS管的柵極全部被二氧化硅包圍著，沒有引出腳，如懸浮狀態(tài)，所以稱為“浮置柵”。原始的浮置柵不帶電荷，F(xiàn)AMOS管不導(dǎo)通，位線上是高電平，存儲的信息為1。當(dāng)FAMOS管的源極S與襯底接地、漏極D接較高電壓（大于正常工作電壓大于正常工作電壓)時，漏極PN結(jié)反向擊穿產(chǎn)生“雪崩”現(xiàn)象，使浮置柵積累電荷，F(xiàn)AMOS管處于導(dǎo)通狀態(tài)，位線被箝在低電平，存儲的數(shù)據(jù)為0。由于浮置柵被絕緣的二氧化硅包圍，電荷不會丟失，即信息也不會丟失，這種存儲的信息可能安全保存20年以上，但為了防止平時日光中的紫外線的照射，在其玻璃窗口上帖上黑紙。第9章 半導(dǎo)體存儲器和可編程邏輯器件

6、當(dāng)EPROM置于強(qiáng)紫外光下曝光時，產(chǎn)生的光電流光電流使所有浮置柵上的電荷返回到襯底，電荷被清除，即所有的信息皆變?yōu)?（這一過程大約為15min）。在寫入信息時，若要使某位信息為0，即對應(yīng)該位的存儲單元內(nèi)浮置柵需注入電荷，可將該位對應(yīng)的漏源極間加一定大小的高電壓，使之產(chǎn)生雪崩擊穿雪崩擊穿，產(chǎn)生的熱電子穿過薄氧化層，與此同時在柵極上加一定大小的電壓，在柵極電場的作用下，熱電子被注入至浮置柵上，使浮置柵帶電，也就完成了寫入信息0的操作。要使某位信息為1，由于原先EPROM內(nèi)部所有存儲單元對應(yīng)的信息皆為1，故對該位無需操作。第9章 半導(dǎo)體存儲器和可編程邏輯器件 EPROM的使用的使用目前EPROM的規(guī)

7、格較多，常用的有2716（2K8位），2732（4K8位），2764（8K8位）以及27128（16K8位）等等，它們的工作電壓皆為+5V，但它們的編程電壓不一定相同，芯片表面的透明石英玻璃窗專供芯片作擦除操作時紫外線照射用。由于自然光中)含有一定量的紫外線，在一定時間的作用下，可能會使芯片上部分或全部信息被擦除，所以在信息寫入后，應(yīng)用不透光紙將石英玻璃窗覆蓋，以免信息丟失。注意注意：EPROM反復(fù)擦寫的次數(shù)是有限的。第9章 半導(dǎo)體存儲器和可編程邏輯器件 EEPROM具有在線電改寫，每個存儲單元可改寫上萬次，在各個領(lǐng)域被廣泛應(yīng)用，尤其適用于現(xiàn)場停電后數(shù)據(jù)仍需保持的場合。9.1.5 電可擦除可編

8、程電可擦除可編程ROM（E2PROM）E2PROM的內(nèi)部電路與EPROM電路類似，但其FAMOS中的結(jié)構(gòu)進(jìn)行了一些調(diào)整，在浮柵上增加了一個遂遂道二極管道二極管（實(shí)際上是在浮置柵與N型的襯底形成一層薄薄的氧化層后形成的），在編程時可以使電荷通過它流向浮柵，而擦除時可使電荷通過它流向漏極，不需要紫外線激發(fā)放電，即擦除和編程只須加電就可以完成了，且寫入數(shù)據(jù)的電流很小。第9章 半導(dǎo)體存儲器和可編程邏輯器件 快閃存儲器采用了一種類似于EPROM的單管疊柵結(jié)構(gòu)的存儲單元，既吸收了EPROM結(jié)構(gòu)簡單、編程可靠的優(yōu)點(diǎn)，又保留了E2PROM用隧道效應(yīng)擦除的快捷特性，而且集成度可以做的很高。快閃存儲器的寫入方法和

9、EPROM相同，即利用雪崩注入雪崩注入的方法使浮柵充電。它的擦除操作是利用隧道效應(yīng)隧道效應(yīng)進(jìn)行的，在這一點(diǎn)上又類似于E2PROM寫入0時的操作。FlashMemory具有以下特點(diǎn)： 單一電源； SOP（小殼封裝）或TSOP（薄小殼封裝）； 多值技術(shù)； 多功能化。9.1.6 快閃存儲器（快閃存儲器（Flash Memory）第9章 半導(dǎo)體存儲器和可編程邏輯器件 二、二、ROMROM的結(jié)構(gòu)的結(jié)構(gòu)只讀存儲器只讀存儲器(ROM)(ROM)的結(jié)構(gòu)：由地址譯碼器和只讀不寫存儲體組的結(jié)構(gòu)：由地址譯碼器和只讀不寫存儲體組成。成。數(shù)據(jù)輸出位線（數(shù)據(jù)線）A0A1An-1W0W1WN -1DM-1 D1D0地址輸入

10、字線（選擇線）地址譯碼器存儲矩陣讀出電路NM數(shù)據(jù)輸出存儲容量字線數(shù)位線數(shù)NM（位）存儲單元存儲單元地址地址第9章 半導(dǎo)體存儲器和可編程邏輯器件 (1) (1) 邏輯結(jié)構(gòu)示意圖邏輯結(jié)構(gòu)示意圖m0A0A1An-1m1mim2n-1譯譯碼碼器器Z0(D0) 或門或門Z1(D1) 或門或門Zb-1(Db-1) 或門或門2n個與門構(gòu)成個與門構(gòu)成 n 位位二進(jìn)制譯碼器二進(jìn)制譯碼器 , 輸輸出出2n 個最小項(xiàng)。個最小項(xiàng)。02101DmmmZni1101DmmmZi.121011b-ib-DmmmmZnn個個輸輸入入變變量量b 個輸出函數(shù)個輸出函數(shù)或門陣列或門陣列與門陣列與門陣列第9章 半導(dǎo)體存儲器和可編程邏

11、輯器件 3線線-8線譯碼器線譯碼器84存儲單元矩陣存儲單元矩陣輸出緩沖器輸出緩沖器地址碼輸入端地址碼輸入端數(shù)據(jù)輸出端數(shù)據(jù)輸出端字線字線 由地址譯碼器選中不同的字線，被選中字線上的四位數(shù)由地址譯碼器選中不同的字線，被選中字線上的四位數(shù)據(jù)通過輸出緩沖器輸出。據(jù)通過輸出緩沖器輸出。 如當(dāng)?shù)刂反a如當(dāng)?shù)刂反aA2A1A0000時，通過地址譯碼器，使字線時，通過地址譯碼器，使字線P01，將字線，將字線P0上的存儲單元存儲的數(shù)據(jù)上的存儲單元存儲的數(shù)據(jù)0000輸出，即輸出，即D0D30000。 將左圖地址擴(kuò)展成將左圖地址擴(kuò)展成n條地條地址線，址線，n位地址碼可尋址位地址碼可尋址2n個個信息單元，產(chǎn)生字線為信息單

12、元，產(chǎn)生字線為2n條，條，其輸出若是其輸出若是m位，則存儲器的位，則存儲器的總?cè)萘繛榭側(cè)萘繛?nm位。位。00010 0 0 0第9章 半導(dǎo)體存儲器和可編程邏輯器件 (2) (2) 中大規(guī)模集成電路中門電路的簡化畫法中大規(guī)模集成電路中門電路的簡化畫法連上且為硬連接，不能通過編程改變連上且為硬連接，不能通過編程改變編程連接，可以通過編程將其斷開編程連接，可以通過編程將其斷開斷開斷開DBAY A BDCABDY&CBAY ABCY1與門與門或門或門 簡化的門陣列見圖簡化的門陣列見圖6.226.22第9章 半導(dǎo)體存儲器和可編程邏輯器件 （1 1） 構(gòu)成組合邏輯電路構(gòu)成組合邏輯電路（2 2）

13、碼制變換碼制變換（3 3） 用戶程序的存貯用戶程序的存貯（4 4） 用于存儲固定的數(shù)據(jù)、表格用于存儲固定的數(shù)據(jù)、表格三、三、ROMROM的簡單應(yīng)用的簡單應(yīng)用第9章 半導(dǎo)體存儲器和可編程邏輯器件 6 ROM在組合邏輯設(shè)計(jì)中的應(yīng)用在組合邏輯設(shè)計(jì)中的應(yīng)用 例例 在右表中，將輸入地址在右表中，將輸入地址A1A0視為輸入變量，而將視為輸入變量，而將D3、D2、D1、D0視為一組輸出邏輯變量，視為一組輸出邏輯變量，則則D3、D2、D1、 D0就是就是A1、A0的一組邏輯函數(shù)。的一組邏輯函數(shù)。 3101010201130010123210011101013mmAAAADmAADmmAAAADmmmmAAAA

14、AAAAD第9章 半導(dǎo)體存儲器和可編程邏輯器件 “與”陣列A0A1“或”陣列F0F1F2F3m0m1m2m3m0m1m2m3F0F1F2F3A0A1A0A1A0A1(a)(b)圖圖 ROM的與或陣列圖的與或陣列圖 (a) 框圖；框圖； (b) 符號矩陣符號矩陣 第9章 半導(dǎo)體存儲器和可編程邏輯器件 圖圖 ROM的與或陣列圖的與或陣列圖 (a) 框圖；框圖； (b) 符號矩陣符號矩陣 3101010201130010123210011101013mmAAAADmAADmmAAAADmmmmAAAAAAAAD第9章 半導(dǎo)體存儲器和可編程邏輯器件 用用 ROM ROM 實(shí)現(xiàn)實(shí)現(xiàn)以下邏輯函數(shù)以下邏輯函

15、數(shù)例例 2Y1= m (2,3,4,5,8,9,14,15）Y2= m (6,7,10,11,14,15）Y3= m (0,3,6,9,12,15）Y4= m (7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1與陣列與陣列或陣列或陣列第9章 半導(dǎo)體存儲器和可編程邏輯器件 3 用用ROM實(shí)現(xiàn)四位二進(jìn)制碼到格雷碼的轉(zhuǎn)換。實(shí)現(xiàn)四位二進(jìn)制碼到格雷碼的轉(zhuǎn)換。 解解 (1) 輸入是四位輸入是四位二進(jìn)制碼二進(jìn)制碼B3B0，輸出，輸出是四位格雷碼，故選用是四位格雷碼，故選用容量為容量為244的的ROM。 (2) 列出四位二

16、進(jìn)列出四位二進(jìn)制碼轉(zhuǎn)換為格雷碼的真制碼轉(zhuǎn)換為格雷碼的真值表值表，如表，如表 6.10所示。所示。由表可寫出下列最小項(xiàng)由表可寫出下列最小項(xiàng)表達(dá)式：表達(dá)式： 第9章 半導(dǎo)體存儲器和可編程邏輯器件 四位二進(jìn)制碼轉(zhuǎn)換為四位二進(jìn)制碼轉(zhuǎn)換為格雷碼格雷碼的真值表的真值表 )15,14,13,12,11,10, 9 , 8(3G)11,10, 9 , 8 , 7 , 6 , 5 , 4(2G)13,12,11,10, 5 , 4 , 3 , 2(1G)14,13,10, 9 , 6 , 5 , 2 , 1 (0G第9章 半導(dǎo)體存儲器和可編程邏輯器件 m0m1m2m3m4m5m6m7m8m9m10m11m12m

17、13m14m15G0G1G2G3B0B1B2B3圖圖 四位二進(jìn)制碼轉(zhuǎn)換為四位格雷碼陣列圖四位二進(jìn)制碼轉(zhuǎn)換為四位格雷碼陣列圖 )15,14,13,12,11,10, 9 , 8 (3G)11,10, 9 , 8 , 7 , 6 , 5 , 4 (2G)13,12,11,10, 5 , 4 , 3 , 2 (1G)14,13,10, 9 , 6 , 5 , 2 , 1 (0G第9章 半導(dǎo)體存儲器和可編程邏輯器件 參照組合邏輯函數(shù)框圖及ROM電路框圖，ROM電路的n根地址線可看作組合邏輯函數(shù)的n個輸入變量，而M根位線可看作組合邏輯函數(shù)的M個輸出變量，由于任一組合邏輯函數(shù)均可用最小項(xiàng)與或式表示，而RO

18、M中的地址譯碼器則形成了n個輸入變量的所有最小項(xiàng)，即實(shí)現(xiàn)了邏輯變量的“與運(yùn)算”，ROM中的存儲矩陣則實(shí)現(xiàn)了最小項(xiàng)的“或運(yùn)算”。所以只要將該函數(shù)最小項(xiàng)表達(dá)式中最小項(xiàng)值（1、0）寫入ROM中的存儲矩陣，便實(shí)現(xiàn)了該組合邏輯函數(shù)。于是，便可用ROM電路實(shí)現(xiàn)代碼轉(zhuǎn)換、函數(shù)運(yùn)算、字符發(fā)生等函數(shù)。9.1.7 用用ROM電路實(shí)現(xiàn)組合邏輯函數(shù)電路實(shí)現(xiàn)組合邏輯函數(shù)第9章 半導(dǎo)體存儲器和可編程邏輯器件 存儲器狀態(tài)表示存儲器狀態(tài)表示為了便于表示存儲器的狀態(tài)通常使用下圖來表示，其中小圓點(diǎn)表示該交叉點(diǎn)存放了數(shù)據(jù)，沒有小圓點(diǎn)表示沒有存放數(shù)據(jù)（存放的數(shù)據(jù)可以是0，也可以是1，不同的存儲器型號有所區(qū)別，下圖中對應(yīng)的小圓點(diǎn)存放的

19、數(shù)據(jù)為1）。第9章 半導(dǎo)體存儲器和可編程邏輯器件 示例示例1：用：用ROM實(shí)現(xiàn)實(shí)現(xiàn)8421BCD碼到余碼到余3碼的轉(zhuǎn)換。碼的轉(zhuǎn)換。F3=m(5,6,7,8,9)F2=m(1,2,3,4,9)F1=m(0,3,4,7,8)F0=m(0,2,4,6,8)第9章 半導(dǎo)體存儲器和可編程邏輯器件 示例示例1：用：用ROM實(shí)現(xiàn)實(shí)現(xiàn)8421BCD碼到余碼到余3碼的轉(zhuǎn)換。碼的轉(zhuǎn)換。F3=m(5,6,7,8,9)F2=m(1,2,3,4,9)F1=m(0,3,4,7,8)F0=m(0,2,4,6,8)第9章 半導(dǎo)體存儲器和可編程邏輯器件 9.2 隨機(jī)存取存儲器（隨機(jī)存取存儲器（RAM） 9.2.1 RAM工作原

20、理工作原理可以隨時對指定地址RAM進(jìn)行讀寫操作。RAM有靜態(tài)和動態(tài)兩類。靜態(tài)靜態(tài)RAM：結(jié)構(gòu)類似ROM，存儲單元由雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器構(gòu)成，一旦觸發(fā)器被置數(shù)，在不斷電情況下，它的狀態(tài)將被保持到下一次數(shù)據(jù)的寫入，在這期間，讀觸發(fā)器的狀態(tài)不會改變觸發(fā)器狀態(tài)，即它可在不斷電的情況下反復(fù)高速讀寫，無限制。動態(tài)動態(tài)RAM：存儲單元是由電容電容存儲電荷來記憶信息的，考慮到集成度，這些電容容量都很小，而與這些電容相連器件的輸入電阻總是一個有限的高阻，所以在這些電容上的電荷存在放電現(xiàn)象。為了維持電容上記憶的信息，需。所以動態(tài)RAM在使用上不如靜態(tài)RAM方便，但它的集成度比靜態(tài)RAM高，且價格相對較低。第9

21、章 半導(dǎo)體存儲器和可編程邏輯器件 9.2.2 RAM的應(yīng)用的應(yīng)用1. 系統(tǒng)斷電后數(shù)據(jù)保護(hù)系統(tǒng)斷電后數(shù)據(jù)保護(hù)在有些應(yīng)用場合，不僅要求對現(xiàn)場不斷變化的數(shù)據(jù)作即時記憶，并且當(dāng)系統(tǒng)斷電時能將當(dāng)時的數(shù)據(jù)保存下來。顯然，對于前一要求，RAM是符合的，但RAM是是易失性器件易失性器件，它所保存的有效信息在斷電后會立即丟失。然而由于低功耗靜態(tài)低功耗靜態(tài)RAM的出現(xiàn)使得用鋰電池鋰電池（或可充電電池）來進(jìn)行斷電數(shù)據(jù)保護(hù)成為可能（一節(jié)3V鋰電池可維持一片62256（32K8位）芯片大約三年以上數(shù)據(jù)不丟失）。第9章 半導(dǎo)體存儲器和可編程邏輯器件 9.2.2 RAM的應(yīng)用的應(yīng)用1. 系統(tǒng)斷電后數(shù)據(jù)保護(hù)系統(tǒng)斷電后數(shù)據(jù)保護(hù)

22、在實(shí)際應(yīng)用中，為了避免系統(tǒng)在失電的瞬間可能對RAM的誤寫，硬件上還需對片選端加以控制，可參閱有關(guān)資料。第9章 半導(dǎo)體存儲器和可編程邏輯器件 2. 存儲器的擴(kuò)展使用存儲器的擴(kuò)展使用在實(shí)際的數(shù)字系統(tǒng)應(yīng)用中，有時現(xiàn)有的單片RAM的字線或位線會不夠，這就需要用幾片RAM進(jìn)行擴(kuò)展以滿足實(shí)際的要求。擴(kuò)展有字線擴(kuò)展字線擴(kuò)展和位線擴(kuò)展位線擴(kuò)展（根據(jù)實(shí)際需要），一般用增加地址線經(jīng)譯碼后作為片選信號進(jìn)行字線的擴(kuò)展。對于位線的擴(kuò)展，可采用各單片RAM的相同地址線并聯(lián)，于是輸出線也就被擴(kuò)展了。對于ROM的擴(kuò)展，方法與RAM相同。第9章 半導(dǎo)體存儲器和可編程邏輯器件 CSR / WCSR / WCSR / WCSR /

23、 W1D7D6D5D4D3D2D1D0A10A9A0R / W101010101K4位位2K8位位第9章 半導(dǎo)體存儲器和可編程邏輯器件 9.3 可編程邏輯器件簡介可編程邏輯器件簡介 9.3.1 概述概述 可編程邏輯器（ProgrammableLogicDevices，簡稱PLD）是一種“與或”陣列可編程器件； 最終邏輯結(jié)構(gòu)和功能由用戶編程決定； 分類：PROM，PAL，GAL等。PLD器件的使用可使系統(tǒng)硬件體積大大減少，降低功耗和成本，提高系統(tǒng)可靠性，并且具有一定的保密性、靈活性；能很好地解決大規(guī)模集成電路的通用性和專用性這一對矛盾；有些PLD的集成度很高，足以滿足設(shè)計(jì)一般數(shù)字系統(tǒng)的需要。第9

24、章 半導(dǎo)體存儲器和可編程邏輯器件 9.3.2 可編程陣列邏輯（可編程陣列邏輯（PAL）將“或陣列”固定，而使“與陣列”可編程，這種器件稱為可編程陣列邏輯（ProgrammableArrayLogic，簡稱PAL）。一般PAL器件只能用來實(shí)現(xiàn)組合邏輯電路，也有帶有觸發(fā)器和反饋線結(jié)構(gòu)的PAL器件，它可用來實(shí)現(xiàn)時序邏輯電路。2102021010110100IIIIIOIIIIOIIIIO第9章 半導(dǎo)體存儲器和可編程邏輯器件 9.3.3 通用陣列邏輯器件（通用陣列邏輯器件（GAL）由于PAL器件的輸出電路結(jié)構(gòu)類型繁多，給使用者帶來不便，于是便產(chǎn)生了一種新型的通用陣列邏輯器件（GenericArrayLogic，簡稱GAL）。1. GAL器件的特點(diǎn)器件的特點(diǎn)(1)每個輸出引腳都有輸出邏輯宏單元OLMC，允許使用者根據(jù)需要來定義每個輸出的結(jié)構(gòu)和功能。(2)由于采用了EEPROM結(jié)構(gòu)，其重復(fù)編程次數(shù)可達(dá)100次以上，擦除和編程僅需幾秒鐘。(3)有