(完整版)√MOS器件及其集成電路的可靠性與失效分析

1、MOS器件及其集成電路的可靠性與失效分析（提要）作者：XieM.X.（UESTC，成都市）影響MOS器件及其集成電路可靠性的因素很多，有設(shè)計方面的，如材料、器件和工藝等的選?。挥泄に嚪矫娴?，如物理、化學等工藝的不穩(wěn)定性；也有使用方面的，如電、熱、機械等的應(yīng)力和水汽等的侵入等。從器件和工藝方面來考慮，影響MOS集成電路可靠性的主要因素有三個：一是柵極氧化層性能退化；二是熱電子效應(yīng)；三是電極布線的退化。由于器件和電路存在有一定失效的可能性，所以為了保證器件和電路能夠正常工作一定的年限（例如，對于集成電路一般要求在10年以上），在出廠前就需要進行所謂可靠性評估，即事先預(yù)測出器件或者IC的壽命或者失效

2、率。（1）可靠性評估：對于各種元器件進行可靠性評估，實際上也就是根據(jù)檢測到的元器件失效的數(shù)據(jù)來估算出元器件的有效使用壽命能夠正常工作的平均時間（MTTF,meantimetofailure）的一種處理過程。因為對于元器件通過可靠性試驗而獲得的失效數(shù)據(jù)，往往遵從某種規(guī)律的分布，因此根據(jù)這些數(shù)據(jù)，由一定的分布規(guī)律出發(fā)，即可估算出MTTF和失效率。比較符合實際情況、使用最廣泛的分布規(guī)律有兩種，即對數(shù)正態(tài)分布和Weibull分布。對數(shù)正態(tài)分布：若一個隨機變量x的對數(shù)服從正態(tài)分布，則該隨機變量x就服從對數(shù)正態(tài)分布；對數(shù)正態(tài)分布的概率密度函數(shù)為f(X)=xg云e-(lnx_卩)2/2o2該分布函數(shù)的形式如

3、圖1所示。對數(shù)正態(tài)分布是對數(shù)為正態(tài)分布的任意隨機變量的概率分布;如果x是正態(tài)分布的隨機變量，則exp（x）為對數(shù)分布；同樣，如果y是對數(shù)正態(tài)分布，則log（y）為正態(tài)分布。Weibull分布：由于Weibull分布是根據(jù)最弱環(huán)節(jié)模型或串聯(lián)模型得到的，能充分反映材料缺陷和應(yīng)力集中源對材料疲勞壽命的影響，而且具有遞增的失效率，所以，將它作為材料或零件的壽命分布模型或給定壽命下的疲勞強變量：圖1對數(shù)正態(tài)分布度模型是合適的；而且尤其適用于機電類產(chǎn)品的磨損累計失效的分布形式。由于它可以根據(jù)失效概率密度來容易地推斷出其分布參數(shù)，故被廣泛地應(yīng)用于各種壽命試驗的數(shù)據(jù)處理。與對數(shù)正態(tài)分布相比，Weibull分布

4、具有更大的適用性。Weibull分布的失效概率密度函數(shù)為f(t)二mtm-t-e-(t/n)m相應(yīng)的累積失效分布函數(shù)為F(t)=1一e-(t/n)m式中的m為分布的形狀參數(shù)，n為分布的尺寸參數(shù)。Weibull分布的形式如圖2所示，在mVI時為倒J字型曲線，在m=1時為指數(shù)式分布，在lVmV3.6時為偏向左邊的曲線，在m3.6時為正態(tài)分布曲線，在m>3.6時為偏向右邊的曲線。在這種失效分布的模式下，元器件的失效率九(t)和MTTF可分別表示為九)=dmR(t)=凹dtR(t)11-F(t)MTTF=卜R(t)dt=卜tf(t)dt00失效率九(t)的常用單位是FIT(10-9/小時)或者/

5、1000小時。由于引起器件和集成電路失效的機理不同，因此就相應(yīng)地存在各不相同的MTTF和失效率數(shù)據(jù)。最容易導(dǎo)致失效的就是其中MTTF最短的那一種機理。(2)柵氧化層的性能退化：MOSFET的柵極二氧化硅薄膜是決定器件性能的關(guān)鍵性材料。因為二氧化硅薄膜具有良好的絕緣性，同時它與Si表面接觸的表面態(tài)密度又很低，所以最常用作為柵絕緣層。柵氧化層一般是采用熱氧化來制備的，良好氧化層的漏電流基本上為0，并且具有較高的擊穿電場強度(擊穿電場強度約為10MV/cm)。圖2Weibull分布但是，實際上發(fā)現(xiàn)，在器件和電路工作時有時會發(fā)生由于柵氧化層的漏電、并導(dǎo)致?lián)舸┒鸬氖В划a(chǎn)生這種后果的根本原因就是氧化

6、層在電壓作用下性能發(fā)生了退化。 柵氧化層退化的表現(xiàn)擊穿：在柵極電壓作用下，柵氧化層發(fā)生退化的主要表現(xiàn)就是擊穿。這里存在兩種類型的擊穿：一是瞬時擊穿(TZDB,TimsZeroDielecticBreakdown),即是加上電壓后就馬上發(fā)生的擊穿短路；二是經(jīng)時擊穿(TDDB,TimsDependentDielecticBreakdown)，即是加上電壓后需要經(jīng)過一段時間之后才發(fā)生的擊穿。MOSFET和MOS-IC的早期失效往往就包括有柵氧化層的TZDB現(xiàn)象。TDDB的產(chǎn)生與柵氧化層中的電場(柵電壓)有關(guān)。實驗表明，按照引起擊穿電場的大小，可以把TDDB區(qū)分為三種不同的模式：模式A在較低電場(1M

7、V/cm)時就產(chǎn)生的擊穿；模式B在較高電場(數(shù)MV/cm)時產(chǎn)生的擊穿；模式C在很高電場(>8MV/cm)時才可能產(chǎn)生的擊穿。TDDB的模式A往往是由于氧化層中存在針孔等缺陷的緣故，具有這種模式的早期擊穿的芯片，一般都可通過出廠前的篩選而淘汰掉，故模式A擊穿將直接影響到芯片的成品率。由于氧化層中的針孔等缺陷主要是來自于材料和環(huán)境的污染、微粒之類的雜質(zhì)，所以提高材料和工藝的純凈度對于降低出現(xiàn)模式A的幾率、增高成品率具有重要的意義。TDDB的模式B往往是由于氧化層中存在微量的Na、K等堿金屬和Fe、Ni等重金屬雜質(zhì)的緣故，這些雜質(zhì)離子在較高電場作用下會發(fā)生移動，并且起著陷阱能級的作用。因此為

8、了提高模式B的擊穿，也必須嚴格保證材料和工藝的純凈度，此外還必須注意晶體表面缺陷吸附重金屬雜質(zhì)所產(chǎn)生的不良影響（則需要關(guān)注襯底的結(jié)晶控制技術(shù)）。TDDB的模式C擊穿電壓很高，接近二氧化硅的固有擊穿特性，這是由于氧化層中不存在雜質(zhì)和缺陷的緣故。 MOSFET的壽命評估：對于帶有經(jīng)時擊穿模式B的不良芯片，需要經(jīng)過較長時間的試驗才能檢測出來，因此必須事先確立器件壽命的檢測和評估方法。為了保證集成電路能夠正常工作若干年（一般要求10年以上），就需要在出廠前預(yù)測出器件的壽命一一壽命評估；這可以通過TDDB試驗預(yù)測出柵氧化層的壽命來確定器件的壽命。具體的辦法就是采用所謂加速壽命試驗，即把許多器件置于強電場

9、（高于7MV/cm）、溫度為100oC左右的條件下，觀測器件的經(jīng)時失效率；一般，柵氧化層的TDDB呈現(xiàn)出兩個區(qū)域：較快擊穿的早期失效區(qū)和需要經(jīng)過很長時間才擊穿的磨損失效區(qū)（二氧化硅的固有擊穿區(qū)）。為了不讓器件在出廠后就產(chǎn)生問題，則必須盡量控制器件的早期失效。常常采用對數(shù)正態(tài)分布來評估壽命。對于較厚柵氧化層的器件，發(fā)現(xiàn)早期擊穿的失效率較高，這說明較厚的二氧化硅中含有較多的缺陷。 柵氧化層退化的機理：柵氧化層出現(xiàn)退化的主要原因是強電場使得柵氧化層產(chǎn)生了漏電、并從而導(dǎo)致的擊穿。a）在強電場作用下，柵氧化層產(chǎn)生漏電往往是一種常見的現(xiàn)象。實際上，當氧化層中的電場強度大于6MV/cm時，即使是非常優(yōu)質(zhì)的氧

10、化層，也將會產(chǎn)生由于量子效應(yīng)所引起的所謂F-N（Flowler-Nordheim）型隧道電流。隨著器件尺寸的縮小，氧化層厚度也相應(yīng)地越來越薄（對于LSI而言，一般總是選取柵氧化層厚度為溝道長度的1/50左右），則氧化層的這種F-N型隧道電流也將越來越顯著。例如，對于厚度為10nm的柵氧化層，在電源電壓為5V時，氧化層中的電場就已經(jīng)大于5MV/cm，所以往往就必須考慮F-N型隧道電流以及所引起的擊穿。b）柵氧化層的不斷漏電，就會導(dǎo)致氧化層擊穿，這是由于漏電會使得在氧化層中積蓄起很多電荷（正電荷或者負電荷）的緣故。因為柵氧化層中往往存在許多陷阱（電子陷阱、空穴陷阱或者中性陷阱），當氧化層有隧道電流

11、通過時，則這些陷阱就會俘獲載流子、積蓄起正電荷或者負電荷，并使得氧化層的局部電場增強；由于電荷積蓄而導(dǎo)致局部電場增強時的能帶圖見圖3的（b）和（c）,其中（a）是不存在的和時的能帶圖。（a）無電荷（a）有正電荷（a）有負電荷圖3柵氧化層中有、無電荷積蓄時的能帶圖局部的電荷積蓄得越多，電場也就越強。隨著時間的推移，當陷阱積蓄有大量電荷、局部電場足夠強時，則最終就將導(dǎo)致si-o價鍵斷裂，即發(fā)生永久性的破壞一一擊穿?？梢姡瑬叛趸瘜拥慕?jīng)時擊穿與載流子的穿越氧化層（F-N隧道電流）有關(guān)，也與氧化層中的陷阱有關(guān)。而對經(jīng)時擊穿影響最大的載流子是空穴；因為空穴的遷移率遠小于電子遷移率，則當高能量熱電子注入到氧

12、化硅、并出現(xiàn)倍增效應(yīng)時，倍增出來的空穴即很容易被陷阱所俘獲，則積蓄起正電荷，從而使得局部電場增強；熱電子的不斷注入和倍增，就會進一步積蓄正電荷，當這些正電荷形成的局部電場很高時，最終即發(fā)生擊穿。為了提高MOSFET的經(jīng)時擊穿性能，就應(yīng)該盡量減少柵氧化層中的陷阱數(shù)量。而這些陷阱來自于多種過程所引入的雜質(zhì)和缺陷，例如：有在形成氧化硅時出現(xiàn)的氧原子空位，有存在于氧化硅中的H和OH基，也有在器件和電路的工藝加工過程中所產(chǎn)生的缺陷（如等離子體產(chǎn)生的高能粒子射線和二次X射線的照射，使得柵氧化層中出現(xiàn)缺陷）。因此，要防止柵氧化層的退化，就必須消除氧化層中的雜質(zhì)和缺陷，并且要保持氧化硅-Si襯底的界面完整性，

13、以避免局部電場集中。（3）熱載流子效應(yīng)（HotcarrierEffect，HCE）：1）基本概念：熱載流子就是具有高能量的載流子，即其動能高于平均熱運動能量（7cT）的載流子；因此其運動速度也一定很高。當載流子從外界獲得了很大能量時，即可成為熱載流子。例如在強電場作用下，載流子沿著電場方向不斷漂移，不斷加速，即可獲得很大的動能，從而可成為熱載流子。對于半導(dǎo)體器件，當器件的特征尺寸很小時，即使在不很高的電壓下，也可產(chǎn)生很強的電場，從而易于導(dǎo)致出現(xiàn)熱載流子。因此，在小尺寸器件以及大規(guī)模集成電路中，容易出現(xiàn)熱載流子。由于熱載流子所造成的一些影響，就稱為熱載流子效應(yīng)。2）在半導(dǎo)體中，熱載流子所表現(xiàn)出來

14、的重要效應(yīng)主要有兩個方面：其一是非線性的速度-電場關(guān)系：Si中的載流子在高電場時即呈現(xiàn)出漂移速度飽和現(xiàn)象，這就是由于熱載流子發(fā)射光學波聲子（約0.05eV）的結(jié)果。GaAs中的電子當被電場“加熱”到能量kTe達到0.31eV時（Te是所謂熱載流子溫度），即從主能谷躍遷到次能谷，從而產(chǎn)生負阻現(xiàn)象。其二是碰撞電離效應(yīng)：熱電子與晶格碰撞、并打破價鍵，即把價電子激發(fā)到導(dǎo)帶而產(chǎn)生電子-空穴對的一種作用，碰撞電離需要滿足能量和動量守恒，所需要的能量耳3Eg/2,碰撞電離的程度可用所謂電離率a來表示，a與電場E有指數(shù)關(guān)系：a=Aexp（E/kTe）=Aexp（-B/E）o當倍增效應(yīng)很嚴重時，即導(dǎo)致產(chǎn)生擊穿現(xiàn)

15、象。3）熱載流子效應(yīng)所造成的后果：這些熱載流子效應(yīng)所造成的影響，有的是很有用處的。例如n-GaAs中出現(xiàn)的負阻現(xiàn)象，即可用來實現(xiàn)所謂轉(zhuǎn)移電子器一一一種重要的微波-毫米波器件。又如，利用MOSFET中的熱載流子可以向柵氧化層注入的作用，能夠制作出存儲器。再如，利用熱載流子的碰撞電離效應(yīng)，可以制造出雪崩二極管等器件。圖4MOSFET的熱電子效應(yīng)但是，有的熱載流子效應(yīng)卻具有很大的害處。例如在VLSI中，熱載流子效應(yīng)往往就是導(dǎo)致器件和集成電路產(chǎn)生失效的重要原因，所以是需要特別注意和加以防止的。由于熱載流子具有很大的動能和漂移速度，則在半導(dǎo)體中通過碰撞電離可產(chǎn)生出大量次級的電子-空穴對；其中的電子（也包

16、括原始電子）將流入漏極而形成輸出源-漏電流（IDS），而產(chǎn)生出的次級空穴將流入襯底而形DS成襯底電流（Ib），如圖4所示。通過測量Ibsubsub就可以得知溝道熱電子和漏區(qū)電場的情況。熱載流子引起MOSFET性能的退化，主要表現(xiàn)在以下兩個方面： 產(chǎn)生寄生晶體管效應(yīng)。當有較大的Ib流過襯底（襯底電阻為Rb）時將產(chǎn)生電壓降subsub（IsubXRsub）,這會使源-襯底的n+-p結(jié)正偏（因為源極通常是接地的），從而形成一個“源-襯底-漏”的寄生n+-p-n+晶體管；這個寄生晶體管與原來的MOSFET相并聯(lián)而構(gòu)成一個復(fù)合結(jié)構(gòu)的器件，這種復(fù)合結(jié)構(gòu)往往是導(dǎo)致短溝道MOSFET發(fā)生源-漏擊穿的原因，并且

17、還會使伏安特性曲線出現(xiàn)回滯現(xiàn)象（見圖4-46）,在CMOS電路中還將會導(dǎo)致閂鎖效應(yīng)。MOSFET的源-漏擊穿電壓可以根據(jù)基極開路時BJT的擊穿電壓關(guān)系（見第三章的（3-113）式）給出為BV沁BV身DSDx'npn式中的BVDx是漏極區(qū)-襯底p-n結(jié)的擊穿電壓，anpn是寄生晶體管（認為基極開路）的共基極電流放大系數(shù)。因為在此可令寄生晶體管的發(fā)射結(jié)注入效率等于1，則有（參見第三章的（3-43）式）a«anpnTL22L2nBVDSQ式中L是溝道長度（即寄生晶體管的有效基區(qū)寬度），Ln是襯底電子的擴散長度。于是，短溝道MOSFET的源-漏擊穿電壓為(4-179)若選取n=5.4

18、,則該結(jié)果與實驗數(shù)據(jù)吻合得很好。為了提高短溝道MOSFET的源-漏擊穿電壓及其可靠性，就應(yīng)當設(shè)法不讓與熱載流子有關(guān)的寄生晶體管起作用。因此，就需要減小襯底電阻Rsub，以使得乘積（IsubXRsub）vO.6V，這樣一來寄生晶體管就不能導(dǎo)通工作了。產(chǎn)生熱載流子退化。溝道中有一小部分具有足夠高能量的熱載流子可以越過Si/SiO2界面的勢壘（電子勢壘高度E約為3.2eV,空穴的約為4.9eV）而注入到柵SiO2層中，并多b2數(shù)形成了柵極電流IG。雖然此柵極電流很小，但是它所造成的后果卻很嚴重，因為熱電子G注入到柵SiO2層中將會引起界面陷阱積蓄電荷，經(jīng)過一段時間的電荷積累即會使得器件性能發(fā)生退化（

19、閾值電壓漂移、跨導(dǎo)降低和亞閾值斜率增大，甚至柵氧化層擊穿），這將危及到小尺寸MOSFET及其VLSI的可靠性?？梢?，MOS器件性能的退化主要是與較小的柵極電流IG有關(guān)，而與比它大幾個數(shù)量級的襯底電流Ib無關(guān)。Gsub4）對MOSFET熱載流子性能退化的評估：雖然MOS器件由于熱載流子效應(yīng)而發(fā)生的性能退化與襯底電流Ib無關(guān)，但卻可以通過b檢測此襯底電流來了解有關(guān)器件性能因熱電子而產(chǎn)生退化的狀況。若漏端電場為E,熱電子發(fā)生碰撞電離所需要的最小能量為E.,熱電子為獲得能量kTie（T是熱電子溫度）所走過的路程為兒則可給出Ib、IG與Ids的關(guān)系為ebGDS（E、L二口exP一碰撞電離過程b1DSqE

20、1I=CI-expG2DS越過界面勢壘的注入過程式中口和C2是比例常數(shù)。于是有（令p=Eb/E.）12biI(I)pP=CL(4-180)I21CI丿DS1DS從而通過檢測襯底電流，即可得知柵極電流的大小，從而就可以知道MOSFET發(fā)生性能的退化情況。由于熱電子效應(yīng)所導(dǎo)致MOSFET性能的退化過程，可能與打斷Si/SiO2界面上的Si-H鍵有關(guān)，或者說與界面陷阱(密度為N.)的形成有關(guān)。這種性能的退化很類似于熱氧化速it率的過程，則有N=Cit3其中t是時間，C3是比例常數(shù)，耳界面勢壘激活能(3.2eV)+Si-H鍵離解能(0.3eV),n=0.50.75。由于熱電子退化而決定的MOSFET的

21、壽命工(或者稱為失效時間)，可定義為N.或AitVt(*N.)達到某個失效標準時的時間。若選取n=2/3，E/E.=2.9，即得到TittiDS丿-bDS丿(AV)1.5T(4-181)F是表征柵絕緣層質(zhì)量的系數(shù)；再根據(jù)Ib=(M-1)IDS(M是倍增系數(shù))，于是得到MOSFETbDS的壽命關(guān)系為(4-182)為了通過測量來得到失效時間T,以研究熱載流子退化的作用機理?？梢栽诟哂谡Ｆ脳l件下來進行應(yīng)力測量(可用襯底電流和監(jiān)測時間來代表應(yīng)力的積累)，即在襯底電流最大時讓器件持續(xù)工作、并觀察作為失效標志的性能參數(shù)變化；例如觀察閾值電壓，當閾值電壓變化超過一定值(譬如10mV)時，即認為已失效，由

22、此器件持續(xù)正常工作的時間即可得知失效時間。由(4-181)式，可以簡明地給出失效時間與襯底電流之間的關(guān)系為,)切(I)-mT=BI)-m和T=Bl(4-183)1b2I'ds丿式中的B1和B2均為經(jīng)驗參數(shù)。首先在幾個不同的高偏壓下測量出器件的失效時間，然后再利用上式進行外推、得到正常工作條件下的失效時間。5) 改善器件熱載流子退化特性的措施：為了提高器件的穩(wěn)定性和可靠性，如何削弱或消除熱電子效應(yīng)的影響是一個很重要的問題。根據(jù)以上的討論得知，為了避免寄生晶體管效應(yīng)，可以降低襯底電阻。而為了改善MOSFET的熱電子退化性能，可以采取的措施有如： 提高柵絕緣層的質(zhì)量(即增大F值)，否則熱電子

23、退化將限制著器件往深亞微米縮小。 合理設(shè)計漏極區(qū)結(jié)構(gòu)(讓漏極區(qū)也承受一部分電壓)，這就發(fā)展出所謂輕摻雜漏極區(qū)結(jié)構(gòu)(LDD,lighthdopeddrain)，即是在有效溝道和漏極區(qū)之間增加一個高阻區(qū)(n-區(qū)，摻雜濃度約為1018cm-3),以減弱漏極區(qū)附近的電場，如圖5所示；不過這種LDD結(jié)構(gòu)一般是適宜于較大尺寸的MOSFET，而對很小尺寸的MOSFET在工藝上比較難以控制。 適當采用p-MOSFET。因為Si中空穴的電離率較小，空穴的氧化層界面勢壘也較高,則對L>0.5pm的p-MOSFET，熱電子退化不嚴重；不過對Lv0.5pm的p-MOSFET，則仍必須考慮熱電子退化問題。 適當選

24、取最高源-漏電壓V，因為在不同的溝道長度L和不同的V時，熱電DSmaxDSmax子作用的機理不同，如圖6所示。此外，MOSFET在關(guān)斷狀態(tài)時的泄漏電流也與柵氧化層質(zhì)量有關(guān)。因為柵極與漏極的交疊區(qū)將形成一個柵控MOS二極管。對于氧化層很薄的突變結(jié)，在某種偏置條件下該二極管會發(fā)生雪崩倍增，并產(chǎn)生從漏極p-n結(jié)流到襯底的泄漏電流；柵控MOS二極管的這種雪崩電流稱為柵極感應(yīng)漏極的泄漏電流（GIDL）。在一定的源-漏電壓下，n-MOSFET的溝道電流將隨著柵極電壓的減小而降低（最后進入亞閾區(qū)）；則在某些柵極電壓下，漏極電流將會變成為GIDL電流。在短溝道器件中，當處于關(guān)斷狀態(tài)（即柵極電壓為0）時，GID

25、L電流即是主要的截止電流成分。i-宜守生BJT導(dǎo)空圖6不同的熱載流子作用機理（4）電極布線的退化：電極連線的失效主要是在工作時發(fā)生金屬原子的遷移而導(dǎo)致的一些問題，產(chǎn)生這些問題的機理主要有兩種，即電遷移和應(yīng)力遷移。一、電極連線的電遷移：微電子器件和電路的電極連線所發(fā)生的電遷移，是在電流密度很大（±105A/cm2）時出現(xiàn)的一種重要失效模式，即是連線金屬的原子在很大電流密度下產(chǎn)生遷移而造成連線斷裂或者短路的一種現(xiàn)象。對于大功率器件和VLSI,電遷移所造成的失效往往是一個重要的問題。1）產(chǎn)生電遷移的機理：電極連線在許多“快速”電子的持續(xù)轟擊下，其中的原子可獲得動量、并發(fā)生遷移擴散；主要的擴

26、散路徑是具有足夠空間的晶粒間界和連線表面（或者界面）。連線原子這種遷移的結(jié)果是造成一端原子缺失出現(xiàn)斷路，另一端原子堆積出現(xiàn)短路，從而造成互連失效，這就是電遷移現(xiàn)象。因為晶體中原子的擴散遷移是一種激活的過程，所以電遷移的快慢還與溫度有關(guān)。在較熱的區(qū)域原子遷移快，在較冷的區(qū)域原子遷移慢，因此在金屬原子由熱區(qū)向冷區(qū)遷移時，容易發(fā)生原子堆積、形成小丘。顯然，電極連線的厚度T越大、寬度W越大，就越不容易發(fā)生由于電遷移所引起的失效。2）Black電遷移失效方程：由于發(fā)生電遷移的速率Rem與兩個因素有關(guān)：原子遷移過程的熱激活能EA（這與連線金屬多晶薄膜的結(jié)構(gòu)和表面狀況有關(guān)，一般約為0.40.8eV）；原子被

27、電子轟擊的速率決定于電流密度J。因此，電遷移的速率可表示為（經(jīng)驗關(guān)系）：REM*Jnexp（EA/kT）這里電遷移的速率與電流密度J的n次方成正比，是因為實驗表明：在小電流密度時n=1，在通常發(fā)生電遷移的大電流密度時n=2。電遷移所造成的互連失效，可以采用50%失效的平均時間tMTF（即平均連線故障時間，MTF,meantimetofailure）來判定，該時間即表示了電極連線的使用壽命。因為電遷移平均失效時間與電遷移的速率成反比，所以有Black電遷移失效方程：tMTF=A（WT/Jn）exp（EA/kT）式中A為該連線的固有常數(shù)。該Black方程對于通過實驗來推測電極連線的壽命非常有用。L

28、SI的使用條件通常規(guī)定為80oC和JV105A/cm2。但是為了推測出電極連線的壽命，一般是采用所謂加速失效實驗，即一般在J>105A/cm2和150°C250°C條件下來進行實驗，得出多數(shù)樣品出現(xiàn)斷路或者短路時的平均時間（MTF）；然后再將所得結(jié)果根據(jù)Black方程外插到實際使用的條件下，即可求出電遷移平均失效時間。3）防止電遷移的措施： 盡量增加電極連線金屬膜的厚度和寬度，以降低電流密度。但這在VLSI中往往不是簡單的事情。 因為連線金屬膜的表面是原子遷移的一種重要路徑，所以在金屬膜的表面上沉積一層所謂“阻擋層”（常用SiO2和Si3N4薄膜），即可增大電遷移激活

29、能，從而能夠提高電遷移平均失效時間（可提高825倍以上）。 因為連線金屬膜的晶粒間界是原子遷移的另一種重要路徑，所以增大多晶顆粒的尺寸、減小晶粒間界，也可以增大電遷移激活能，提高電遷移平均失效時間（有實驗表明，小于2m的金屬連線反而其電遷移平均失效時間有所延長，是所謂bamboo結(jié)構(gòu)的效應(yīng)）。 金屬Al電極因為其原子質(zhì)量較小而容易發(fā)生電遷移,所以在Al中摻入適量的原子質(zhì)量較大的Cu或者Ti,即可增大電遷移激活能，從而提高電遷移平均失效時間（可提高一個數(shù)量級以上）。對于AlCu或者AlTi合金薄膜，其原子電遷移的路徑主要是表面（界面）所以可以在這些合金薄膜的表面上沉積一層阻擋層來進一步提高其電遷

30、移平均失效時間。不過，采用合金薄膜時，連線的電阻率將有所增大。 采用多層結(jié)構(gòu)的電極連線，譬如在Al薄膜上再淀積TiW或者W/Ti薄膜。這種多層結(jié)構(gòu)的連線，一方面對于Al膜的表面增加了一層阻擋層，另一方面即使Al膜產(chǎn)生了電遷移，但仍然還有其它薄膜導(dǎo)電層存在，不會造成器件和IC失效。實際上這種多層電極結(jié)構(gòu)可以提高電遷移平均失效時間到一個數(shù)量級以上。二、電極連線的應(yīng)力遷移：電極連線的金屬膜當發(fā)生原子遷移時，就會出現(xiàn)空洞、甚至斷裂，從而將可能造成電路失效。在IC中因為電極連線斷裂所造成的失效主要有電遷移和應(yīng)力遷移兩種效應(yīng)。電極連線的應(yīng)力遷移是在大規(guī)模集成電路（如64KbitDRAM）中所發(fā)生的一種失效模式。這種失效模式與在大電流密度下所發(fā)生的電遷移失效模式不同