集成電路原理及設計

1、集成電路原理集成電路原理 期末復習期末復習西華大學理化學院西華大學理化學院胡夏融胡夏融QQ:考試題型考試題型l一、名詞解釋一、名詞解釋l二、簡答題二、簡答題l三、作圖簡答題三、作圖簡答題l四、綜合設計題四、綜合設計題名詞解釋名詞解釋考試題型考試題型一、名詞解釋一、名詞解釋 IC、MOSFET、BJT、 CMOS、 DRAM、SRAM、MPU、SOI、SOC、LOCOS、STI、VLSI、ULSI、Latch-up、EPROM、E2PROM、More Moore、More than Moore、ASIC、ESD、微電子微電子學、集成電路、摩爾定律學、集成電路、摩爾定律、特征尺寸、特征尺寸、 N型

2、半導體、型半導體、P型半導型半導體、增強型體、增強型MOS晶體管、晶體管、Scaling Down、MEMS、閂鎖效應閂鎖效應。 世界上第一塊晶體管是誰發(fā)明的？在哪一年發(fā)明的？世界上第一塊晶體管是誰發(fā)明的？在哪一年發(fā)明的？ 世界上第一塊集成電路是誰發(fā)明的？在哪一年發(fā)明的？世界上第一塊集成電路是誰發(fā)明的？在哪一年發(fā)明的？ 世界上第一塊硅基集成電路是誰發(fā)明的？在哪一年發(fā)明的？世界上第一塊硅基集成電路是誰發(fā)明的？在哪一年發(fā)明的？要求：要求： 英文縮寫要求寫出英文全稱再解釋；英文縮寫要求寫出英文全稱再解釋； 非英文縮寫和中文名詞直接解釋；非英文縮寫和中文名詞直接解釋；(一一)MOSFET的工作機理的工

3、作機理輸入特性曲線圖輸入特性曲線圖:器件開啟器件開啟條件條件VGS VT2)(TGSDVVKI當當VDS恒定時，恒定時，柵源電壓和漏極電流關系柵源電壓和漏極電流關系:5 . 0)( 22DSDSVVVVKITGSD線性區(qū)條件線性區(qū)條件:VGSVT ，0VDSVT ,VGS-VT VDSVDsat 后，溝道夾斷點后，溝道夾斷點左移，漏附近只剩下耗盡區(qū)。這時左移，漏附近只剩下耗盡區(qū)。這時 ID 幾乎與幾乎與 VDS 無關而保持常數(shù)無關而保持常數(shù) ID sat ，曲線為水平直線，如圖中的曲線為水平直線，如圖中的 BC 段段所示。所示。(一一)MOSFET的工作機理的工作機理 1.掌握掌握n阱阱CMO

4、S工藝流程（書工藝流程（書22頁圖頁圖2.2-6） 2. 掌握掌握pn結隔離結隔離SBC結構工藝流程（書結構工藝流程（書45頁圖頁圖2.4-2） 3. 理解超深亞微米工藝與常規(guī)理解超深亞微米工藝與常規(guī)n阱阱CMOS工藝的不同：工藝的不同： 1）為什么要采用）為什么要采用STI,STI好處是什么？好處是什么？ 2）為什么要采用硅化物自對準結構；）為什么要采用硅化物自對準結構； 3）為什么要采用銅互連代替鋁互連；）為什么要采用銅互連代替鋁互連； 4）為什么要采用低）為什么要采用低k介質(zhì)作為層間介質(zhì)。介質(zhì)作為層間介質(zhì)。 4.SOI MOSFET的器件剖面圖；的器件剖面圖； 5.SOI CMOS相對于

5、體硅有哪些優(yōu)勢？相對于體硅有哪些優(yōu)勢？（二）掌握幾種典型工藝流程（二）掌握幾種典型工藝流程三種反相器（三種反相器（CMOS、飽和負載、電阻負載反相器）、飽和負載、電阻負載反相器）的工作機理及相互對比。的工作機理及相互對比。（三）反相器的工作原理及版圖識別（三）反相器的工作原理及版圖識別直流電壓傳輸特性曲線直流電壓傳輸特性曲線（三）反相器的工作原理及版圖識別（三）反相器的工作原理及版圖識別（三）反相器的工作原理及版圖識別（三）反相器的工作原理及版圖識別CMOS反相器的優(yōu)勢反相器的優(yōu)勢l無比電路無比電路, 具有最大的邏輯擺幅具有最大的邏輯擺幅l在低電平狀態(tài)不存在直流導通電流在低電平狀態(tài)不存在直流導

6、通電流,靜態(tài)功耗低靜態(tài)功耗低l直流噪聲容限大直流噪聲容限大最大輸入低電平噪聲容限：最大輸入低電平噪聲容限：itNLMVV最大輸入高電平噪聲容限：最大輸入高電平噪聲容限：itDDNHMVVVreffTNTPDDTNreffTPDDreffTNitKVVVVKVVKVV1/ 11)(/ 1（三）反相器的工作原理及版圖識別（三）反相器的工作原理及版圖識別CMOS反相器的版圖、剖面圖、電路圖的識別反相器的版圖、剖面圖、電路圖的識別（三）反相器的工作原理及版圖識別（三）反相器的工作原理及版圖識別22121NNNNNNeffKKKKKKPPPPeffKKKK221！最大噪聲容限要求：！最大噪聲容限要求：P

7、effNeffKK4/PNreffKKKreffTNTPDDTNreffTPDDreffTNitKVVVVKVVKVV1/ 11)(/ 1（四）（四）CMOS與非門與非門/或非門的工作原理或非門的工作原理22121PPPPPPeffKKKKKKNNNNeffKKKK221！最大噪聲容限要求：！最大噪聲容限要求：PeffNeffKK4/1/PNKKreffTNTPDDTNreffTPDDreffTNitKVVVVKVVKVV1/ 11)(/ 1（四）（四）CMOS與非門與非門/或非門的工作原理或非門的工作原理與非門與非門/或非門的版圖識別或非門的版圖識別（四）（四）CMOS與非門與非門/或非門的

8、工作原理或非門的工作原理與非門與非門/或非門的剖面圖或非門的剖面圖與與非非門門剖剖面面圖圖問題二：問題二：或非門剖面圖？或非門剖面圖？（四）（四）CMOS與非門與非門/或非門的工作原理或非門的工作原理問題一：問題一：這是最好的設計嗎？這是最好的設計嗎？芯片面積可進一步降低芯片面積可進一步降低（五）（五）CMOS與或非門與或非門/ /或與非門的構造方法或與非門的構造方法CDABY)(DCBAY與與或或非非門門需需要要8個個晶晶體體管管或或與與非非門門需需要要8個個晶晶體體管管 用與或非門實現(xiàn)異或用與或非門實現(xiàn)異或/同或邏輯同或邏輯BABABABAY同或邏輯的電路圖？同或邏輯的電路圖？（五）（五）

9、CMOS與或非門與或非門/ /或與非門的構造方法或與非門的構造方法（六）復雜邏輯門設計方法（六）復雜邏輯門設計方法DECBAY)(NMOS：串與并或串與并或PMOS：串或并與串或并與對于給定電路，先畫出對于給定電路，先畫出NMOS電路，電路，PMOS與與NMOS是是對偶連接關系對偶連接關系。 等效導電因子的求法等效導電因子的求法并聯(lián)：直接求和并聯(lián)：直接求和串聯(lián)：取倒數(shù)之和的倒數(shù)串聯(lián)：取倒數(shù)之和的倒數(shù)1)11(NANBNCNDNeffKKKKK111)11(1PBPAPCPDPeffKKKKK（六）復雜邏輯門設計方法（六）復雜邏輯門設計方法 瞬態(tài)特性的分析瞬態(tài)特性的分析1.幾個充電支路？幾個充電

10、支路？2.幾個放電支路？幾個放電支路？3.每個支路等效導電因子相同應該每個支路等效導電因子相同應該如何設計？如何設計？（六）復雜邏輯門設計方法（六）復雜邏輯門設計方法NeffNENDNCNBNAPeffPEPDPCPBPeffPAKKKKKKKKKKKKK23,5 . 1（七）類（七）類NMOS、PMOS電路電路類類NMOS電路結構電路結構類類PMOS電路結構電路結構（七）類（七）類NMOS、PMOS電路電路直流電壓傳輸特性曲線直流電壓傳輸特性曲線優(yōu)點：優(yōu)點：n輸入邏輯門需要輸入邏輯門需要(n +1)個個MOS管，管，在實現(xiàn)復雜邏輯門時有利于減小面積。在實現(xiàn)復雜邏輯門時有利于減小面積。缺點：缺

11、點：1.是有比電路，達不到最大邏輯擺幅。是有比電路，達不到最大邏輯擺幅。2.有較大的靜態(tài)功耗。有較大的靜態(tài)功耗。3.類類NMOS電路上升時間較長。電路上升時間較長。應用：適用于對面積要求嚴格而性能要應用：適用于對面積要求嚴格而性能要求不高的情況。求不高的情況。類類PMOS電路？電路？（八）大扇入情況下電路的解決方案（八）大扇入情況下電路的解決方案估算芯片面積估算芯片面積02)2(AnnStotal02)2(AnnStotal假設假設A0為為NMOS的面積，假設所有的面積，假設所有NMOS的面積相同的面積相同所有所有PMOS的面積為的面積為NMOS面積的面積的2倍倍（九）（九）MOS傳輸門電路傳

12、輸門電路 NMOS傳輸門傳送高電平有閾值損失；傳輸門傳送高電平有閾值損失； PMOS傳輸門傳送低電平有閾值損失；傳輸門傳送低電平有閾值損失； CMOS傳輸門可無閾值損失地傳送高低電平；傳輸門可無閾值損失地傳送高低電平；傳輸門實現(xiàn)的典型邏輯電路傳輸門實現(xiàn)的典型邏輯電路傳輸門邏輯的特點傳輸門邏輯的特點1.1.傳輸門結構靈活，可以用較少的器件實現(xiàn)邏輯功能，可減傳輸門結構靈活，可以用較少的器件實現(xiàn)邏輯功能，可減少電路中少電路中MOS管數(shù)目，從而提高集成度，速度和降低功耗。管數(shù)目，從而提高集成度，速度和降低功耗。2.2.有些傳輸門電路達不到最大邏輯擺幅，驅(qū)動有些傳輸門電路達不到最大邏輯擺幅，驅(qū)動CMOS

13、邏輯門邏輯門時會產(chǎn)生直流導通電流，增加電路功耗。時會產(chǎn)生直流導通電流，增加電路功耗。3.3.傳輸門驅(qū)動能力弱，傳輸延遲隨級聯(lián)數(shù)目平方增加。傳輸門驅(qū)動能力弱，傳輸延遲隨級聯(lián)數(shù)目平方增加。4.4.設計傳輸門必須避免輸出不確定狀態(tài)。設計傳輸門必須避免輸出不確定狀態(tài)。（十）動態(tài)電路（十）動態(tài)電路靜態(tài)電路：靜態(tài)電路：依靠管子穩(wěn)定的導通、截止來保持輸出狀態(tài)，信息依靠管子穩(wěn)定的導通、截止來保持輸出狀態(tài)，信息 可長期保持?？砷L期保持。動態(tài)電路：動態(tài)電路：依靠電容來保存信息，信息不能長期保持。依靠電容來保存信息，信息不能長期保持。動態(tài)電路的邏輯功能動態(tài)電路的邏輯功能動態(tài)電路的特點動態(tài)電路的特點動態(tài)電路的優(yōu)點：動

14、態(tài)電路的優(yōu)點：l減少了減少了MOSMOS管，有利于減小面積管，有利于減小面積l減少了電容，有利于提高速度減少了電容，有利于提高速度l時鐘控制上拉下拉通路不同時導通，無比電路時鐘控制上拉下拉通路不同時導通，無比電路動態(tài)電路的缺點：動態(tài)電路的缺點：l靠電容存儲電荷保持信息，影響電路可靠性靠電容存儲電荷保持信息，影響電路可靠性l存在電荷分享、電路級聯(lián)、電荷泄漏等問題存在電荷分享、電路級聯(lián)、電荷泄漏等問題l需要時鐘信號控制，增加電路設計復雜性需要時鐘信號控制，增加電路設計復雜性動態(tài)電路的問題動態(tài)電路的問題 電荷分享電荷分享導致輸出高電平下降導致輸出高電平下降 電荷泄漏電荷泄漏解決辦法解決辦法解決電荷泄

15、漏問題解決電荷泄漏問題解決電荷分享問題解決電荷分享問題（十一）組合邏輯電路設計（十一）組合邏輯電路設計 組合邏輯電路的設計關注速度和面積的優(yōu)值：組合邏輯電路的設計關注速度和面積的優(yōu)值： 1.減小扇入的數(shù)目，降低電路延遲和芯片面積；減小扇入的數(shù)目，降低電路延遲和芯片面積； 2.減少晶體管數(shù)目，降低芯片面積；減少晶體管數(shù)目，降低芯片面積； 3.邏輯復雜程度相同的情況下，盡量采用邏輯復雜程度相同的情況下，盡量采用“與與”邏輯，提高芯片設計效率。邏輯，提高芯片設計效率。一個邏輯可以采用多種方案一個邏輯可以采用多種方案-異或門異或門BABAY14個管子個管子)()(BABABABABABAY方案一方案一

16、方案二方案二16個管子個管子方案三方案三)()()()(BABABABAY12個管子個管子一個邏輯可以采用多種方案一個邏輯可以采用多種方案-異或門異或門12個管子個管子方案四方案四方案五方案五BAABBABAY)()(BAABBAABY10個管子個管子（書（書251頁）頁）四選一多路器四選一多路器優(yōu)點：優(yōu)點：反相器輸出，驅(qū)動能力強反相器輸出，驅(qū)動能力強缺點：缺點：扇入系數(shù)太大，影響電路性能扇入系數(shù)太大，影響電路性能方案一：方案一：與或非門與或非門24個管，電路共個管，電路共30個個管子管子四選一多路器四選一多路器特點：特點：雖然晶體管數(shù)量有所增加，但扇入系數(shù)更小，電路速度更快，優(yōu)于雖然晶體管數(shù)

17、量有所增加，但扇入系數(shù)更小，電路速度更快，優(yōu)于第一種方案第一種方案方案二方案二(全部轉換成全部轉換成2輸入門輸入門)：3個與或門，共個與或門，共30個管，電路共個管，電路共34個個管子。管子。四選一多路器四選一多路器 )( )()()()()(302011000130201100013020110001DsDssDsDssDsDssDsDssDsDssDsDss方案三方案三(全部轉換成全部轉換成2輸入門輸入門)：2個與或非門，個與或非門，1個或與非門，個或與非門，共共24個管，電路共個管，電路共28個個管子。管子。特點：特點：扇入系數(shù)小，晶體管數(shù)量更少，優(yōu)于第二種方案。扇入系數(shù)小，晶體管數(shù)量更

18、少，優(yōu)于第二種方案。添加添加“非非非非”符號，符號，先利用先利用“或非或非“與與”非與非與”等價運算等價運算再利用再利用“與非與非”與與“非或非或”等價運算等價運算四選一多路器四選一多路器方案四方案四(全部轉換成全部轉換成2輸入門輸入門)：3個與或非門，共個與或非門，共24個管，電路個管，電路28個個管子管子特點：特點：扇入系數(shù)小，晶體管數(shù)量少，扇入系數(shù)小，晶體管數(shù)量少，“與與“邏輯數(shù)量相對更多，由于與非門邏輯數(shù)量相對更多，由于與非門效率比或非門效率更高，這種設計的速度和面積在四種方案中最優(yōu)。效率比或非門效率更高，這種設計的速度和面積在四種方案中最優(yōu)。添加添加“非非非非”符號，符號，先利用先利

19、用“與非與非“與與”或非或非”等價運算等價運算再利用再利用“或非或非”與與“非與非與”等價運算等價運算)(yAxAxyyAAxyAAx利用：利用：4-2大數(shù)優(yōu)先編碼器大數(shù)優(yōu)先編碼器x3x2x1x0y1y000000000010000100100110101001001011001101001111010001110011110101110111111001111011111101111111112330 xxxxy邏輯表達式邏輯表達式2331xxxy邏輯圖邏輯圖22個管子，且出現(xiàn)個管子，且出現(xiàn)3輸入與門，電路速度降低，輸入與門，電路速度降低，有沒有沒有更好的設計？有更好的設計？編碼器的作用：把

20、外部世界信息轉化為二進制代碼編碼器的作用：把外部世界信息轉化為二進制代碼把一組把一組m個輸入的信號用一組個輸入的信號用一組n位二進制代碼表示位二進制代碼表示mn24-2大數(shù)優(yōu)先編碼器大數(shù)優(yōu)先編碼器)( )()()()(123312331233123312330 xxxxxxxxxxxxxxxxxxxxy23232332332332331)()(xxxxxxxxxxxxxxxxy20個管子，且全部為個管子，且全部為2輸入門，電路速度提高。輸入門，電路速度提高。12個管子個管子4個管子個管子兩個反相兩個反相器器4個管個管子子xAxAA利用：利用：碼制變換譯碼器碼制變換譯碼器四位二進制代碼翻譯成格雷

21、碼四位二進制代碼翻譯成格雷碼任意兩個相鄰代碼只有一位二進制數(shù)不同任意兩個相鄰代碼只有一位二進制數(shù)不同簡化邏輯表達式簡化邏輯表達式32323123123123123012301230123012301230123012301233BBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBG2323123123123123012301230123012301230123012301232BBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBBG采用異或門即可實現(xiàn)采用異或門即可實現(xiàn)試畫出實現(xiàn)電路？試畫出實現(xiàn)電路？構成一個

22、邏輯可以采用的構成一個邏輯可以采用的4種方案種方案 靜態(tài)靜態(tài)CMOS邏輯邏輯 類類NMOS邏輯邏輯/類類PMOS邏輯邏輯 動態(tài)電路邏輯動態(tài)電路邏輯 傳輸門邏輯傳輸門邏輯（十二）時序邏輯電路設計（十二）時序邏輯電路設計 鎖存器的原理鎖存器的原理 R-S/D/T觸發(fā)器的原理觸發(fā)器的原理 靜態(tài)存儲和動態(tài)存儲靜態(tài)存儲和動態(tài)存儲 移位寄存器原理移位寄存器原理 計數(shù)器原理計數(shù)器原理鎖存器和觸發(fā)器的區(qū)別和聯(lián)系鎖存器和觸發(fā)器的區(qū)別和聯(lián)系鎖存器和觸發(fā)器的比較：鎖存器和觸發(fā)器的比較：鎖存器：鎖存器：輸出直接跟隨輸入變化，輸入為窄脈沖或者假信號，輸出直接跟隨輸入變化，輸入為窄脈沖或者假信號，只要脈沖寬度大于延遲時間

23、，輸出就會變化。只要脈沖寬度大于延遲時間，輸出就會變化。觸發(fā)器：觸發(fā)器：輸出狀態(tài)在一個時鐘周期內(nèi)只能變化一次，且取決于輸出狀態(tài)在一個時鐘周期內(nèi)只能變化一次，且取決于有效時鐘邊沿處的輸入狀態(tài)，因此也叫邊沿觸發(fā)的觸發(fā)器。有效時鐘邊沿處的輸入狀態(tài)，因此也叫邊沿觸發(fā)的觸發(fā)器。第一級為鎖存器第一級為鎖存器輸出為輸出為Q兩級構成觸發(fā)器兩級構成觸發(fā)器輸出為輸出為QD鎖存器和觸發(fā)器鎖存器和觸發(fā)器ck=0,主觸發(fā)器傳輸門通主觸發(fā)器傳輸門通數(shù)據(jù)數(shù)據(jù)D已傳輸?shù)揭褌鬏數(shù)紸點；點；ck=1,從觸發(fā)器傳輸門通從觸發(fā)器傳輸門通數(shù)據(jù)從數(shù)據(jù)從A點傳輸?shù)捷敵?。點傳輸?shù)捷敵?。主觸發(fā)器傳輸，從觸發(fā)器保持；主觸發(fā)器傳輸，從觸發(fā)器保持；

24、主觸發(fā)器保持，從觸發(fā)器傳輸。主觸發(fā)器保持，從觸發(fā)器傳輸。靜態(tài)存儲和動態(tài)存儲靜態(tài)存儲和動態(tài)存儲l靜態(tài)存儲靠存儲節(jié)點穩(wěn)定的高低電平保持信息，只要不靜態(tài)存儲靠存儲節(jié)點穩(wěn)定的高低電平保持信息，只要不斷電可長期保持狀態(tài)，可靠性高。斷電可長期保持狀態(tài)，可靠性高。l動態(tài)存儲靠節(jié)點電容保持狀態(tài)，保持時間短，可靠性差。動態(tài)存儲靠節(jié)點電容保持狀態(tài)，保持時間短，可靠性差。T觸發(fā)器 T觸發(fā)器：觸發(fā)器：凡在CP時鐘脈沖控制下，根據(jù)輸入信號T取值的不同，具有保持和翻轉功能的電路，即當T=0時能保持狀態(tài)不變，T=1時一定翻轉的電路，都稱為T觸發(fā)器。QTQTQTQQ000011101110用用D觸發(fā)器構成觸發(fā)器構成T觸發(fā)器觸

25、發(fā)器不帶使能端的：不帶使能端的：帶使能端的：帶使能端的：QTQTQ當當T=0，保持，保持，QTQ 當當T=1，求值，求值，QTDQ)(QENQENTQTQ當當T=0，保持，保持，QTQ 當當T=1，求值，求值，QENQENDQQTQTQCPQ0Q1Q2Q3波形圖波形圖異步加法二進制計數(shù)器異步加法二進制計數(shù)器000QCPQCPQ10101QQQQQ21212QQQQQ32322QQQQQ采用采用D觸發(fā)器，觸發(fā)器，邊沿觸發(fā)，信號邊沿觸發(fā)，信號在時鐘邊沿發(fā)生翻轉，在時鐘邊沿發(fā)生翻轉，Q0在在CP時鐘上升沿翻轉時鐘上升沿翻轉Q1在在Q0時鐘下降沿翻轉時鐘下降沿翻轉Q2在在Q1時鐘下降沿翻轉時鐘下降沿翻

26、轉Q3在在Q2時鐘下降沿翻轉時鐘下降沿翻轉由由T觸發(fā)器構成異步二進制加法計數(shù)（又叫行波計數(shù)器）：觸發(fā)器構成異步二進制加法計數(shù)（又叫行波計數(shù)器）：異步加法二進制計數(shù)器異步加法二進制計數(shù)器CPQ0Q1Q2Q3000100110110101000101000010110010100Q1101111101110Q31011Q100001100Q20111波形圖波形圖狀態(tài)圖狀態(tài)圖Q0,Q1,Q2,Q3的周期分別是時鐘周期的的周期分別是時鐘周期的2、4、8、16倍，因而計數(shù)器也叫倍，因而計數(shù)器也叫分頻器分頻器同步二進制加法計數(shù)器同步二進制加法計數(shù)器同步二進制加法計數(shù)器？同步二進制加法計數(shù)器？（十三）（十三

27、）ESD保護電路保護電路l MOS晶體管的柵電容很小，積累在柵極上的電荷可能形成很大晶體管的柵電容很小，積累在柵極上的電荷可能形成很大柵壓，引起器件和電路失效，這就是柵壓，引起器件和電路失效，這就是ESD（Electrostatic Discharge）靜電釋放。靜電釋放。D2擊穿電壓小擊穿電壓小于于NMOS柵氧化層擊穿電壓柵氧化層擊穿電壓D2和電阻提供了和電阻提供了ESD泄放通路泄放通路D1和電阻提供了和電阻提供了ESD泄放通路泄放通路D1擊穿電壓小擊穿電壓小于于PMOS柵氧化層擊穿電壓柵氧化層擊穿電壓（十四）存儲器（十四）存儲器存儲器主要分為兩類：存儲器主要分為兩類：n隨機存儲器隨機存儲器

28、（RAM）：揮發(fā)性，斷電信息消失。）：揮發(fā)性，斷電信息消失。 DRAM（動態(tài)隨機存儲器）：（動態(tài)隨機存儲器）： 依靠電容保持信息，集成度高，依靠電容保持信息，集成度高， 但保持時間短但保持時間短（內(nèi)存）。（內(nèi)存）。 SRAM（靜態(tài)隨機存儲器）：（靜態(tài)隨機存儲器）： 雙穩(wěn)態(tài)電路保持信息，速度快，雙穩(wěn)態(tài)電路保持信息，速度快， 保持時間長保持時間長（緩存）。（緩存）。 n只讀儲器只讀儲器（ROM）：不揮發(fā)性，信息可長期保持。）：不揮發(fā)性，信息可長期保持。 MASK ROM（掩膜編程只讀存儲器）：（掩膜編程只讀存儲器）： 信息永遠無法修改。信息永遠無法修改。 PROM（可編程只讀存儲器）：（可編程只讀

29、存儲器）： 只允許信息寫入一次。只允許信息寫入一次。 EPROM（可擦除的可編程只讀存儲器）：（可擦除的可編程只讀存儲器）： 可改寫（電擦除可改寫（電擦除/紫外光擦除），但耗時，紫外光擦除），但耗時， 功耗大，不如功耗大，不如RAM E2PROM（閃存（閃存Flash memory）占據(jù)了）占據(jù)了50%以上存儲器市場以上存儲器市場存儲單元陣列存儲單元陣列 存儲單元陣列是存儲器的核心。存儲單元陣列是存儲器的核心。 存儲器的容量：存儲器的容量：存儲器單元的數(shù)量。存儲器單元的數(shù)量。 例如：一個例如：一個4Kb存儲器有存儲器有4096個單元，排成個單元，排成 的方陣。的方陣。 注意注意 的方陣既可以表

30、示：的方陣既可以表示： 4096個字，每個字個字，每個字1位；位； 1024個字，每個字個字，每個字4位；位； n個字，每個字個字，每個字m位，位， ， n和和 m必須是整數(shù)。必須是整數(shù)。 64644096mn6464存儲器外圍電路存儲器外圍電路-譯碼器譯碼器以以4Kb存儲器為例存儲器為例（ 方陣）方陣）l每字每字1位位：4096個字，共需要個字，共需要4096個地址，個地址， ，即，即12位地址：位地址： 行列地址行列地址各各6位（利用方陣特點）。位（利用方陣特點）。l每字每字4位位： 1024個字，共需要個字，共需要1024個地址，個地址， ，即，即10位地址：位地址：行地址行地址6位，列地址位，列地址4位。（列地址位。（列地址每次選中每次選中4列，即列，即4位字。）位字。）409621210242106464每字每