第八章Sequential Logic Design Practices(2014)—part 1——廖昌俊

1、數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 1 1Chapter 8 Sequential Logic Design Practices ( ( 時(shí)序邏輯設(shè)計(jì)實(shí)踐時(shí)序邏輯設(shè)計(jì)實(shí)踐) )SSI Latches and Flip-Flops ( (SSI型鎖存器和觸發(fā)器型鎖存器和觸發(fā)器) )MSI Device: Counters, Shift Registers ( (MSI器件：計(jì)數(shù)器、移位寄存器器件：計(jì)數(shù)器、移位寄存器) )Others: Documents, Iterative, Failure and Metastability ( (其它：

2、文檔、迭代、故障和亞穩(wěn)定性其它：文檔、迭代、故障和亞穩(wěn)定性) )數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2 28.1 Sequential-Circuit Documentation Standards ( (時(shí)序電路文檔標(biāo)準(zhǔn)時(shí)序電路文檔標(biāo)準(zhǔn)) )General Requirements (一般要求一般要求) Logic Symbols (邏輯符號邏輯符號)：Edge-Triggered, Master/Slave Output ( 邊沿觸發(fā)、主從輸出邊沿觸發(fā)、主從輸出 )Asynchronous Preset (at the Top) and

3、 Clear (at the Bottom) ( 異步預(yù)置（頂端）、異步清零（底端）異步預(yù)置（頂端）、異步清零（底端） )State-Machine Description (狀態(tài)機(jī)描述狀態(tài)機(jī)描述)Word descriptions, State tables, State Diagrams, Transition Lists (文字、狀態(tài)表、狀態(tài)圖、狀態(tài)轉(zhuǎn)移列表文字、狀態(tài)表、狀態(tài)圖、狀態(tài)轉(zhuǎn)移列表)Timing Diagrams and Specifications ( 時(shí)序圖及其規(guī)范時(shí)序圖及其規(guī)范)數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3

4、3CLOCKHtLtclkt觸發(fā)器輸出觸發(fā)器輸出ffpdtcombt組合電路輸出組合電路輸出觸發(fā)器輸入觸發(fā)器輸入holdtsetupt建立時(shí)間容限建立時(shí)間容限setupcomb(max)(max)ffpdclktttt保持時(shí)間容限保持時(shí)間容限holdcomb(min)min(ffpdttt數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 4 48.2 Latches and Flip-Flops( ( 鎖存器和觸發(fā)器鎖存器和觸發(fā)器) )SSI Latches and Flip-Flops1Q 1Q2Q2Q3Q3Q4Q4Q1,2C1D2D3,4C3D4D7

5、4x375D LatchesPRD Q CLK QCLR74x74PRJ Q CLK K QCLR74x109PRJ Q CLK K QCLR74x112 圖圖8-38-3引腳引腳數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 5 5Switch Debouncing ( (開關(guān)消抖開關(guān)消抖) )+5VSW_LDSWPush(開關(guān)閉合開關(guān)閉合)SW_LDSWPush(開開關(guān)閉合關(guān)閉合)First Contact(閉合第閉合第1次接觸次接觸)ContactBounce(觸點(diǎn)觸點(diǎn)抖動抖動)SW_LDSWIdeal Case (理想情況理想情況)數(shù)字邏輯設(shè)計(jì)

6、及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 6 6SW_LSW0011SW_LSW0011開關(guān)閉合開關(guān)閉合0011SW_LSW0011SW_LSW1100優(yōu)點(diǎn)優(yōu)點(diǎn): 1、使用芯片數(shù)少、使用芯片數(shù)少; 2、 不需要上拉電阻不需要上拉電阻; 3、可以產(chǎn)生兩種極性的輸入信號、可以產(chǎn)生兩種極性的輸入信號. 數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 7 7SW_LSWDSWPush(開關(guān)閉合開關(guān)閉合) 圖圖8-5問題：問題：q 為什么不應(yīng)該同高速為什么不應(yīng)該同高速CMOSCMOS器件一起使用？器件一起使用？QQLS QR

7、Q+5V避免門輸出發(fā)生瞬時(shí)短路避免門輸出發(fā)生瞬時(shí)短路用S-R鎖存器進(jìn)行消抖的開關(guān)輸入數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 8 8Bus Holder Circuit ( (總線保持電路總線保持電路) )三態(tài)總線：任何時(shí)刻，最多只有一個(gè)輸出可以驅(qū)動總線三態(tài)總線：任何時(shí)刻，最多只有一個(gè)輸出可以驅(qū)動總線沒有沒有輸出去驅(qū)動總線，總線輸出去驅(qū)動總線，總線“懸空懸空”，會如何？，會如何？造成流入器件輸出端的電流過大造成流入器件輸出端的電流過大解決辦法：接上拉電阻到高電平解決辦法：接上拉電阻到高電平問題：上拉電阻阻值的選取？問題：上拉電阻阻值的選取？過大，

8、過大，RC時(shí)間常數(shù)大，轉(zhuǎn)換時(shí)間慢時(shí)間常數(shù)大，轉(zhuǎn)換時(shí)間慢過小，消耗的電流太多過小，消耗的電流太多數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 9 9Bus Holder Circuit ( (總線保持電路總線保持電路) )ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA線路由高線路由高/低變?yōu)榈妥優(yōu)閼铱諘r(shí)，懸空時(shí)，總線保持原態(tài)總線保持原態(tài)線路在高線路在高/低間低間轉(zhuǎn)換時(shí)，轉(zhuǎn)換時(shí)，總線通過電阻總線通過電阻R提供小電流提供小電流數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子

9、科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 1010D QC QD QC QD QC QD QC QDIN3:0 WRDOUT3:0RDMultibit Registers and Latches( (多位鎖存器和寄存器多位鎖存器和寄存器) )回顧：回顧：鎖存器的應(yīng)用鎖存器的應(yīng)用 多位鎖存器多位鎖存器寄存器（寄存器（register）共用同一時(shí)鐘的多個(gè)共用同一時(shí)鐘的多個(gè)D 觸發(fā)器組合在一起觸發(fā)器組合在一起通常用來存儲一組通常用來存儲一組相關(guān)的二進(jìn)制數(shù)。相關(guān)的二進(jìn)制數(shù)。數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 11 114-bit Regis

10、ter(4(4位寄存器位寄存器7474x175)x175)6 6位寄存器位寄存器7474x174x174 圖圖8-98-91D2D3D4DCLKCLR_L數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 12128位寄存器位寄存器74x374（三態(tài)輸出）三態(tài)輸出）OE輸出使能輸出使能數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 13137474x377x377（時(shí)鐘使能）（時(shí)鐘使能）7474x374x374（輸出使能）輸出使能）7474x273x273（異步清零）異步清零）CLK數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及

11、應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 141474x377（ Clock Enable,時(shí)鐘使能時(shí)鐘使能）ENEN二選一多路復(fù)用結(jié)構(gòu)二選一多路復(fù)用結(jié)構(gòu)數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 1515寄存器（寄存器（register）和鎖存器（和鎖存器（latch）有什么區(qū)別？有什么區(qū)別？ 寄存器：寄存器：邊沿觸發(fā)特性邊沿觸發(fā)特性 鎖存器：鎖存器：C有效期間輸出跟隨輸入變化有效期間輸出跟隨輸入變化74x374輸出使能輸出使能8位寄存器位寄存器74x373輸出使能輸出使能8位鎖存器位鎖存器數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子

12、科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 16168.4 Counter ( (計(jì)數(shù)器計(jì)數(shù)器) )Modulus: The number of states in the cycle （模（模：循環(huán)中的狀態(tài)個(gè)數(shù)循環(huán)中的狀態(tài)個(gè)數(shù)）A modulo-m counter, or sometimes, a divide-by-m counter ( 模模m計(jì)數(shù)器計(jì)數(shù)器, 又稱又稱 m分頻計(jì)數(shù)器）分頻計(jì)數(shù)器）Any clock sequential circuit whose state diagramContain a Single cycle.(狀態(tài)圖中包含有一個(gè)循環(huán)的任何時(shí)鐘時(shí)序電路狀態(tài)圖

13、中包含有一個(gè)循環(huán)的任何時(shí)鐘時(shí)序電路)數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 17178.4 Counter ( (計(jì)數(shù)器計(jì)數(shù)器) )An n-bit binary counter (n位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器)S1S2S3SmS5S4ENENENENENENENENENENENENEN數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 1818計(jì)數(shù)器的分類計(jì)數(shù)器的分類按時(shí)鐘：同步、異步按時(shí)鐘：同步、異步按計(jì)數(shù)方式：加法、減法、可逆按計(jì)數(shù)方式：加法、減法、可逆按編碼方式：二進(jìn)制、十進(jìn)制按編碼方式：二進(jìn)制、

14、十進(jìn)制BCD碼、循環(huán)碼碼、循環(huán)碼計(jì)數(shù)器的功能計(jì)數(shù)器的功能計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生脈沖序列、數(shù)字運(yùn)算計(jì)數(shù)、分頻、定時(shí)、產(chǎn)生脈沖序列、數(shù)字運(yùn)算本節(jié)內(nèi)容本節(jié)內(nèi)容行波計(jì)數(shù)器、同步計(jì)數(shù)器行波計(jì)數(shù)器、同步計(jì)數(shù)器MSI型計(jì)數(shù)器及其應(yīng)用型計(jì)數(shù)器及其應(yīng)用二進(jìn)制計(jì)數(shù)器狀態(tài)的譯碼二進(jìn)制計(jì)數(shù)器狀態(tài)的譯碼數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 1919ripple counter（行波計(jì)數(shù)器（行波計(jì)數(shù)器） 利用利用 T T 觸發(fā)器實(shí)現(xiàn)：觸發(fā)器實(shí)現(xiàn)：考慮二進(jìn)制計(jì)數(shù)順序：考慮二進(jìn)制計(jì)數(shù)順序：只有當(dāng)?shù)谥挥挟?dāng)?shù)?i-1 i-1 位由位由1 10 0時(shí)，時(shí)，第第 i i 位才翻轉(zhuǎn)。

15、位才翻轉(zhuǎn)。Q* = QQQCKT1CLKQQCKQQCKQQCKQQCKQ0Q1Q2Q3T1T1T1T1數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2020CLKQ0Q1Q2速度慢，速度慢，最壞情況，第最壞情況，第n位要經(jīng)過位要經(jīng)過 ntTQ 的延遲時(shí)間的延遲時(shí)間 異步時(shí)序異步時(shí)序CLKQQCKQQCKQQCKQQCKQ0Q1Q2Q3T1T1T1T1數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2121Synchronous Binary Up Counters( (同步二進(jìn)制加法計(jì)數(shù)器同步二進(jìn)制加法計(jì)數(shù)

16、器) )1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二進(jìn)制數(shù)的末位加在多位二進(jìn)制數(shù)的末位加 1，僅當(dāng)?shù)趦H當(dāng)?shù)?i 位以下的各位都為位以下的各位都為 1 時(shí)，時(shí)，第第 i 位的狀態(tài)才會改變。位的狀態(tài)才會改變。最低位的狀態(tài)每次加最低位的狀態(tài)每次加1都要改變。都要改變。EN QT Q 利用有使能端的利用有使能端的 T T 觸發(fā)器實(shí)現(xiàn)：觸發(fā)器實(shí)現(xiàn)：Q* = ENQ + ENQ = EN Q通過通過EN端進(jìn)行控制，端進(jìn)行控制，需要翻轉(zhuǎn)時(shí)，使需要翻轉(zhuǎn)時(shí)，使 EN = 1 ENi = Qi-1 Qi-2 Q1 Q0EN0 = ? 1數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技

17、大學(xué)廖昌俊廖昌俊20142014 2222Synchronous Counter ( (同步計(jì)數(shù)器同步計(jì)數(shù)器) )1CLKQ0Q1Q2C如何加入使能端？如何加入使能端？數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2323Synchronous Counters with Enable Input( (有使能端的同步計(jì)數(shù)器有使能端的同步計(jì)數(shù)器) )CNTEN低位低位 LSB高位高位 MSB串行使能串行使能數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2424CNTEN并行使能并行使能高位高位 MSB低位低位

18、 LSBSynchronous Counters with Enable Input( (有使能端的同步計(jì)數(shù)器有使能端的同步計(jì)數(shù)器) )數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2525Synchronous Binary Up Counters( (同步二進(jìn)制加法計(jì)數(shù)器同步二進(jìn)制加法計(jì)數(shù)器) )1 0 1 1 0 1 1+ 11 0 1 1 1 0 0在多位二進(jìn)制數(shù)的末位加在多位二進(jìn)制數(shù)的末位加 1，僅當(dāng)?shù)趦H當(dāng)?shù)?i 位以下的各位都為位以下的各位都為 1 時(shí)，時(shí)，第第 i 位的狀態(tài)才會改變。位的狀態(tài)才會改變。最低位的狀態(tài)每次加最低位的狀態(tài)每次加

19、1都要改變。都要改變。對于對于D觸發(fā)器：觸發(fā)器：Q* = DDi = (Qi-1 Q1 Q0) QD Q CLK Q= EN Q考慮考慮 T 觸發(fā)器：觸發(fā)器：Q* = EN Q 利用利用 D D 觸發(fā)器實(shí)現(xiàn)：觸發(fā)器實(shí)現(xiàn)：D0 = 1 Q = Q數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2626CLKEN同步清零和預(yù)置數(shù)同步清零和預(yù)置數(shù)Q0Q1Q2Q3D0D1D2D3數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2727LD_LCLR_LA計(jì)數(shù)功能的電路計(jì)數(shù)功能的電路Qi* = (Qi-1 Q1 Q0)

20、QQASynchronous Clear and Load(同步清零和預(yù)置數(shù)功能同步清零和預(yù)置數(shù)功能) 圖圖 8-28數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2828A 4-Bit Binary Counter 74x163 ( (4 4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器) )CLR同步清零同步清零LD同步預(yù)置數(shù)同步預(yù)置數(shù)RCO進(jìn)位輸出進(jìn)位輸出ENPENT使能端使能端進(jìn)位輸出清零進(jìn)位輸出清零數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 2929A 4-Bit Binary Counter 74x163 (

21、(4 4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器) )74x163的功能表的功能表01111CLK工作狀態(tài)工作狀態(tài)同步清零同步清零同步置數(shù)同步置數(shù)保持保持保持保持, ,RCO=0計(jì)數(shù)計(jì)數(shù)CLR_L LD_L ENP ENT0111 0 1 0 1 174x161異步清零異步清零數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 30307474x163x163工作于自由運(yùn)行模式時(shí)的接線方法工作于自由運(yùn)行模式時(shí)的接線方法數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3131自由運(yùn)行的自由運(yùn)行的163可以用作可以用作2、4、8和

22、和16分頻計(jì)數(shù)器分頻計(jì)數(shù)器012345678910 11 12 13 14 150數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3232Other MSI Counters( (其它其它MSIMSI計(jì)數(shù)器計(jì)數(shù)器) )74x160、74x1621位十進(jìn)制（位十進(jìn)制（BCD）加法計(jì)數(shù)器（異、同步清零）加法計(jì)數(shù)器（異、同步清零）01234567890QAQBQCQDQC、QD都是十分頻，但占空比不是都是十分頻，但占空比不是50數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3333Other MSI Counter

23、s ( (其它其它MSIMSI計(jì)數(shù)器計(jì)數(shù)器) )74x169可逆計(jì)數(shù)器74x160、74x1621位十進(jìn)制（位十進(jìn)制（BCD）加法計(jì)數(shù)器（異、同步清零）加法計(jì)數(shù)器（異、同步清零）UP/DNUP/DN = 1 加法計(jì)數(shù)（升序）加法計(jì)數(shù)（升序）UP/DN = 0 減法計(jì)數(shù)（降序）減法計(jì)數(shù)（降序）使能輸入使能輸入進(jìn)位輸出進(jìn)位輸出低電平有效低電平有效數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3434ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138EN1EN2_LEN3_LSRC0SRC1SRC2P0P1P7SDATA如何控制地址端自動如

24、何控制地址端自動輪流選擇輸出輪流選擇輸出Y0Y7 計(jì)數(shù)器的應(yīng)用計(jì)數(shù)器的應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3535二進(jìn)制計(jì)數(shù)器狀態(tài)的譯碼若在一次狀態(tài)轉(zhuǎn)移中有若在一次狀態(tài)轉(zhuǎn)移中有2 2位或多位計(jì)數(shù)位同時(shí)變化，位或多位計(jì)數(shù)位同時(shí)變化，譯碼器輸出端可能會產(chǎn)生譯碼器輸出端可能會產(chǎn)生“尖峰脈沖尖峰脈沖” 功能性冒險(xiǎn)功能性冒險(xiǎn)0 01 12 23 34 45 56 67 70 01 12 2數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3636 CLK 8 8位寄存器位寄存器改進(jìn)：消除改進(jìn)：消除“毛刺毛刺

25、”還有更好的辦法。還有更好的辦法。數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3737Any Modulus Counter( (任意模值計(jì)數(shù)器任意模值計(jì)數(shù)器) )利用利用SSI器件構(gòu)成器件構(gòu)成 時(shí)鐘同步狀態(tài)機(jī)設(shè)計(jì)時(shí)鐘同步狀態(tài)機(jī)設(shè)計(jì)利用利用MSI計(jì)數(shù)芯片構(gòu)成計(jì)數(shù)芯片構(gòu)成 利用利用n位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)模位二進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)模m計(jì)數(shù)器計(jì)數(shù)器 分兩種情況考慮：分兩種情況考慮： m 2n 清零法、置數(shù)法清零法、置數(shù)法數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3838用用4 4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器7474

26、x163x163實(shí)現(xiàn)模實(shí)現(xiàn)模11 11計(jì)數(shù)器計(jì)數(shù)器q 清零法清零法S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15計(jì)數(shù)到計(jì)數(shù)到1010時(shí)，時(shí)，利用同步清零端利用同步清零端強(qiáng)制為強(qiáng)制為0000。 m2m2n n 情況情況數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 3939用用4 4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器7474x163x163實(shí)現(xiàn)模實(shí)現(xiàn)模11 11計(jì)數(shù)器計(jì)數(shù)器q 清零法清零法計(jì)數(shù)到計(jì)數(shù)到1010時(shí)，時(shí)，利用同步清零端利用同步清零端強(qiáng)制為強(qiáng)制為0000。 m2m2n n 情況情況CLKQ0Q1Q2Q3思考：思考：如果是

27、如果是74x161（異步清零）（異步清零）可以這樣連接嗎？可以這樣連接嗎？ 利用利用10111011狀態(tài)異步清零，會出現(xiàn)狀態(tài)異步清零，會出現(xiàn)“毛刺毛刺”數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 4040用用4 4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器7474x163x163實(shí)現(xiàn)模實(shí)現(xiàn)模11 11計(jì)數(shù)器計(jì)數(shù)器q 置數(shù)法置數(shù)法 m2m2n n 情況情況S0S1S2S3S4S12S11S10S9S8S7S6S5S13S14S15計(jì)數(shù)到計(jì)數(shù)到1111時(shí)，時(shí)，利用同步預(yù)置數(shù)端利用同步預(yù)置數(shù)端強(qiáng)制輸出為強(qiáng)制輸出為0101數(shù)字邏輯設(shè)計(jì)及應(yīng)用數(shù)字邏輯設(shè)計(jì)及應(yīng)用電子科技大學(xué)電子科技大學(xué)廖昌俊廖昌俊20142014 4141用用4 4位二進(jìn)制計(jì)數(shù)器位二進(jìn)制計(jì)數(shù)器7474x163x163實(shí)現(xiàn)模實(shí)現(xiàn)模11 11計(jì)數(shù)器計(jì)數(shù)器q 置數(shù)法置數(shù)法 m2m 2n）先進(jìn)行級聯(lián)，再整體置零或預(yù)置數(shù)例：用74x163構(gòu)造模193計(jì)數(shù)器 兩片163級聯(lián)得8位二進(jìn)制計(jì)數(shù)器（0255） 采用整體清零法，0192 采用整體預(yù)置數(shù)法，6325