微電子工程學(xué)7

1、1第7章 微電子器件工藝實例微電子工程學(xué)27.1 7.1 微電子器件微電子器件工藝流程工藝流程7.1.1 N阱阱CMOS工藝工藝 第7章 微電子器件工藝實例 34初始氧化：通過氧化，生長一層SiO2膜，用作雜質(zhì)擴散掩蔽膜膜厚350nm5用第一塊掩膜版，經(jīng)曝光、等離子刻蝕，形成N阱窗口6在N2:O2=9:1的氣氛中退火和驅(qū) 進 。 溫 度1150，時間60分鐘。N阱深度為56微米。同時生長一層約200nm的氧化層。7首先生長緩沖SiO2薄層，厚度600nm，目的是減少淀積的氮化硅與硅襯底之間的應(yīng)力。其次低壓CVD氮化硅，用于掩蔽氧化，厚度100nm8確定NMOS有源區(qū)：利用第二塊掩膜版，經(jīng)曝光、

2、等離子刻蝕，保留NMOS有源區(qū)和N阱區(qū)的氮化硅，去掉場區(qū)氮化硅，NMOS場區(qū)硼注入，劑量1*1013cm-2，能量120keV，防止場區(qū)下硅表面反型，產(chǎn)生寄生溝道。9利用氮化硅掩蔽氧化的功能，在沒有氮化硅、并經(jīng)硼離子注入的區(qū)域，生長一層場氧化層，厚度400nm10去除N阱中非PMOS有源區(qū)部分的氧化硅和氮化硅，這部分將是場區(qū)的一部分。對N阱中場區(qū)部分磷離子注入，防止寄生溝道影響。11一般采用濕氧氧化或高壓氧化方法生長一層1微米厚的SiO212柵氧化及開啟電壓調(diào)整：1、去掉氮化硅和緩沖SiO2。2、柵氧化：在HCl氣氛中干氧氧化 生 長 S i O2約40nm。3、用硼離子注入調(diào)節(jié)開啟電壓，劑量

3、6*1011cm-2，能量100keV13LPCVD淀積多晶硅層，厚度400500nm，淀積溫度62514光刻NMOS多晶硅（保持PMOS區(qū)多晶硅不動），形成NMOS多晶硅柵，去掉沒有多晶硅覆蓋的柵氧化層。磷離子注入，形成NMOS源、漏區(qū) 。 注 入 劑 量3*1015cm-2，典型能量150keV151、保持NMOS區(qū)不動，用光刻膠保護。光刻N阱中PMOS區(qū)的多晶硅，形成PMOS多晶硅柵，去掉沒有多晶硅覆蓋的PMOS區(qū)柵氧化層，確定PMOS源、漏區(qū)。2、硼離子注入，形成PMOS源、漏區(qū)。硼離子注入劑量5*1015cm-2，能量100keV.3、離子注入退火和推進：在N2下退火，并將源、漏區(qū)推

4、進，形成0.30.5微米深的源、漏區(qū)。16化學(xué)氣相淀積磷硅玻璃介質(zhì)層17刻金屬化的接觸孔磷硅玻璃回流，使接觸孔邊緣臺階坡度平滑，以利于金屬化。否則在臺階邊緣上金屬化鋁條容易發(fā)生斷裂。在N2氣氛下，1150回流30分鐘。181、采用電子束蒸發(fā)或濺射的方法淀積Al-Si合金，利于解決電遷移現(xiàn)象2、刻蝕金屬化層，形成最后互連。3、合金：使金屬化引線與接觸孔處的硅形成良好的歐姆結(jié)。在N2-H2氣氛下45020-30分鐘4、鈍化和開壓焊孔。197.1.2 P阱阱CMOS工藝工藝2021222324252627282930313233343536373839407.1.3 BiCMOS工藝工藝414243

5、44454647484950515253545556577.1.4 5微米雙極集成電路工藝微米雙極集成電路工藝585960616263646566676869707172737475767.1.5 大功率管工藝流程大功率管工藝流程77787980818283848586878889909192第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 序號工 序 名 稱說 明1編制批次襯底（100）2Si3N4下面的氧化SiO2厚度30 nm3淀積Si3N4Si3N4厚度100 nm4投影光刻對版標記投影光刻

6、對版標記 5等離子腐蝕Si3N4/用H2SO4+H2O2去膠對版標記上剩余SiO2厚度10 nm6投影光刻投影光刻n-阱阱 7等離子腐蝕Si3N4n-阱區(qū)上剩余SiO2厚度10nm（對版標記處Si被腐蝕）8離子注入n-阱/用H2SO4+H2O2去膠E=120KeV，D=6*10E12 （P）93第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 94第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 9氧化n

7、-阱區(qū)上SiO2厚度300 nm10腐蝕腐蝕SiO2HF 1:10 去除Si3N4上的氧化層n-阱區(qū)上剩余SiO2厚度200nm11腐蝕Si3N4H3PO4/50MIN 95第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 12腐蝕SiO2HF 1:10 非n-阱區(qū)(P-阱區(qū))暴露n-阱區(qū)上剩余SiO2厚度200nm13氧化P-阱區(qū)上SiO2厚度30 nm14注硼E=60KeV，D=5*10E12（BF2）15腐蝕SiO2HF 1:10 n-阱區(qū)上剩余SiO2厚度200nm16推阱P-阱區(qū)上SiO2

8、厚度310nmRS_p=4.0/，RS_n=1.75/96第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 17腐蝕SiO2HF 1:10 去除所有SiO218氧化SiO2厚度30 nm19淀積Si3N4Si3N4厚度150 nm20投影光刻局部氧化區(qū)投影光刻局部氧化區(qū)場區(qū)21等離子腐蝕Si3N4/用H2SO4+H2O2去膠場區(qū)上剩余SiO2厚度10 nm97第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實

9、例 22投影光刻保護環(huán)投影光刻保護環(huán)P-阱區(qū)的周界23注硼/用H2SO4+H2O2去膠E=60KeV，D=5*10E13（BF2）98第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 24局部氧化場區(qū)上SiO2厚度500 nm99第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 25腐蝕腐蝕SiO2（相當(dāng)于刻有源區(qū)）（相當(dāng)于刻有源區(qū)）去除Si3N4上的氧化層26腐蝕Si3N4H3PO4去除有源區(qū)上的Si3

10、N4層27去除SiO2HF 1:10去除有源區(qū)上的氧化層28預(yù)氧化SiO2厚度30 nm （清潔有源區(qū)表面）29去除SiO2 HF 1:10去除有源區(qū)上的氧化層場區(qū)上剩余SiO2厚度350 nm30柵氧化SiO2厚度20 nm31投影光刻投影光刻VTp調(diào)整區(qū)調(diào)整區(qū) 32離子注入/H2SO4+H2O2去膠E=40 KeV，D=(0.21.2)*10E12 （BF2）100第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 101第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層

11、金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 33投影光刻埋孔投影光刻埋孔 34濕法化學(xué)腐蝕SiO2/H2SO4+H2O2去膠HF 1:1035淀積poly1Poly1厚度350nm36磷擴散Poly1摻磷 RS=3050/37腐蝕磷硅玻璃HF 1:10102第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 38投影光刻柵極投影光刻柵極(poly1) 39等離子化學(xué)腐蝕poly1/H2SO4+H2O2去膠有源區(qū)上剩余SiO2厚度10 nm40投影光刻投影光刻N-LDDN型低摻

12、雜漏延伸區(qū)41離子注入/ H2SO4+H2O2去膠E=60 KeV，D=3*10E13（P）42退火+氧化長SiO2厚度約10 nm103第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 43淀積SiO2SiO2厚度200300 nm44等離子腐蝕等離子腐蝕SiO2有源區(qū)上剩余SiO2厚度20 nm（刻出柵的邊沿）45SiO2致密化長SiO2厚度約10 nm46投影光刻投影光刻N+ N+_select (N_plus)47離子注入/等離子去膠 E=80 KeV，D=5*10E15（As）104第7章

13、 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 48投影光刻投影光刻P+P+_select (P_plus)49離子注入/等離子去膠E=75 KeV，D=3*10E15（BF2）105第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 50淀積SiO2SiO2厚度200300 nm51SiO2致密化長SiO2厚度約10 nm52投影光刻引線孔投影光刻引線孔1 53等離子化學(xué)腐蝕SiO2/ H2SO4+H2O2去

14、膠剩余SiO2厚度650 nm54清潔引線孔1HF 1:5055淀積poly2poly2厚度200 nm56離子注入poly2電阻/ H2SO4+H2O2去膠Poly2摻磷 RS=400/E=60KeV，D=6,25（P）106第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 57投影光刻投影光刻poly2 58等離子化學(xué)腐蝕poly2/H2SO4+H2O2去膠去除SiO2厚度=0 nm59投影光刻投影光刻poly2連線連線(N+)不含poly2電阻60離子注入poly2連線(N+)/等離子去膠E=

15、80KeV，D=5*10E15（P）107第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 61淀積SiO2SiO2厚度200 nm62淀積硼磷硅玻璃硼磷硅玻璃厚度300 nm63致密化長SiO2厚度約100 nm64投影光刻引線孔投影光刻引線孔2 65等離子腐蝕SiO2/ 等離子去膠剩余SiO2厚度約0 nm66投影光刻投影光刻N+引線孔引線孔N型區(qū)引線孔及poly引線孔67離子注入N+引線孔/等離子去膠E=60KeV，D=6*10E15（P）108第7章 微電子器件工藝實例 7.2 0.87.2

16、 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 68熔融硼磷硅玻璃流化處理，熔融角度4560o69清潔引線孔2HF 1:5070噴涂TiRS=255/71TiN厚度約135 nm72噴涂AlTiSi厚度約500 nm109第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 73投影光刻投影光刻Metal1 74等離子腐蝕Metal1去除SiO2厚度100 nm75防腐蝕處理/等離子去膠H2O2 /H2O76在成形氣體中退火 110第7章 微電子器件工藝實例 7.2 0.87.2 0.8m m 雙層多晶雙層金屬雙層多晶雙層金屬CMOSCMOS雙阱工藝流程實例雙阱工藝流程實例 77淀積隔離介質(zhì)2700 nm78涂SOG（2次）130 nm79等離子腐蝕凸起厚度剩余1100 nm80淀積隔離介質(zhì)3700 nm81投影光刻引線孔投影光刻引線孔3 82等離子腐蝕/等離子去膠角度7580o83清潔引線孔3 84噴涂metal2（霧化處理）1m85噴涂metal