數(shù)字邏輯教學(xué)課件ppt作者王茜黃仁許光辰第6章數(shù)字系統(tǒng)功能模塊設(shè)計(jì)

1、第6章數(shù)字系統(tǒng)功能模塊設(shè)計(jì)6.1 數(shù)字系統(tǒng)功能模塊 無(wú)論是簡(jiǎn)單數(shù)字系統(tǒng)還是復(fù)雜數(shù)字系統(tǒng)，實(shí)際上它們都是由一些稱(chēng)為核的基本功能部件來(lái)構(gòu)成，所以要完成一個(gè)數(shù)字系統(tǒng)的設(shè)計(jì)，實(shí)際上是先將這樣的一些基本功能部件構(gòu)思出來(lái)，然后通過(guò)某種互連技術(shù)實(shí)現(xiàn)這些功能部件的綜合，其結(jié)果就是需要進(jìn)入應(yīng)用場(chǎng)合的數(shù)字系統(tǒng)，所以數(shù)字系統(tǒng)實(shí)際上就是某種具體邏輯功能需求的統(tǒng)稱(chēng)，這個(gè)系統(tǒng)根據(jù)不同的應(yīng)用需求可大可小6.1.1 功能模塊概念 功能模塊實(shí)際上就是某種具備特定邏輯功能的一個(gè)電路6.1.2 功能模塊外特性及設(shè)計(jì)過(guò)程 功能模塊的外特性描述了某特定邏輯電路輸入和輸出之間的關(guān)聯(lián)關(guān)系 邏輯功能模塊的設(shè)計(jì)則要經(jīng)歷如下幾個(gè)階段： （1）功

2、能設(shè)計(jì)的需求分析； （2）輸入、輸出變量以及時(shí)間關(guān)系認(rèn)定； （3）編程模塊算法流程圖設(shè)計(jì)； （4）編程； （5）在線(xiàn)仿真、故障注入、功能測(cè)試與系統(tǒng)聯(lián)試。6.2 基于組合邏輯模型下的VHDL設(shè)計(jì) 基于組合邏輯模型下的VHDL設(shè)計(jì)主要是通過(guò)VHDL平臺(tái)，對(duì)非時(shí)序機(jī)模型的基本功能邏輯部件進(jìn)行設(shè)計(jì)6.2.1 基本邏輯門(mén)電路設(shè)計(jì) 基本邏輯門(mén)電路是構(gòu)成邏輯功能部件的邏輯單元內(nèi)核，這些邏輯單元內(nèi)核就是在邏輯代數(shù)中所描述的“與”、“或”、“非”三種基本邏輯運(yùn)算，而數(shù)字邏輯中具有更加復(fù)雜邏輯功能的部件就是通過(guò)這些邏輯單元內(nèi)核來(lái)形成一些復(fù)雜的邏輯門(mén)電路，如“與非門(mén)”、“或非門(mén)”、“異或門(mén)”等，然后通過(guò)這些復(fù)雜邏輯

3、門(mén)電路來(lái)實(shí)現(xiàn)邏輯功能部件。6.2.2 比較器設(shè)計(jì) 比較器在數(shù)字系統(tǒng)中提供多個(gè)參與數(shù)據(jù)比較結(jié)果大小的邏輯功能，一般情況下都要求比較器能夠描述出參與比較數(shù)據(jù)的相等、大、小關(guān)系，利用比較器的擴(kuò)充方式，還可以實(shí)現(xiàn)數(shù)據(jù)表決器的邏輯功能6.2.3 代碼轉(zhuǎn)換器設(shè)計(jì) 代碼轉(zhuǎn)換器的功能是將以某種編碼格式的輸入數(shù)據(jù)信息通過(guò)變換后，形成另一種編碼格式的輸出。對(duì)這類(lèi)功能部件的設(shè)計(jì)輸入信號(hào)都要預(yù)先確定一種輸入編碼格式，因此輸出與輸入信息的格式就將被變換成一種非常規(guī)范的描述，所以這類(lèi)功能部件的設(shè)計(jì)思路是尋求輸入數(shù)據(jù)編碼和輸出數(shù)據(jù)編碼格式的差異點(diǎn)。6.2.4 多路選擇器與多路分配器設(shè)計(jì)多路選擇器和多路分配器的功能都是根據(jù)控

4、制選擇信號(hào)的不同組合，將輸入信號(hào)分配到輸出端口上。這兩種功能部件的差異點(diǎn)是，在多路選擇器中是按控制信號(hào)的不同組合從多組輸入信號(hào)中選擇一組作為輸入信號(hào)的輸出，而多路分配器是根據(jù)不同控制信號(hào)的組合，將從多個(gè)輸出端口中選擇一個(gè)端口作為輸入信號(hào)的輸出端口，這兩種功能部件結(jié)構(gòu)如圖6.14所示6.2.5 運(yùn)算類(lèi)功能部件設(shè)計(jì) 在計(jì)算機(jī)系統(tǒng)中，通常所指的運(yùn)算器設(shè)計(jì)包括了對(duì)半加器、全加器、減法器、乘法器、求補(bǔ)運(yùn)算器和通用加/減計(jì)數(shù)器等功能部件的設(shè)計(jì)，由于這類(lèi)功能部件具備了對(duì)數(shù)據(jù)信息的計(jì)算行為，所以它們被稱(chēng)為運(yùn)算器功能部件。6.2.6 譯碼器設(shè)計(jì) 譯碼器在數(shù)字系統(tǒng)和計(jì)算機(jī)技術(shù)中得到廣泛使用，它在數(shù)字系統(tǒng)和計(jì)算機(jī)應(yīng)

5、用中是一個(gè)非常重要的功能部件。譯碼器從結(jié)構(gòu)上被分成線(xiàn)性譯碼器和矩陣式譯碼器兩種形式，由于線(xiàn)性譯碼器常導(dǎo)致譯碼后產(chǎn)生的分配位置不連續(xù)，所以這種譯碼方式使用的場(chǎng)合比較有限，而矩陣式譯碼技術(shù)采用了n m的叉乘方式，每個(gè)交叉點(diǎn)就是一個(gè)分配位置，其結(jié)果帶來(lái)了譯碼范圍大、資源浪費(fèi)小、分配位置連續(xù)等優(yōu)點(diǎn)，所以該譯碼方式在非定制器件和定制器件中成為了主流設(shè)計(jì)方式。 譯碼器的作用是通過(guò)譯碼產(chǎn)生不同編碼組合的輸出，這些不同編碼的組合形成了所需要的條件選擇，所以譯碼器按功能分成2 4線(xiàn)譯碼器、3 8線(xiàn)譯碼器、4 16線(xiàn)譯碼器、地址譯碼器、加權(quán)譯碼器等。譯碼器的設(shè)計(jì)大同小異，這里以一個(gè)3 8線(xiàn)譯碼器為例，起到舉一反三

6、的作用。6.2.7 總線(xiàn)隔離器設(shè)計(jì) 總線(xiàn)隔離器在計(jì)算機(jī)技術(shù)中也是一個(gè)非常重要的功能部件，它擔(dān)負(fù)著計(jì)算機(jī)系統(tǒng)中部件之間、處理器之間、處理器與外設(shè)、處理器與存儲(chǔ)器系統(tǒng)以及外設(shè)與外設(shè)之間的數(shù)據(jù)信息傳輸通道隔離作用 總線(xiàn)隔離器就是常說(shuō)的三態(tài)門(mén)、總線(xiàn)緩沖器和總線(xiàn)收發(fā)器，按數(shù)據(jù)傳輸方向來(lái)分，總線(xiàn)隔離器被分成單向和雙向兩種傳輸結(jié)構(gòu)由于計(jì)算機(jī)系統(tǒng)需要掛接各種各樣的外部設(shè)備，在任何時(shí)刻只能由中央處理器根據(jù)當(dāng)前的計(jì)算需要選中某臺(tái)設(shè)備進(jìn)行工作，為保證系統(tǒng)中未被選設(shè)備不能干擾被選設(shè)備的工作，因此系統(tǒng)中對(duì)每個(gè)設(shè)備必須要用總線(xiàn)隔離器來(lái)隔離設(shè)備與總線(xiàn)之間 的信息傳輸通路?？偩€(xiàn)隔離器如同水庫(kù)水閘一樣，當(dāng)需要水流出水庫(kù)時(shí)，就開(kāi)

7、啟水閘，反之則關(guān)閉水閘6.3 基于時(shí)序邏輯模型下的VHDL設(shè)計(jì) 若一個(gè)數(shù)字系統(tǒng)具有記憶功能，那么該數(shù)字系統(tǒng)就被稱(chēng)為時(shí)序邏輯、時(shí)序機(jī)或時(shí)序電路等 常用的時(shí)序邏輯功能部件有觸發(fā)器、鎖存器、寄存器和計(jì)數(shù)器等6.3.1 寄存器設(shè)計(jì) 寄存器是時(shí)序邏輯中的一個(gè)非常重要的功能部件，它主要在構(gòu)成的數(shù)字系統(tǒng)中擔(dān)負(fù)數(shù)據(jù)信息的臨時(shí)存儲(chǔ)和數(shù)據(jù)信息在傳輸過(guò)程中的緩沖作用等。 由于數(shù)字電路中的每個(gè)觸發(fā)器可以獨(dú)立存儲(chǔ)一位二進(jìn)制信息，因此將多個(gè)這樣的觸發(fā)器組織起來(lái)可以存儲(chǔ)一個(gè)字符串，所以這種多觸發(fā)器組織結(jié)構(gòu)就稱(chēng)為寄存器。數(shù)字系統(tǒng)中的寄存器大多采用靜態(tài)觸發(fā)器的形式來(lái)構(gòu)成，如D、JK型靜態(tài)觸發(fā)器等，數(shù)字系統(tǒng)將多個(gè)這樣的寄存器再度

8、組織起來(lái)形成寄存器組（Register File）結(jié)構(gòu)，寄存器組在同步時(shí)鐘信號(hào)的共同作用下實(shí)現(xiàn)數(shù)據(jù)信息的存儲(chǔ)、轉(zhuǎn)發(fā)等功能。數(shù)字系統(tǒng)中將寄存器按功能來(lái)分類(lèi)，可分成數(shù)據(jù)緩沖器、數(shù)據(jù)鎖存器和移位寄存器等6.3.2 計(jì)數(shù)器設(shè)計(jì)在數(shù)字系統(tǒng)和計(jì)算機(jī)技術(shù)中，計(jì)數(shù)器有如下一些典型應(yīng)用1定時(shí)定時(shí)在計(jì)算機(jī)技術(shù)中，經(jīng)常需要對(duì)執(zhí)行過(guò)程或執(zhí)行設(shè)備進(jìn)行規(guī)定時(shí)間的計(jì)算，此時(shí)需要由計(jì)算機(jī)系統(tǒng)內(nèi)部產(chǎn)生時(shí)間控制的功能，并由該功能部件來(lái)裁決各個(gè)設(shè)備或進(jìn)程的運(yùn)行時(shí)間。其做法是用CPU的CLK時(shí)間，通過(guò)計(jì)數(shù)器對(duì)系統(tǒng)產(chǎn)生的時(shí)間計(jì)數(shù)來(lái)達(dá)到輸出時(shí)間到的控制信號(hào)，CPU得到該輸出時(shí)間到的信號(hào)后，立即進(jìn)行相應(yīng)的時(shí)間管理 2分頻 分頻實(shí)際上就是把

9、功能部件設(shè)計(jì)成一個(gè)具有多個(gè)輸出端口的計(jì)數(shù)器，每個(gè)輸出端口是對(duì)輸入頻率進(jìn)行 2n計(jì)數(shù)，即每個(gè)輸出端口頻率將按除以2n計(jì)量被降低 分頻器內(nèi)部結(jié)構(gòu) 分頻時(shí)間圖 一個(gè)分頻器的實(shí)際應(yīng)用，在A/D轉(zhuǎn)換中，由于外部設(shè)備的數(shù)據(jù)轉(zhuǎn)換過(guò)程需要花費(fèi)一定的轉(zhuǎn)換時(shí)間，所以高速運(yùn)行的CPU對(duì)A/D操作將出現(xiàn)時(shí)間不匹配情況，為保證CPU對(duì)A/D的采樣正?？刂坪蛿?shù)據(jù)轉(zhuǎn)換處理，就需要用分頻器將CPU的工作頻率降低到與低速A/D采樣和數(shù)據(jù)轉(zhuǎn)換一樣的頻率6.3.3 并/串轉(zhuǎn)換器設(shè)計(jì) 在計(jì)算機(jī)技術(shù)中，通過(guò)左（右）移寄存器與全加器的配合可以實(shí)現(xiàn)計(jì)算機(jī)的乘法（除法）操作，即在對(duì)移位寄存器的控制下，由CPU實(shí)現(xiàn)對(duì)乘數(shù)（除數(shù)）的乘（除）操作

10、。在通信工程中，通信數(shù)據(jù)的傳輸就需要通過(guò)移位寄存器的控制實(shí)現(xiàn)異步或同步數(shù)據(jù)的交換。在數(shù)據(jù)加密或解密中，對(duì)需要加（解）密數(shù)據(jù)信息在移位寄存器的控制下逐位實(shí)現(xiàn)傳輸數(shù)據(jù)的加（解）密操作。 并/串轉(zhuǎn)換是指數(shù)據(jù)被并行輸入到寄存器中，然后通過(guò)存放數(shù)據(jù)信息的寄存器左（右）移功能，逐位通過(guò)寄存器的輸出口被傳輸出去，所以這種并行輸入串行輸出功能就稱(chēng)為并/串轉(zhuǎn)換6.3.4 串/并轉(zhuǎn)換器設(shè)計(jì) 串/并轉(zhuǎn)換是指數(shù)據(jù)信息在控制信號(hào)的作用下，逐位被輸入到移位寄存器中，然后在輸出允許控制信號(hào)作用下，實(shí)現(xiàn)移位寄存器中數(shù)據(jù)信息并發(fā)輸出，它常用于數(shù)字系統(tǒng)中設(shè)備之間的信息交換。6.3.5 七段數(shù)字顯示（LED）原理分析與設(shè)計(jì) 由于每

11、位LED有7段筆畫(huà)和一個(gè)小數(shù)點(diǎn)表示是通過(guò)8個(gè)發(fā)光二極管來(lái)構(gòu)成的，所以某個(gè)二極管一旦導(dǎo)通，則對(duì)應(yīng)的二極管將發(fā)光，這樣根據(jù)不同發(fā)光段的組合，就可以得到我們需要的數(shù)字和特定符號(hào)的顯示。 在這種顯示方式中，8個(gè)發(fā)光二極管分別用符號(hào)ah表示 LED顯示實(shí)例 LED數(shù)字與部分字符顯示驅(qū)動(dòng)表a b c d e f g h顯 示 數(shù) 字1 1 1 1 1 1 0 000 1 1 0 0 0 0 011 1 0 1 1 0 1 021 1 1 1 0 0 1 030 1 1 0 0 1 1 041 0 1 1 0 1 1 051 0 1 1 1 1 1 061 1 1 0 0 0 0 071 1 1 1 1 1

12、 1 081 1 1 1 0 1 1 091 1 1 0 1 1 1 0A0 0 1 1 1 1 1 0b0 1 1 0 1 1 1 0H1 0 0 0 1 1 1 0F6.4 復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)舉例 6.4.1 高速傳輸通道設(shè)計(jì) 高速傳輸通道是指數(shù)字系統(tǒng)中數(shù)據(jù)信息的快速傳輸問(wèn)題，在計(jì)算機(jī)技術(shù)中，它主要用于外部設(shè)備與存儲(chǔ)系統(tǒng)之間的數(shù)據(jù)傳輸過(guò)程 目前一種快速通道的設(shè)計(jì)就是利用直接存取存儲(chǔ)器（Direct Memory Access，DMA）技術(shù)，而DMA是讓集成電子器件（Integrated Device Electronics，IDE）直接存取存儲(chǔ)器內(nèi)容 早期IDE接口有兩種傳輸方式：一個(gè)是PI

13、O（Programming I/O）方式技術(shù)；另外一個(gè)就是DMA方式。雖然DMA方式系統(tǒng)資源占用少，但需要額外的驅(qū)動(dòng)程序或設(shè)置，因此當(dāng)時(shí)被接受的程度較低。隨著計(jì)算機(jī)系統(tǒng)速度越來(lái)越高，DMA方式由于執(zhí)行效率較好，操作系統(tǒng)也開(kāi)始直接支持，因此廠(chǎng)商就推出了愈來(lái)越快的各種DMA傳輸速度標(biāo)準(zhǔn)基于可編程器件技術(shù)支持的高速傳輸通道應(yīng)具備如下6個(gè)需求：（1）在準(zhǔn)備進(jìn)行數(shù)據(jù)傳輸時(shí)，可以向傳輸通道控制器發(fā)送請(qǐng)求；（2）傳輸通道控制器根據(jù)設(shè)備傳輸申請(qǐng)，對(duì)系統(tǒng)管理器發(fā)送總線(xiàn)占用申請(qǐng)標(biāo)志；（3）系統(tǒng)管理器利用總線(xiàn)空閑期釋放總線(xiàn)，并回送總線(xiàn)可用標(biāo)志；（4）傳輸通道控制器得到該信號(hào)后，發(fā)送傳輸首地址指針和向傳輸設(shè)備發(fā)回答信

14、號(hào)，同時(shí)發(fā) I/O讀和內(nèi)存寫(xiě)信號(hào)；（5）傳輸設(shè)備得到回答信號(hào)，將數(shù)據(jù)送到數(shù)據(jù)總線(xiàn)上，同時(shí)撤除數(shù)據(jù)傳輸申請(qǐng)；（6）內(nèi)存接收數(shù)據(jù)后，回送準(zhǔn)備好信號(hào)，傳輸通道控制器內(nèi)部地址寄存器加1（減1），且內(nèi)部計(jì)數(shù)器減1，并撤除總線(xiàn)請(qǐng)求。6.4.2 多處理機(jī)共享數(shù)據(jù)保護(hù)鎖設(shè)計(jì) 在多機(jī)系統(tǒng)中常涉及多個(gè)處理器對(duì)共享資源訪(fǎng)問(wèn)沖突問(wèn)題，一種簡(jiǎn)單可行的方式就是采用互斥操作來(lái)解決資源訪(fǎng)問(wèn)沖突，所以多機(jī)系統(tǒng)中的共享資源互斥操作一直是系統(tǒng)結(jié)構(gòu)設(shè)計(jì)人員關(guān)心的問(wèn)題。 多機(jī)系統(tǒng)一方面應(yīng)該讓原來(lái)共享資源中被更新的數(shù)據(jù)全部或局部作廢，同時(shí)這個(gè)共享資源的數(shù)據(jù)更新消息還必須采用消息點(diǎn)播的方式通知所有參與該資源共享操作的處理器。另一方面多機(jī)系統(tǒng)在操作過(guò)程中，必須對(duì)共享資源的數(shù)據(jù)更新工作遵循某種更新原則，比如說(shuō)先來(lái)先服務(wù)（First In First Serve，F(xiàn)IFS）和最后信息使用原則（Last Information Use Pr