第4章 主存儲器

1、1第第4 4章章 主存儲器主存儲器存儲器概述存儲器概述存儲器：存放計算機程序和數(shù)據(jù)的部件（主存儲器：存放計算機程序和數(shù)據(jù)的部件（主存儲器、輔助存儲器、高速緩沖存儲器）存儲器、輔助存儲器、高速緩沖存儲器）3存儲器存儲器( (內(nèi)存、外存、緩存內(nèi)存、外存、緩存) )的作用的作用計算機真正工作的場所是計算機真正工作的場所是主存（主存（內(nèi)存內(nèi)存），所有驅(qū)，所有驅(qū)動程序、操作系統(tǒng)、工作數(shù)據(jù)、成品動程序、操作系統(tǒng)、工作數(shù)據(jù)、成品/ /半成品應(yīng)用程序半成品應(yīng)用程序必須加載到主存中才能由必須加載到主存中才能由CPUCPU讀取。讀取。高速緩存（高速緩存（CacheCache）的速度比主存儲器快，作為的速度比主存儲

2、器快，作為CPUCPU與內(nèi)存的緩沖區(qū)，主要起到平衡與內(nèi)存的緩沖區(qū)，主要起到平衡CPUCPU與主存這間的與主存這間的速度的作用，有效解決了速度的作用，有效解決了CPUCPU速度與主存速度的不匹配速度與主存速度的不匹配問題。問題。輔助存儲器輔助存儲器（如硬盤、軟盤）也稱為（如硬盤、軟盤）也稱為外存外存，用來，用來存放暫時不參加運行的程序和數(shù)據(jù)，以及永久存儲信存放暫時不參加運行的程序和數(shù)據(jù)，以及永久存儲信息。輔助存儲器的容量很大，但存取速度慢，并且不息。輔助存儲器的容量很大，但存取速度慢，并且不能為能為CPUCPU直接訪問，必須先將其中信息調(diào)入主存后，才直接訪問，必須先將其中信息調(diào)入主存后，才能為能

3、為CPUCPU所訪問。所訪問。4 存儲系統(tǒng)的層次結(jié)構(gòu)存儲系統(tǒng)的層次結(jié)構(gòu)CPUCACHE主存（內(nèi)存）主存（內(nèi)存）輔存（外存）輔存（外存）u根據(jù)各種存儲器的存儲根據(jù)各種存儲器的存儲容量、存取速度和價格容量、存取速度和價格比的不同，將它們按照比的不同，將它們按照一定的體系結(jié)構(gòu)組織起一定的體系結(jié)構(gòu)組織起來，使所放的程序和數(shù)來，使所放的程序和數(shù)據(jù)按照一定的層次分布據(jù)按照一定的層次分布在各種存儲器中。在各種存儲器中。5(1)(1)正在運行的程序和數(shù)據(jù)存放于存儲正在運行的程序和數(shù)據(jù)存放于存儲器中。器中。CPUCPU直接從存儲器取指令或存取直接從存儲器取指令或存取數(shù)據(jù)。數(shù)據(jù)。(2)(2)采用采用DMADMA技

4、術(shù)或輸入輸出通道技術(shù)，技術(shù)或輸入輸出通道技術(shù)，在存儲器和輸入輸出系統(tǒng)之間直接傳在存儲器和輸入輸出系統(tǒng)之間直接傳輸數(shù)據(jù)。輸數(shù)據(jù)。(3)(3)多處理機系統(tǒng)采用共享存儲器來存多處理機系統(tǒng)采用共享存儲器來存取和交換數(shù)據(jù)。取和交換數(shù)據(jù)。主存儲器處于主存儲器處于全機中心地位全機中心地位61 1、主存和高速緩存之間的關(guān)系、主存和高速緩存之間的關(guān)系uCacheCache引入引入為解決為解決cpucpu和主存之間的速度差距和主存之間的速度差距, ,提高整機的運算提高整機的運算速度速度, ,在在cpucpu和主存之間插入的由高速電子器件組成和主存之間插入的由高速電子器件組成的容量不大的容量不大, ,但速度很高的存

5、儲器作為緩沖區(qū)。但速度很高的存儲器作為緩沖區(qū)。uCacheCache特點特點存取速度快，容量小，存儲控制和管理由硬件實現(xiàn)存取速度快，容量小，存儲控制和管理由硬件實現(xiàn)uCacheCache工作原理工作原理程序訪問的局部性程序訪問的局部性在較短時間內(nèi)由程序產(chǎn)生的地址往往集中在存儲器在較短時間內(nèi)由程序產(chǎn)生的地址往往集中在存儲器邏輯地址空間的很小范圍內(nèi)。（指令分布的連續(xù)性邏輯地址空間的很小范圍內(nèi)。（指令分布的連續(xù)性和循環(huán)程序及子程序的多次執(zhí)行）和循環(huán)程序及子程序的多次執(zhí)行）數(shù)據(jù)分布不如指令明顯，但對數(shù)組的訪問及工作單數(shù)據(jù)分布不如指令明顯，但對數(shù)組的訪問及工作單元的選擇可使存儲地址相對集中。元的選擇可使

6、存儲地址相對集中。72 2、主存與輔存之間的關(guān)系、主存與輔存之間的關(guān)系u主存主存:( :(半導體半導體) )優(yōu)點優(yōu)點: :速度快速度快缺點缺點: :容量受限容量受限, ,單位成本高單位成本高, ,斷電丟失信息斷電丟失信息u輔存輔存:( :(光盤光盤, ,磁盤磁盤) )優(yōu)點優(yōu)點: :容量大容量大, ,信息長久保存信息長久保存, ,單位成本低單位成本低. .缺點缺點: :存取速度慢存取速度慢uCPUCPU正在運行的程序和數(shù)據(jù)存放在主存正在運行的程序和數(shù)據(jù)存放在主存u暫時不用的程序和數(shù)據(jù)存放在輔存暫時不用的程序和數(shù)據(jù)存放在輔存u輔存只與主存進行數(shù)據(jù)交換輔存只與主存進行數(shù)據(jù)交換84.14.1 主存儲器

7、分類、技術(shù)指標和基本操作主存儲器分類、技術(shù)指標和基本操作1.1.按存儲器在計算機系統(tǒng)中的作用分類按存儲器在計算機系統(tǒng)中的作用分類（1 1）高速緩沖存儲器（）高速緩沖存儲器（CacheCache）（2 2）主存儲器（內(nèi)存）主存儲器（內(nèi)存）（3 3）輔助存儲器（外存）輔助存儲器（外存）2.2.按存取方式分類按存取方式分類（1 1）只讀存儲器）只讀存儲器 MROMMROM、PROMPROM、EPROMEPROM、EEPROMEEPROM、FLASHROMFLASHROM（U U盤、固態(tài)盤、盤、固態(tài)盤、BIOSBIOS）（2 2）讀寫存儲器）讀寫存儲器 隨機存取存儲器隨機存取存儲器RAMRAM（Ran

8、dom Access MemoryRandom Access Memory） 主存、主存、cachecache 順序存取存儲器順序存取存儲器SAMSAM（sequential Access Memorysequential Access Memory） 磁帶機磁帶機 直接存取存儲器直接存取存儲器DAMDAM（Direct Access Memory Direct Access Memory ） 磁盤機磁盤機3.3.按存儲介質(zhì)分類按存儲介質(zhì)分類（1 1）磁表面存儲器（磁帶、硬盤）磁表面存儲器（磁帶、硬盤）（2 2）半導體存儲器（主存、）半導體存儲器（主存、CacheCache、ROMROM）（3

9、 3）光存儲器（光盤）光存儲器（光盤）4.4.按信息的可保存性分類按信息的可保存性分類（1 1）易失性存儲器（）易失性存儲器（RAMRAM）（2 2）非易失性存儲器（）非易失性存儲器（ROMROM）92.2.主存儲器的主要技術(shù)指標主存儲器的主要技術(shù)指標 主存儲器的主要性能指標主存儲器的主要性能指標: :主存容量、存儲器存取時間和存儲主存容量、存儲器存取時間和存儲周期。周期。 （1 1）存儲容量）存儲容量 按字節(jié)或按字尋址，容量為多少字節(jié)，單位：按字節(jié)或按字尋址，容量為多少字節(jié)，單位：KBKB（2 21010），），MBMB（2 22020），），GBGB（2 23030）；地址線數(shù)決定最大直接

10、尋址空間大?。ǎ?；地址線數(shù)決定最大直接尋址空間大?。╪ n位地址：位地址：2 2n n）。）。 （2 2）存取時間）存取時間（存儲器訪問時間或工作周期（存儲器訪問時間或工作周期) )（memory access memory access timetime）指啟動一次存儲器操作（讀）指啟動一次存儲器操作（讀/ /寫）到完成該操作所經(jīng)歷的寫）到完成該操作所經(jīng)歷的時間。時間。* *讀出時間：讀出時間：指從指從CPUCPU向向MEMMEM發(fā)出有效地址和讀命令開始，直到發(fā)出有效地址和讀命令開始，直到將被選單元的內(nèi)容讀出為止所用的時間。將被選單元的內(nèi)容讀出為止所用的時間。* *寫入時間：寫入時間：指從指

11、從CPUCPU向向MEMMEM發(fā)出有效地址和寫命令開始，直到發(fā)出有效地址和寫命令開始，直到信息寫入被選中單元為止所用的時間。信息寫入被選中單元為止所用的時間。 （3 3） 存儲周期存儲周期（又稱訪問周期）（又稱訪問周期）CPUCPU連續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間。連續(xù)啟動兩次獨立的存儲器操作所需間隔的最小時間。（目前一般存儲器可達幾納秒）（目前一般存儲器可達幾納秒） 103.3.主存儲器的基本操作主存儲器的基本操作主存儲器用來暫時存儲主存儲器用來暫時存儲CPUCPU正在使用的指令和數(shù)據(jù)，正在使用的指令和數(shù)據(jù)，它和它和CPUCPU的關(guān)系最為密切。的關(guān)系最為密切。主存儲器和主存儲器

12、和CPUCPU的連接是由總線支持的，連接形式的連接是由總線支持的，連接形式原理如圖原理如圖4 41 1所示。所示。2K字字n位位問題：問題：如何完成存儲器的讀操作如何完成存儲器的讀操作和寫操作？和寫操作？CPUCPU與主存之間采取與主存之間采取異異步步工作方式，以工作方式，以readyready信信號表示一次訪存操作的號表示一次訪存操作的結(jié)束。結(jié)束。11讀（取）操作讀（?。┎僮?：從：從CPUCPU送來的地址所指定的存送來的地址所指定的存 儲單元中取出信息，再送給儲單元中取出信息，再送給CPUCPU。（1 1）地址）地址-AR-ABAR-ABCPUCPU將地址信號送至地址總線將地址信號送至地址

13、總線（2 2）Read Read CPUCPU發(fā)讀命令發(fā)讀命令（3 3）Wait for MFC Wait for MFC 等待存儲器工作完成信號等待存儲器工作完成信號(ready)(ready)（4 4）( (AR)-DB-DR AR)-DB-DR 讀出信息經(jīng)數(shù)據(jù)總線送至讀出信息經(jīng)數(shù)據(jù)總線送至CPUCPU寫（存）操作寫（存）操作 ：將要寫入的信息存入：將要寫入的信息存入CPUCPU所指定所指定的存儲單元中。的存儲單元中。（1 1）地址）地址-AR-ABAR-ABCPUCPU將地址信號送至地址總線將地址信號送至地址總線（2 2）數(shù)據(jù)）數(shù)據(jù)-DR-DB CPUDR-DB CPU將要寫入的數(shù)據(jù)送到

14、數(shù)據(jù)總線將要寫入的數(shù)據(jù)送到數(shù)據(jù)總線（3 3）Write CPUWrite CPU發(fā)寫信號發(fā)寫信號（4 4）Wait for MFC Wait for MFC 等待存儲器工作完成信號等待存儲器工作完成信號(ready)12主存儲器的基本結(jié)構(gòu)主存儲器的基本結(jié)構(gòu)存儲體存儲體地地址址譯譯碼碼驅(qū)驅(qū)動動I/OI/O和和讀讀寫寫電電路路地址地址線線數(shù)據(jù)數(shù)據(jù)線線讀讀/寫控制寫控制線線存儲體存儲體是存儲器的核心，是是存儲器的核心，是存儲單元存儲單元的集合體，而存儲單元又是由若干個的集合體，而存儲單元又是由若干個記憶記憶單元單元組成的。組成的。地址譯碼驅(qū)動電路地址譯碼驅(qū)動電路包含譯碼器包含譯碼器和驅(qū)動器兩部分組成

15、。譯碼器將地和驅(qū)動器兩部分組成。譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對址總線輸入的地址碼轉(zhuǎn)換成與之對應(yīng)的譯碼輸出線上的有效電平，以應(yīng)的譯碼輸出線上的有效電平，以表示選中了某一存儲單元，然后由表示選中了某一存儲單元，然后由驅(qū)動器提供驅(qū)動電流去驅(qū)動相應(yīng)的驅(qū)動器提供驅(qū)動電流去驅(qū)動相應(yīng)的讀讀/寫電路，完成對被選中存儲單寫電路，完成對被選中存儲單元的讀元的讀/寫操作。寫操作。I/OI/O和讀和讀/ /寫電路寫電路包括讀出放大器、寫入電路和讀包括讀出放大器、寫入電路和讀/ /寫控制電路，用以完成寫控制電路，用以完成被選中存儲單元中各位的讀出和寫入操作。被選中存儲單元中各位的讀出和寫入操作。存儲器的讀存儲

16、器的讀/ /寫操作是在控制器的控制下進行的。半導體存儲芯片中的控寫操作是在控制器的控制下進行的。半導體存儲芯片中的控制電路，必須在接收到來自控制器的制電路，必須在接收到來自控制器的讀讀/ /寫命令寫命令或或?qū)懺试S信號寫允許信號后，才能實現(xiàn)正后，才能實現(xiàn)正確的讀確的讀/ /寫操作。寫操作。134.4.2 2 讀讀/ /寫存儲器寫存儲器工藝工藝雙極型雙極型MOSMOS型TTLTTL型型ECLECL型型速度很快、功耗大、容量小速度很快、功耗大、容量小電路結(jié)構(gòu)電路結(jié)構(gòu)PMOSPMOSNMOSNMOS功耗小、容量大功耗小、容量大（靜態(tài)（靜態(tài)MOSMOS除外）除外）工作方式工作方式靜態(tài)靜態(tài)MOSMOS動態(tài)

17、動態(tài)MOSMOSECL:ECL:發(fā)射集耦合邏輯電路的簡稱發(fā)射集耦合邏輯電路的簡稱CMOS14存儲存儲信息信息原理原理動態(tài)存儲器動態(tài)存儲器DRAMDRAM（動態(tài)（動態(tài)MOSMOS型）型）依靠電容存儲電荷的原理存儲信息。功耗依靠電容存儲電荷的原理存儲信息。功耗較小較小, ,容量大容量大, ,速度較快速度較快, ,作主存作主存。靜態(tài)存儲器靜態(tài)存儲器SRAMSRAM（雙極型、靜態(tài)（雙極型、靜態(tài)MOSMOS型）型） 依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機制存儲依靠雙穩(wěn)態(tài)電路內(nèi)部交叉反饋的機制存儲信息。功耗較大信息。功耗較大, ,速度快速度快, ,作作CacheCache。SRAMSRAM：利用雙穩(wěn)態(tài)觸發(fā)器來保存

18、信息，只要不斷電，信息是不會利用雙穩(wěn)態(tài)觸發(fā)器來保存信息，只要不斷電，信息是不會丟失的，因為其不需要進行動態(tài)刷新，故稱為丟失的，因為其不需要進行動態(tài)刷新，故稱為“靜態(tài)靜態(tài)”(StaticStatic)存儲器存儲器。DRAMDRAM：利用利用MOSMOS電容存儲電荷來保存信息，使用時需要給電容充電電容存儲電荷來保存信息，使用時需要給電容充電才能使信息保持，即要定期刷新才能使信息保持，即要定期刷新（DynamicDynamic）。）。RAM的分類151）存儲單元和存儲器六管靜態(tài)基本存儲電路（P71圖4.2）(1)為什么說六管靜態(tài)基本存儲電路是利用雙穩(wěn)態(tài)觸發(fā)器來保存信息？(2)如何寫“0”？如何寫“1

19、”？(3)T5、T6管的作用是什么？1、SRAM（Static RAM）16T T1 1 T T6 6: :構(gòu)成一個記憶單元的主體，構(gòu)成一個記憶單元的主體，能存儲一位二進制信息。能存儲一位二進制信息。其中：其中：T T1 1T T4 4構(gòu)成基本構(gòu)成基本RSRS觸發(fā)觸發(fā)器用來存儲一位二進制信息。器用來存儲一位二進制信息。T5T5、T6T6：構(gòu)成讀寫控制門，用：構(gòu)成讀寫控制門，用來傳送讀寫信號。來傳送讀寫信號。電路中有一條字線，用來選擇電路中有一條字線，用來選擇這個記憶單元；有兩條位線，這個記憶單元；有兩條位線，用來傳送讀寫信號。用來傳送讀寫信號。A A1 1，B B0 0：T1T1止，止，T2T

20、2通，記憶單元存儲通，記憶單元存儲“0 0”A A0 0，B B1 1：T1T1通，通，T2T2止，記憶單元存儲止，記憶單元存儲“1 1”字線字線“0 0”，記憶單元未被選中，記憶單元未被選中，T5T5、T6T6止，止，F(xiàn)/FF/F與位線斷開，原存信息不與位線斷開，原存信息不會丟失，稱保持狀態(tài)。會丟失，稱保持狀態(tài)。字線字線“1 1”，記憶單元被選中，記憶單元被選中，T5T5、T6T6通，可進行讀、寫操作。通，可進行讀、寫操作。17u因為因為T5T5、T6T6通則通則A A、B B點與位線點與位線1 1、位線、位線2 2相連。相連。u若記憶單元為若記憶單元為“1 1” ”A A0 0，B B1

21、1。uT1T1通，通，T2T2止，則止，則位位線線1 1產(chǎn)生負脈沖產(chǎn)生負脈沖。u若記憶單元為若記憶單元為“0 0” ”A A1 1，B B0 0u T1T1止，止，T2T2通，則通，則位線位線2 2產(chǎn)生負脈沖產(chǎn)生負脈沖。這樣根據(jù)兩條位線上哪這樣根據(jù)兩條位線上哪一條產(chǎn)生負脈沖判斷讀出一條產(chǎn)生負脈沖判斷讀出1 1還是還是0 0。讀操作讀操作字線字線“1 1”，記憶單元被選中，記憶單元被選中，T5T5、T6T6通，可進行讀、寫操作。通，可進行讀、寫操作。18寫操作寫操作u若要若要寫入寫入“1 1” ”，則使則使位線位線1 1輸入輸入“0 0” ”，位線，位線2 2輸入輸入“1 1” ”，它們分別，它

22、們分別通過通過T5T5、T6T6管管迫使迫使T1T1通、通、T2T2止止A A0 0，B B1 1，使記憶單元內(nèi)容使記憶單元內(nèi)容變成變成“1 1” ”，完成寫，完成寫“1 1” ”操作；操作；u若要若要寫入寫入“0 0” ”，則使，則使位線位線1 1輸入輸入“1 1” ”，位線，位線2 2輸入輸入“0 0” ”，它們分別，它們分別通過通過T5T5、T6T6管管迫使迫使T1T1止、止、T2T2通通A A1 1，B B0 0，使記憶單元內(nèi)容使記憶單元內(nèi)容變成變成“0 0” ”，完成寫，完成寫“0 0” ”操作；操作；在該記憶單元未被選中或讀出時，電路處于雙穩(wěn)態(tài)，在該記憶單元未被選中或讀出時，電路處

23、于雙穩(wěn)態(tài)，F(xiàn)/FF/F工工作狀態(tài)由電源作狀態(tài)由電源V VDDDD不斷給不斷給T T1 1、T T2 2供電，以保持信息，但是只要電源被供電，以保持信息，但是只要電源被切斷，原存信息便會丟失，這就是切斷，原存信息便會丟失，這就是半導體存儲器的易失性半導體存儲器的易失性。1916X116X1位靜態(tài)存儲器結(jié)構(gòu)圖位靜態(tài)存儲器結(jié)構(gòu)圖（排列成（排列成4 4* *4 4矩陣）矩陣）T T1 1 T T6 6: :存儲單元存儲單元（1bit1bit，由一個，由一個記憶單元構(gòu)成）記憶單元構(gòu)成）A A0 0 A A1 1: :行地址，行地址，經(jīng)經(jīng)X X譯碼器產(chǎn)生譯碼器產(chǎn)生4 4個譯碼信號來選個譯碼信號來選擇擇4

24、4行。行。A A2 2 A A3 3: :列地址，列地址，經(jīng)經(jīng)Y Y譯碼器產(chǎn)生譯碼器產(chǎn)生4 4個譯碼信號來選個譯碼信號來選擇擇4 4列列Y Y譯碼信號選擇譯碼信號選擇T T7 7、T T8 8與與X X譯碼選譯碼選擇的擇的T T5 5、T T6 6一同一同連通位線連通位線1 1、2 220當一個存儲單元被選中，它的字線使該存儲單元當一個存儲單元被選中，它的字線使該存儲單元的的T T5 5、T T6 6管導通。列線把該存儲單元的管導通。列線把該存儲單元的T T7 7、T T8 8管導管導通。通。若，執(zhí)行若，執(zhí)行寫寫操作，寫入數(shù)據(jù)操作，寫入數(shù)據(jù)D DININ，經(jīng)，經(jīng)T T5 5、T T6 6、T

25、T7 7、T T8 8，寫入，寫入F/FF/F。若，執(zhí)行若，執(zhí)行讀讀操作，操作，F(xiàn)/FF/F的狀態(tài)經(jīng)的狀態(tài)經(jīng)T T5 5、T T6 6、T T7 7、T T8 8和位線和位線1 1、位線、位線2 2，送入讀出放大器，得到讀，送入讀出放大器，得到讀出數(shù)據(jù)信號出數(shù)據(jù)信號D Doutout. .0WE1WE存儲器的讀寫存儲器的讀寫216464* *6464的存儲矩陣（存儲體），的存儲矩陣（存儲體），1K1K* *4 4（1k1k個存儲單元各由四個記憶單元組成）個存儲單元各由四個記憶單元組成） 1k=21k=21010位地址位地址, , 需要需要1010根地址線。根地址線。A A3 3 A A8 8:

26、 :行地址譯碼器，共行地址譯碼器，共2 26 6=64=64位位A A0 0 A A2 2及及A A9 9: :列地址譯碼器，列地址譯碼器，2 24 4=16=16位位 I/OI/O：4bit4bit（數(shù)據(jù)輸入輸出）（數(shù)據(jù)輸入輸出）SRAM2114：未選，：允許讀，：允許寫，：允許寫片選xCSWE1CS1WE0CS0WE0CSWE:控制端控制端： 222）讀/寫時序讀時序讀時序CPUCPU通過通過ABAB把要把要讀取的存儲單元地讀取的存儲單元地址傳送到相應(yīng)的芯址傳送到相應(yīng)的芯片讀取地址引腳片讀取地址引腳(Adr(Adr，如如21142114的的A0-A9A0-A9) )激活片選信號激活片選信號

27、CSCS(CS(CS0 0），并發(fā)出讀取命令（），并發(fā)出讀取命令（WEWE1 1），），經(jīng)過一段時間，從芯片數(shù)據(jù)端（經(jīng)過一段時間，從芯片數(shù)據(jù)端（I/OI/O）輸出有效數(shù)據(jù)。）輸出有效數(shù)據(jù)。讀出數(shù)據(jù)經(jīng)讀出數(shù)據(jù)經(jīng)DBDB送至目的地后，片選送至目的地后，片選CSCS和讀命令和讀命令WEWE撤消。讀撤消。讀周期結(jié)束。周期結(jié)束。23根據(jù)地址和片選信號建立時間的先后不同，有兩種讀數(shù)時間。若片選信號先建立，其輸入輸出波形如圖4.4(a)所示；若地址先建立，其輸入輸出波形如圖4.4(b)所示。圖4.4靜態(tài)存儲器芯片讀數(shù)時序24CPUCPU通過通過ABAB確定要寫入信確定要寫入信息的位置，并把要寫入的數(shù)息的位置

28、，并把要寫入的數(shù)據(jù)傳輸?shù)綋?jù)傳輸?shù)紻BDB。激活片選信號激活片選信號CSCS（CSCS=0=0），并發(fā)出寫取命），并發(fā)出寫取命令（令（WEWE0 0），將已傳輸過），將已傳輸過來的數(shù)據(jù)寫入相應(yīng)的地址單來的數(shù)據(jù)寫入相應(yīng)的地址單元。片選和寫命令撤消。寫元。片選和寫命令撤消。寫周期結(jié)束。周期結(jié)束。寫時序?qū)憰r序圖4.5靜態(tài)存儲器寫時序251）存儲單元和存儲器原理 數(shù)據(jù)線預充電至數(shù)據(jù)線預充電至“1 1”，字線，字線來來“1 1”，T T導通。導通。 原有原有“1 1”C CS S上充有電荷上充有電荷T T管在位線上產(chǎn)生讀電流管在位線上產(chǎn)生讀電流完成完成讀讀“1 1”操作。操作。 原存原存“0 0”C CS

29、 S無電荷無電荷T T管在管在位線上不產(chǎn)生讀電流位線上不產(chǎn)生讀電流完成讀完成讀“0 0”操作。操作。讀完成后，讀完成后，C CS S上的電荷被上的電荷被泄放完，因此是破壞性讀出，必泄放完，因此是破壞性讀出，必須采用須采用重寫再生重寫再生措施。措施。 CsCs不能做得太大，一般比位線上寄生電容不能做得太大，一般比位線上寄生電容CdCd還要小，讀出時，還要小，讀出時，T T導通，電荷在導通，電荷在CsCs與與CdCd間分配，會使讀出電流信息減少。間分配，會使讀出電流信息減少。用單管作為存儲器，讀出放大器的靈敏度應(yīng)具有較高的靈敏度，用單管作為存儲器，讀出放大器的靈敏度應(yīng)具有較高的靈敏度，因為信息保持

30、保存在很小的因為信息保持保存在很小的CsCs上，也只能保持上，也只能保持2 2ms,ms,必須必須定時刷新定時刷新。2 2、DRAMDRAM工作原理工作原理圖4.6單管存儲單元線路圖讀數(shù)據(jù)讀數(shù)據(jù)26字線來字線來“1 1”，T T導通，電路被選中。導通，電路被選中。 寫寫“1 1”：若若C CS S上無電荷上無電荷數(shù)據(jù)線為數(shù)據(jù)線為低低電平，電平，準備寫準備寫“1 1”則則V VDDDD要對要對CsCs充電充電 CsCs上存儲一定電荷上存儲一定電荷“1 1”已寫入已寫入 寫寫“0 0”：若若C CS S存有電荷存有電荷數(shù)據(jù)線為數(shù)據(jù)線為高高電平，電平，準備寫準備寫“0 0”則則CsCs通過通過T T

31、放電放電使使CsCs上無電荷上無電荷“0 0”寫入寫入優(yōu)點：線路簡單，單元占用面積小，速度快。優(yōu)點：線路簡單，單元占用面積小，速度快。缺點：讀出是破壞性的，要重寫，另外要有較高靈敏度的缺點：讀出是破壞性的，要重寫，另外要有較高靈敏度的放大器。放大器。寫數(shù)據(jù)寫數(shù)據(jù) 如果寫入的數(shù)據(jù)與如果寫入的數(shù)據(jù)與CsCs中原存儲信息相同，則中原存儲信息相同，則CsCs中原存儲有無電中原存儲有無電荷的情形不會發(fā)生變化。荷的情形不會發(fā)生變化。271616K K個基本存儲電路如何排列？個基本存儲電路如何排列？A A0 0A A6 6引腳的功能是什么？引腳的功能是什么？DRAMDRAM存儲器框圖存儲器框圖RASRAS、

32、CASCAS、WEWE信號的作信號的作用及時序如用及時序如何何？282）再生 DRAMDRAM是通過把電荷充積到是通過把電荷充積到MOSMOS管的柵極電容或管的柵極電容或?qū)ｉT的專門的MOSMOS電容中去來實現(xiàn)信息存儲電容中去來實現(xiàn)信息存儲的。的。但是由于電容漏電阻的存在，隨著時間的增但是由于電容漏電阻的存在，隨著時間的增加，其電荷會逐漸漏掉，從而使存儲的信息丟失。加，其電荷會逐漸漏掉，從而使存儲的信息丟失。為了保證存儲信息不遭破壞，必須在為了保證存儲信息不遭破壞，必須在電荷漏電荷漏掉以前就進行充電掉以前就進行充電，以恢復原來的電荷。把這一，以恢復原來的電荷。把這一充電過程稱為充電過程稱為再生再

33、生，或稱為，或稱為刷新刷新。對于對于DRAMDRAM，再生一般應(yīng)在小于或等于，再生一般應(yīng)在小于或等于2 2msms的時的時間內(nèi)進行一次。間內(nèi)進行一次。SRAMSRAM則不同，由于則不同，由于SRAMSRAM是以雙穩(wěn)是以雙穩(wěn)態(tài)電路為存儲單元的，因此它不需要再生。態(tài)電路為存儲單元的，因此它不需要再生。29DRAMDRAM采用采用“讀出讀出”方式進行再生，利用單元方式進行再生，利用單元數(shù)據(jù)線上的讀出放大器來實現(xiàn)。數(shù)據(jù)線上的讀出放大器來實現(xiàn)。讀出放大器在讀出存儲單元的信息并進行放讀出放大器在讀出存儲單元的信息并進行放大的同時，將所讀出的信息大的同時，將所讀出的信息重新寫重新寫入該存儲單元，入該存儲單元

34、，從而完成存儲器的從而完成存儲器的再生（刷新）再生（刷新）。 由于由于DRAMDRAM每列都有自己的讀出放大器，只要每列都有自己的讀出放大器，只要依次改變行地址輪流進行讀放再生即可。這種方依次改變行地址輪流進行讀放再生即可。這種方式稱式稱行地址再生方式。行地址再生方式。303） 時序圖DRAM有以下幾種工作方式： 讀工作方式、寫工作方式、頁面工作方式等方式。下面介紹這幾種工作方式的時序圖，在介紹時序圖前，先介紹RAS，CAS與地址Adr的相互關(guān)系(圖4.8)。 31圖4.8 動態(tài)存儲器RAS、CAS與Adr的相互關(guān)系 RAS到到CAS的延遲時間為：的延遲時間為：tRCD t1、t2：地址建立時

35、間t3、t4：地址保持時間32圖4.9 動態(tài)存儲器讀工作方式時序圖（1）讀工作方式(WE=1)tCRD ：讀工作周期（ tRAS + tRP ）tRCD ：RAS到CAS的延遲時間CL：CAS Latency寫命令（或?qū)懨睿ɑ駽AS有效有效）到開始輸出數(shù)據(jù)的）到開始輸出數(shù)據(jù)的延遲時間延遲時間讀時序：行預充電讀時序：行預充電 tRP行地址選通（激活）行地址選通（激活）行行列轉(zhuǎn)換列轉(zhuǎn)換 tRCD 列列地址選通地址選通延遲延遲 CL數(shù)據(jù)輸出數(shù)據(jù)輸出行、列選通撤銷行、列選通撤銷 （tRAS結(jié)束）結(jié)束）tRAS：Active to Precharge的時間，完成讀寫。的時間，完成讀寫。tRP ： Ro

36、w Precharge Timing，另一行能被激活之前，RAS 需要的充電時間內(nèi)存速度指標：存取時間（CL+內(nèi)存讀寫時間，見P78的例子） 存儲周期（tRP）內(nèi)存時序參數(shù)：6-6-6-18（CL-tRCD-tRP-tRAS）CL是內(nèi)存讀寫最鄰近的時間延遲，較重要，常作為內(nèi)存時序的代表34（2）寫工作方式(WE=0)圖4.10 動態(tài)存儲器寫工作方式時序圖tCWR （ tCRD ）：寫工）：寫工作周期作周期 tRAS + tRP寫時序：行預充電（寫時序：行預充電（tRP）行地址選通行地址選通行行列轉(zhuǎn)換延遲列轉(zhuǎn)換延遲列地址列地址、數(shù)據(jù)有效（之前寫命令到來）、數(shù)據(jù)有效（之前寫命令到來）寫入寫入數(shù)據(jù)（

37、數(shù)據(jù)（CAS與與WE共同產(chǎn)共同產(chǎn)生生寫時鐘寫時鐘鎖存鎖存DIN）WE、列選通、行選通撤銷（列選通、行選通撤銷（ tRAS ）35頁面工作方式是地址分批輸入的動態(tài)存儲器特有的工作方式。 圖4.11 動態(tài)存儲器頁面讀方式時序圖（3）頁面工作方式363. DRAM的發(fā)展u與CPU采用統(tǒng)一同步時鐘（讀寫時間預知，無需握手等待）；u采用成組數(shù)據(jù)傳送模式（突發(fā)模式，Burst）。一般是同一行的相鄰列，地址建立時間和行充電時間只需一次。u3.3V電源電壓4.12同步動態(tài)隨機存儲器(SDRAM)1）同步DRAMSynchronous DRAM，SDRAM 首先是地址信號（Add）和時鐘(CLK)同步，地址信號

38、經(jīng)過譯碼選取內(nèi)存陣列中相應(yīng)的單元，該單元中選中的數(shù)據(jù)通過內(nèi)部數(shù)據(jù)總線輸出到信號放大電路。全部操作都和時鐘同步，好象一條連續(xù)的管線。SDRAM的管線架構(gòu)的管線架構(gòu)2）DDR(Double Data Rate SDRAM)u時鐘的上升/下降延同時進行數(shù)據(jù)傳輸（2倍于SDR的系統(tǒng)工作頻率） 2bit數(shù)據(jù)讀預取u2.5V電源電壓3）DDR2 4bit數(shù)據(jù)讀預取（DDR2內(nèi)存每個時鐘能夠以4倍系統(tǒng)工作頻率的速度讀/寫數(shù)據(jù)） 1.8V電源電壓4）DDR38bit預取設(shè)計（內(nèi)部8個Bank），內(nèi)核頻率為系統(tǒng)頻率的1/8，工作電壓從1.8V降至1.5V主要技術(shù)主要技術(shù)：u同步（Synchronous）：內(nèi)存控

39、制器能夠準確掌握所要求的數(shù)據(jù)所需的時鐘周期，因此中央處理器不需要握手信號延后下一次的數(shù)據(jù)存取，直接與中央處理器的計時同步。u突發(fā)模式（Burst）：如選定行，成組讀寫若干相鄰列，地址建立時間和行充電時間只需一次。成組數(shù)據(jù)傳送方式，往往通過主存的多體結(jié)構(gòu)（存儲器有多個存儲體）、存儲器的頁面工作方式等措施來實現(xiàn)。u數(shù)據(jù)預讀取（Prefetch）：預先同時存取幾個bank的數(shù)據(jù)，使內(nèi)部數(shù)據(jù)總線的帶寬提高數(shù)倍。 1bit 2bit 4bit 8bitu核心電壓：3.3v 2.5v1.8v1.5vSDRAM家族： SDRDDRDDR2DDR341DDR3參數(shù)工作頻率：（內(nèi)核頻率）1333/8=166MH

40、z（系統(tǒng)頻率）傳輸速率：1333 64b 8=10600MB/s插槽類型：DIMM(Dual-Inline-Memory-Modules)SIMM 封裝方式：FBGA(Fine-Pitch Ball Grid Array) 其他有DIPPGABGA等CL延遲： CL-tRCD-tRP-tRAS （時鐘周期數(shù)）內(nèi)存校驗： Error Checking and Correcting（如海明校驗）5）RDRAMRambus DRAMRambus DRAM。美國的。美國的RAMBUSRAMBUS公司開發(fā)公司開發(fā)的一種內(nèi)存，專用總線數(shù)據(jù)傳輸，較高頻帶寬度的一種內(nèi)存，專用總線數(shù)據(jù)傳輸，較高頻帶寬度 6）I

41、RAM整個DRAM系統(tǒng)集成在一個芯片內(nèi)，包括存儲陣列、 刷新邏輯、裁決邏輯、地址分時、控制邏輯及時序等，片內(nèi)還附加有測試電路 42434 4. .DRAMDRAM與與SRAMSRAM的比較的比較 DRAMDRAM的優(yōu)點的優(yōu)點(1)(1)每片存儲容量較大；引腳數(shù)少。每片存儲容量較大；引腳數(shù)少。(2)(2)價格比較便宜。價格比較便宜。(3)(3)所需功率大約只有所需功率大約只有SRAMSRAM的的1 1/ /6 6。 DRAMDRAM作為計算機主存儲器的主要元件得到了廣泛的應(yīng)用作為計算機主存儲器的主要元件得到了廣泛的應(yīng)用. . DRAMDRAM的缺點的缺點 (1)(1)速度比速度比SRAMSRAM

42、要低。要低。(2)(2)DRAMDRAM需要再生，這不僅浪費了寶貴的時間，還需要有配需要再生，這不僅浪費了寶貴的時間，還需要有配套的再生電路，它也要用去一部分功率。套的再生電路，它也要用去一部分功率。 SRAMSRAM一般用作容量不大的高速存儲器一般用作容量不大的高速存儲器。（1 1）掩膜只讀存儲器）掩膜只讀存儲器MROMMROM（Mask read-only Mask read-only memorymemory）：出廠寫入，不能修改。）：出廠寫入，不能修改。（2 2）可編程序只讀存儲器）可編程序只讀存儲器PROMPROM（Programmable Programmable ROMROM）:

43、 :一次寫入，不能修改。一次寫入，不能修改。（3 3）可擦除可編程序只讀存儲器）可擦除可編程序只讀存儲器EPROMEPROM（Erasable Erasable PROMPROM）：可用紫外線擦除，擦除后可再次寫入。）：可用紫外線擦除，擦除后可再次寫入。（4 4）可用電擦除的可編程序只讀存儲器）可用電擦除的可編程序只讀存儲器E E2 2PROMPROM（Electrically EPROMElectrically EPROM）：可用電改寫。一次只）：可用電改寫。一次只擦除一個字節(jié)擦除一個字節(jié)（5 5）閃存（）閃存（Flash memoryFlash memory）：必須按塊）：必須按塊(Blo

44、ck)(Block)擦除，擦除，速度優(yōu)于速度優(yōu)于E E2 2PROMPROM。 4.3 非易失性半導體存儲器非易失性半導體存儲器451. 只讀存儲器(ROM)掩模式ROM由芯片制造商在制造時寫入內(nèi)容，以后只能讀而不能再寫入。其基本存儲原理是以元件的“有/無”來表示該存儲單元的信息(1或0)，可以用熔絲二極管或晶體管作為元件。46半導體只讀存儲器（非易失性）半導體只讀存儲器（非易失性）行譯碼器A0A1列譯碼器A2A3片選數(shù)據(jù)472 2、可編程序的只讀存儲器、可編程序的只讀存儲器PROMPROM行線行線X列線列線YVCCTXY熔絲熔絲 熔絲式熔絲式PROM出出廠時，其熔絲是全部廠時，其熔絲是全部接

45、通的。用戶根據(jù)需接通的。用戶根據(jù)需要斷開某些單元的熔要斷開某些單元的熔絲絲（寫入）。 一次性寫入一次性寫入48 其基本存儲單元由一個管子組成，但與其他電路相其基本存儲單元由一個管子組成，但與其他電路相比管內(nèi)多增加了一個浮置柵，以浮置柵是否帶電荷表示比管內(nèi)多增加了一個浮置柵，以浮置柵是否帶電荷表示0 0或或1 1。在。在Vpp(12V)Vpp(12V)高電壓作用下高電壓作用下, ,電子穿過絕緣層，被浮電子穿過絕緣層，被浮置柵吸附，形成漏源極之間的導電溝道。斷電后導電溝置柵吸附，形成漏源極之間的導電溝道。斷電后導電溝道仍存在（由于絕緣，電荷仍保留在浮置柵上）道仍存在（由于絕緣，電荷仍保留在浮置柵上

46、）圖圖4.15 EPROM存儲單元和編程電壓存儲單元和編程電壓3 3、可擦可編程序的只讀存儲器（、可擦可編程序的只讀存儲器（EPROMEPROM）在紫外光的照射在紫外光的照射下，浮置柵上的電荷泄下，浮置柵上的電荷泄露，使源漏極導通（露，使源漏極導通（0 0）變?yōu)榻刂梗ǎ┳優(yōu)榻刂梗? 1）。）。改寫次數(shù)不受限制改寫次數(shù)不受限制49E2PROM的編程序原理與EPROM相同，但擦除原理不同，重復改寫的次數(shù)有限制(因氧化層被磨損) ，一般為10萬次。其讀寫操作可按每個位或每個字節(jié)進行，類似于SRAM；但每字節(jié)的寫入周期要幾毫秒，速度較慢。E2PROM每個存儲單元采用兩個晶體管。其柵極氧化層比EPROM

47、薄，因此具有電擦除功能。4. 可電擦可編程序只讀存儲器可電擦可編程序只讀存儲器(E2PROM)50Flash Memory是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來的，它與EPROM一樣，用單管來存儲一位信息，它與E2PROM相同之處是用電來擦除。但是它只能擦除整個區(qū)或整個器件，下圖是擦除原理圖。5. 快擦除讀寫存儲器快擦除讀寫存儲器(Flash Memory)源極加Vpp高電壓，把浮置柵的負荷吸引到源極，從而擦除0。由于利用源極加正電壓擦除，因此各單元的源極聯(lián)在一起，不能按字節(jié)擦除，而是全片或分塊擦除。51幾種存儲器的主要應(yīng)用 存儲器應(yīng) 用SRAMcacheDRAM計算機主存儲器（內(nèi)存）RO

48、M主板固定程序，微程序控制存儲器PROM用戶自編程序。用于工業(yè)控制機或電器中EPROM用戶編寫并可修改程序或產(chǎn)品試制階段試編程序E2PROMIC卡上存儲信息（按字節(jié)擦除）Flash MemoryBIOS，固態(tài)盤，TF卡，SD卡，U盤524.4.4 4 存儲器的組成與控制存儲器的組成與控制主存儲器：計算機中存放當前正在執(zhí)行主存儲器：計算機中存放當前正在執(zhí)行的程序和其使用數(shù)據(jù)的存儲器。的程序和其使用數(shù)據(jù)的存儲器。u存儲器的存儲器的地址地址：對存儲單元進行順序編號。：對存儲單元進行順序編號。u地址空間地址空間：地址長度所限定能訪問的存儲單：地址長度所限定能訪問的存儲單元數(shù)目。元數(shù)目。53 常用的半導

49、體存儲器芯片有多字一位片和多常用的半導體存儲器芯片有多字一位片和多字多位字多位(4(4位、位、8 8位位) )片，如片，如1616M M位容量的芯片可位容量的芯片可以有以有1616M M l l位和位和4 4M M 4 4位等種類。位等種類。1 1存儲器容量擴展存儲器容量擴展1)1)位擴展位擴展 概念概念: :位擴展指的是用多個存儲器器件對字長進行擴充。位擴展指的是用多個存儲器器件對字長進行擴充。 方法方法: :位擴展的連接方式是將多片存儲器的位擴展的連接方式是將多片存儲器的地址地址、片選片選CSCS、讀寫控制端讀寫控制端R RW W相應(yīng)并聯(lián)，相應(yīng)并聯(lián)，數(shù)據(jù)端數(shù)據(jù)端分別引出。分別引出。54例例

50、:16:16K K 4 4位芯片組成位芯片組成1616K K 8 8位的存儲器位的存儲器圖4.15位擴展連接方式552)2)字擴展字擴展 概念概念: :字擴展指的是增加存儲器中字的數(shù)量。字擴展指的是增加存儲器中字的數(shù)量。 方法方法: : 靜態(tài)存儲器進行字擴展時，將各芯片的靜態(tài)存儲器進行字擴展時，將各芯片的地址線地址線、數(shù)據(jù)線數(shù)據(jù)線、讀寫控制線讀寫控制線相應(yīng)并聯(lián)，而由相應(yīng)并聯(lián)，而由片選信號片選信號來來區(qū)分各芯片的地址范圍。區(qū)分各芯片的地址范圍。 動態(tài)存儲器一般不設(shè)置動態(tài)存儲器一般不設(shè)置CSCS端，但可用端，但可用RASRAS端端來來擴展字數(shù)。只有當擴展字數(shù)。只有當RASRAS由由“1 1”變變“

51、0 0”時，才會激時，才會激發(fā)出行時鐘，存儲器才會工作。發(fā)出行時鐘，存儲器才會工作。56例例: 4: 4個個1616K K 8 8位靜態(tài)芯片組成位靜態(tài)芯片組成6464K K 8 8位存儲器。位存儲器。圖4.16字擴展連接方式573)3)字位擴展字位擴展 實際存儲器往往需要字向和位向同時實際存儲器往往需要字向和位向同時擴充。一個存儲器的容量為擴充。一個存儲器的容量為M M N N位，若位，若使用使用L L K K位存儲器芯片，那么，這個存位存儲器芯片，那么，這個存儲器共需要儲器共需要 個存儲器芯片個存儲器芯片。KNLM58例例: :畫出由畫出由Intel2114(1K Intel2114(1K

52、4 4位位) )芯片組成容量為芯片組成容量為4 4K K 8 8位位的主存儲器的邏輯框圖。說明地址總線和數(shù)據(jù)總線的的主存儲器的邏輯框圖。說明地址總線和數(shù)據(jù)總線的位數(shù)，該存儲器與位數(shù)，該存儲器與8 8位字長的位字長的CPUCPU的連接關(guān)系。的連接關(guān)系。解：此題所用芯片是同種芯片。解：此題所用芯片是同種芯片。（1 1）片數(shù)）片數(shù)= =存儲器總?cè)萘浚ㄎ唬┐鎯ζ骺側(cè)萘浚ㄎ唬? /芯片容量（位）芯片容量（位） =4 =4K K* *8/8/（1K1K* *4 4）=8=8（片）（片）(2(2）CPUCPU總線（由存儲器容量決定）總線（由存儲器容量決定） 地址線位數(shù)地址線位數(shù)= =loglog2 2( (

53、字數(shù)字數(shù))=)=loglog2 2(4K)=12(4K)=12(位位) ) 數(shù)據(jù)線位數(shù)數(shù)據(jù)線位數(shù)= =字長字長=8=8（位）（位） 59（3 3）芯片總線（由）芯片總線（由芯片容量芯片容量決定）決定） 地址線地址線= =loglog2 2(1K)=10(1K)=10(位位) ) 數(shù)據(jù)線數(shù)據(jù)線=4=4（位）（位）（4 4）分組（組內(nèi)并行工作，）分組（組內(nèi)并行工作，CSCS連在一起，組連在一起，組間串行工作，間串行工作，CSCS分別連接譯碼器的輸出）分別連接譯碼器的輸出） 組內(nèi)芯片數(shù)組內(nèi)芯片數(shù)= =存儲器字長存儲器字長/ /芯片字長芯片字長 =8/4=2 =8/4=2（片）（片） 組數(shù)組數(shù)= =芯

54、片總數(shù)芯片總數(shù)/ /組內(nèi)片數(shù)組內(nèi)片數(shù)=8/2=4=8/2=4（組）（組）（5 5）地址分配與片選邏輯）地址分配與片選邏輯606464KBKB1 1K K4 41 1K K4 41 1K K4 41 1K K4 41 1K K4 41 1K K4 41 1K K4 41 1K K4 4需需1212位地址位地址尋址：尋址：4 4KBKB A A1515A A1212A A11 11 A A10 10 A A9 9 A A0 0A A1111A A0 00 0 0 0 0 0 0 0任意值任意值 0 0 1 0 0 1 1 10 1 1 0 1 1 1 11 0 1 1 0 1 1 10 1 0 0

55、 1 0 0 01 0 0 1 0 0 0 01 1 0 1 1 0 0 01 1 1 1 1 1 1 1片選片選 芯片地址芯片地址 低位地址分配給芯片，高位地址形成片選邏輯低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯1 1K K1 1K K1 1K K1 1K KA A9 9A A0 0A A9 9A A0 0A A9 9A A0 0A A9 9A A0 0CSCS0 0CSCS1 1CSCS2 2CSCS3 3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A101061(6

56、)(6)連接方式連接方式: :擴展位數(shù)擴展位數(shù), ,擴展單元數(shù)擴展單元數(shù), ,連接控制線連接控制線621.1.計算容量和芯片數(shù)計算容量和芯片數(shù)ROMROM區(qū)：區(qū)：2 2KB RAMKB RAM區(qū)：區(qū)：3 3KB KB 共共3 3片片 存儲空間分配：存儲空間分配：先安排大容量芯片（放地址低先安排大容量芯片（放地址低端），再安排小容量芯片。端），再安排小容量芯片。便于擬定片選邏輯。便于擬定片選邏輯。例例2.2.某半導體存儲器，按字節(jié)編址。其中：某半導體存儲器，按字節(jié)編址。其中：00000000H H07FFH07FFH為為ROMROM區(qū)、選用區(qū)、選用EPROMEPROM芯片（芯片（2 2KB/KB

57、/片）；片）； 08000800H H13FFH13FFH為為RAMRAM區(qū)、選用區(qū)、選用RAMRAM芯片（芯片（2 2KB/KB/片和片和1 1KB/KB/片）片）地址總線地址總線A A1515A A0 0（低）。給出地址分配和片選邏輯。（低）。給出地址分配和片選邏輯。63A A15 15 A A14 14 A A13 13 A A12 12 A A11 11 A A10 10 A A9 9A A0 0X X X X X X 0 0 0 0 0 0 0 0X X X X X X 0 0 1 0 0 1 1 1 X X X X X X 0 1 1 0 1 1 1 1 X X X X X X 1

58、 0 0 1 1 0 0 1 1 1 X X X X X X 0 1 0 0 1 0 0 0 X X X X X X 1 0 0 0 1 0 0 0 0 0低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯2 2K K2 2K K1 1K KA A10 10 A A0 0A A10 10 A A0 0A A9 9 A A0 0CSCS0 0CSCS1 1CSCS2 2A A1212A A1111A A1212A A1111A A1212A A11115 5KBKB需需1313位地位地址：址：ROM

59、ROMA A1212A A0 064KB1 1K K2 2K K2 2K KRAMRAMA A1010A A1515A A1414A A1313未使用未使用642 2存儲控制存儲控制 在存儲器中，往往需要增設(shè)附加電路。這些附加電路在存儲器中，往往需要增設(shè)附加電路。這些附加電路包括包括地址多路轉(zhuǎn)換線路和地址選通地址多路轉(zhuǎn)換線路和地址選通、刷新邏輯刷新邏輯，以及，以及讀讀寫控制邏輯寫控制邏輯等。等。 在大容量存儲器芯片中，為了減少芯片地址線引出端在大容量存儲器芯片中，為了減少芯片地址線引出端數(shù)目，將地址碼分兩次送到存儲器芯片，因此芯片地址線數(shù)目，將地址碼分兩次送到存儲器芯片，因此芯片地址線引出端減

60、少到地址碼的一半。（行地址引出端減少到地址碼的一半。（行地址+ +列地址）列地址）動態(tài)存儲器動態(tài)存儲器依靠電容電荷存儲信息。平時無電源供電，依靠電容電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。持信息不變。 上一次對整個存儲器刷新結(jié)束下一次對整個存儲器全上一次對整個存儲器刷新結(jié)束下一次對整個存儲器全部刷新一遍為止，這一段時間間隔稱作部刷新一遍為止，這一段時間間隔稱作再生周期再生周期，又叫，又叫刷刷新周期新周期，一般為，一般為2ms2ms。 651)1)集中刷新集中刷新：在一個刷新周期內(nèi)，利用一段：在