EDA課程設(shè)計(jì)—電子密碼鎖

1、華東交通大學(xué)EDA課設(shè)華東交通大學(xué)EDA課設(shè)目錄摘要21緒論31.1電子密碼鎖簡(jiǎn)介31.2電子密碼鎖的國(guó)內(nèi)外研究現(xiàn)狀和發(fā)展趨勢(shì)31.3 EDA技術(shù)及VHDL語(yǔ)言42電子密碼鎖總體設(shè)計(jì)62.1總體設(shè)計(jì)方案62.2設(shè)計(jì)思路簡(jiǎn)述72.3整體組裝設(shè)計(jì)原理圖83單元模塊程序設(shè)計(jì)93.1 電子密碼鎖輸入模塊93.1.1輸入模塊程序93.1.2輸入模塊單元123.1.3輸入模塊仿真123.2電子密碼鎖系統(tǒng)控制模塊123.2.1 控制模塊程序133.2.2 控制模塊單元153.2.3 控制模塊仿真圖153.3電子密碼鎖系統(tǒng)顯示模塊163.3.1 顯示模塊程序163.3.2 顯示模塊單元173.3.3 顯示模塊

2、仿真174小結(jié)18參考文獻(xiàn)19電子密碼鎖設(shè)計(jì)摘要隨著人們生活水平的提高，如何實(shí)現(xiàn)家庭防盜這一問題逐漸變的尤為突出，傳統(tǒng)的機(jī)械鎖由于其構(gòu)造簡(jiǎn)單，故安全性能不容樂觀，同時(shí)電子技術(shù)的高速發(fā)展使得具有防盜報(bào)警等功能的電子密碼鎖代替密碼量少、安全性差的機(jī)械式密碼鎖已是必然趨勢(shì)。電子密碼鎖是一種通過密碼輸入來控制電路或是芯片工作，從而控制機(jī)械開關(guān)的閉合，完成開鎖、閉鎖任務(wù)的電子產(chǎn)品。目前設(shè)計(jì)密碼鎖的方法有很多，而用VHDL可以更加快速、靈活地設(shè)計(jì)出符合各種要求的密碼鎖，優(yōu)于其他設(shè)計(jì)方法。關(guān)鍵字：家庭防盜 安全 電子密碼鎖 VHDL 1緒論1.1電子密碼鎖簡(jiǎn)介電子密碼鎖是一種通過密碼輸入來控制電路或是芯片工

3、作，從而控制機(jī)械開關(guān)的閉合，完成開鎖、閉鎖任務(wù)的電子產(chǎn)品。它的種類很多，有簡(jiǎn)易的電路產(chǎn)品，也有基于芯片的性價(jià)比較高的產(chǎn)品。現(xiàn)在應(yīng)用較廣的電子密碼鎖是以芯片為核心，通過編程來實(shí)現(xiàn)的。其性能和安全性已大大超過了機(jī)械鎖。其特點(diǎn)如下：保密性好，編碼量多，遠(yuǎn)遠(yuǎn)大于彈子鎖，隨機(jī)開鎖成功率幾乎為零；密碼可變，用戶可以隨時(shí)更改密碼，防止密碼被盜，同時(shí)也可以避免因 人員的更替而使鎖的密級(jí)下降；誤碼輸入保護(hù)，當(dāng)輸入密碼多次錯(cuò)誤時(shí)，報(bào)警系統(tǒng)自動(dòng)啟動(dòng)；無活動(dòng)零件，不會(huì)磨損，壽命長(zhǎng)；使用靈活性好，不像機(jī)械鎖必須佩帶鑰匙才能開鎖；電子密碼鎖操作簡(jiǎn)單易行，一學(xué)即會(huì)。1.2電子密碼鎖的國(guó)內(nèi)外研究現(xiàn)狀和發(fā)展趨勢(shì)隨著生活水平的提

4、高和安全意識(shí)的加強(qiáng)，人們對(duì)安全的要求也就越來越高。鎖自古以來就是把守護(hù)門的鐵將軍，人們對(duì)它要求甚高，既要安全可靠的防盜，又要使用方便，這也是制鎖者長(zhǎng)期以來研制的主題。隨著電子技術(shù)的發(fā)展，各類電子產(chǎn)品應(yīng)運(yùn)而生，電子密碼鎖就是其中之一。據(jù)有關(guān)資料介紹，電子密碼鎖的研究從20世紀(jì)30年代就開始了，在一些特殊場(chǎng)所早就有所應(yīng)用。這種鎖是通過鍵盤輸入一組密碼完成開鎖過程。研究這種鎖的初衷，就是為提高鎖的安全性。由于電子鎖的密鑰量（密碼量）極大，可以與機(jī)械鎖配合使用，并且可以避免因鑰匙被仿制而留下安全隱患。電子鎖只需記住一組密碼，無需攜帶金屬鑰匙，免除了人們攜帶金屬鑰匙的煩惱，而被越來越多的人所欣賞。電子鎖

5、的種類繁多，例如數(shù)碼鎖，指紋鎖，磁卡鎖，IC卡鎖，生物鎖等。但較實(shí)用的還是按鍵式電子密碼鎖。20世紀(jì)80年代后，隨著電子鎖專用集成電路的出現(xiàn)，電子鎖的體積縮小，可靠性提高，成本較高，是適合使用在安全性要求較高的場(chǎng)合，且需要有電源提供能量，使用還局限在一定范圍，難以普及，所以對(duì)它的研究一直沒有明顯進(jìn)展。目前，在西方發(fā)達(dá)國(guó)家，電子密碼鎖技術(shù)相對(duì)先進(jìn)，種類齊全，電子密碼鎖已被廣泛應(yīng)用于智能門禁系統(tǒng)中，通過多種更加安全，更加可靠的技術(shù)實(shí)現(xiàn)大門的管理。在我國(guó)電子鎖整體水平尚處于國(guó)際上70年代左右，電子密碼鎖的成本還很高，市場(chǎng)上仍以按鍵電子鎖為主，按鍵式和卡片鑰匙式電子鎖已引進(jìn)國(guó)際先進(jìn)水平，現(xiàn)國(guó)內(nèi)有幾個(gè)廠

6、生產(chǎn)供應(yīng)市場(chǎng)。但國(guó)內(nèi)自行研制開發(fā)的電子鎖，其市場(chǎng)結(jié)構(gòu)尚未形成，應(yīng)用還不廣泛。國(guó)內(nèi)的不少企業(yè)也引進(jìn)了世界上先進(jìn)的技術(shù)，發(fā)展前景非?？捎^。希望通過不斷的努力，使電子密碼鎖在我國(guó)也能得到廣泛應(yīng)用。目前使用的電子密碼鎖大部分是基于單片機(jī)技術(shù)，以單片機(jī)為主要器件，其編碼器與解碼器的生成為軟件方式。在實(shí)際應(yīng)用中，由于程序容易跑飛，系統(tǒng)的可靠性能較差?；诂F(xiàn)場(chǎng)可編程邏輯門陣列FPGA器件的電子密碼鎖，用FPGA器件構(gòu)造系統(tǒng)，所有算法完全由硬件電路來實(shí)現(xiàn)，使得系統(tǒng)的工作可靠性大為提高。由于FPGA具有現(xiàn)場(chǎng)可編程功能，當(dāng)設(shè)計(jì)需要更改時(shí)，只需更改FPGA中的控制和接口電路，利用EDA工具將更新后的設(shè)計(jì)下載到FPG

7、A中即可，無需更改外部電路的設(shè)計(jì)，大大提高了設(shè)計(jì)的效率。1.3 EDA技術(shù)及VHDL語(yǔ)言 在電子設(shè)計(jì)技術(shù)領(lǐng)域，可編程邏輯器件(如PLD，GAL)的應(yīng)用，已有了很好的普及。這些器件為數(shù)字系統(tǒng)的設(shè)計(jì)帶來極大的靈活性。由于這類器件可以通過軟件編程而對(duì)其硬件的結(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。這一切極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計(jì)方法、設(shè)計(jì)過程、乃至設(shè)計(jì)觀念。縱觀可編程邏輯器件的發(fā)展史，它在結(jié)構(gòu)原理、集成規(guī)模、下載方式、邏輯設(shè)計(jì)手段等方面的每一次進(jìn)步都為現(xiàn)代電子設(shè)計(jì)技術(shù)的革命與發(fā)展提供了不可或缺的強(qiáng)大動(dòng)力。隨著可編程邏輯器件集成規(guī)模不斷擴(kuò)大，自身功能的不斷完善和計(jì)算機(jī)輔

8、助設(shè)計(jì)技術(shù)的提高，在現(xiàn)代電子系統(tǒng)設(shè)計(jì)領(lǐng)域中的EDA便應(yīng)運(yùn)而生了。傳統(tǒng)的數(shù)字電路設(shè)計(jì)模式，如利用卡諾圖的邏輯化簡(jiǎn)手段以及難懂的布爾方程表達(dá)方式和相應(yīng)的TTL或4000系列小規(guī)模集成芯片的堆砌技術(shù)正在迅速地退出歷史舞臺(tái)。電子設(shè)計(jì)自動(dòng)化(EDA)是一種實(shí)現(xiàn)電子系統(tǒng)或電子產(chǎn)品自動(dòng)化設(shè)計(jì)的技術(shù)，它與電子技術(shù)、微電子技術(shù)的發(fā)展密切相關(guān)，吸收了計(jì)算機(jī)科學(xué)領(lǐng)域的大多數(shù)最新研究成果，以高性能的計(jì)算機(jī)作為工作平臺(tái)，是20世紀(jì)90年代初從CAD(計(jì)算機(jī)輔助設(shè)計(jì))、CAM(計(jì)算機(jī)輔助制造)、CAT(計(jì)算機(jī)輔助測(cè)試)和CAE(計(jì)算機(jī)輔助工程)的概念發(fā)展而來的。EDA技術(shù)就是以計(jì)算機(jī)為工具，在EDA軟件平臺(tái)上，根據(jù)硬件描

9、述語(yǔ)言HDL完成的設(shè)計(jì)文件，自動(dòng)地完成邏輯編譯、化簡(jiǎn)、分割、綜合及優(yōu)化、布局線、仿真，直至對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射和編程下載等工作。設(shè)計(jì)者的工作僅限于利用軟件的方式來完成對(duì)系統(tǒng)硬件功能的描述，在EDA工具的幫助下和應(yīng)用相應(yīng)的FPG刀CPLD器件，就可以得到最后的設(shè)計(jì)結(jié)果。盡管目標(biāo)系統(tǒng)是硬件，但整個(gè)設(shè)計(jì)和修改過程如同完成軟件設(shè)計(jì)一樣方便和高效。當(dāng)然，這里的所謂EDA主要是指數(shù)字系統(tǒng)的自動(dòng)化設(shè)計(jì)，因?yàn)檫@一領(lǐng)域的軟硬件方面的技術(shù)已比較成熟，應(yīng)用的普及程度也已比較大。而模擬電子系統(tǒng)的EDA正在進(jìn)入實(shí)用，其初期的EDA工具不一定需要硬件描述語(yǔ)言。此外，從應(yīng)用的廣度和深度來說，由于電子信息領(lǐng)域

10、的全面數(shù)字化，基于EDA的數(shù)字系統(tǒng)的設(shè)計(jì)技術(shù)具有更大的應(yīng)用市場(chǎng)和更緊迫的需求性。VHDL是一種全方位的硬件描述語(yǔ)言，包括系統(tǒng)行為級(jí)、寄存器傳輸級(jí)和邏輯門級(jí)多個(gè)設(shè)計(jì)層次,支持結(jié)構(gòu)、數(shù)據(jù)流、行為三種描述形式的混合描述，因此VHDL幾乎覆蓋了以往各種硬件描述語(yǔ)言的功能，整個(gè)自頂向下或自底向上的電路設(shè)計(jì)過程都可以用VHDL來完成。2電子密碼鎖總體設(shè)計(jì)2.1總體設(shè)計(jì)方案如圖2.1 電子密碼鎖總體組成框圖 該電子密碼鎖可以分成三部分來設(shè)計(jì)，數(shù)字密碼輸入部分、密碼鎖控制電路和密碼鎖顯示電路。作為密碼鎖的輸入部分，可供選擇的方案有數(shù)字機(jī)械式鍵盤和觸摸式數(shù)字鍵盤等多種?？紤]種種因素，建議本設(shè)計(jì)采用通用數(shù)字機(jī)械鍵

11、盤。根據(jù)以上選定的輸入設(shè)備和顯示器件，并考慮到實(shí)現(xiàn)各項(xiàng)數(shù)字密碼鎖功能的具體要求，整個(gè)電子密碼鎖系統(tǒng)的總體組成框圖如圖2.1所示。密碼鎖輸入電路包括時(shí)序產(chǎn)生電路、鍵盤掃描電路、鍵盤去抖動(dòng)電路、鍵盤譯碼電路等幾個(gè)小的功能電路。密碼鎖控制電路包括按鍵數(shù)據(jù)的緩沖存儲(chǔ)電路，密碼的清除、變更、存儲(chǔ)、激活電鎖電路（寄存器清除信號(hào)發(fā)生電路），密碼核對(duì)（數(shù)值比較電路），解鎖電路(開/關(guān)門鎖電路)等幾個(gè)小的功能電路。七段數(shù)碼管顯示電路主要將待顯示數(shù)據(jù)的BCD碼轉(zhuǎn)換成數(shù)碼器的七段顯示驅(qū)動(dòng)編碼。根據(jù)以上選定的輸入設(shè)備和顯示器件，并考慮到實(shí)現(xiàn)各項(xiàng)數(shù)字密碼鎖功。密碼輸入一般采用機(jī)械式和接觸式兩種鍵盤。機(jī)械式3x4鍵盤雖然

12、易產(chǎn)生抖動(dòng)、磨損等問題，但具有電路結(jié)構(gòu)簡(jiǎn)單、成本低、可靠性高、技術(shù)成熟、應(yīng)用廣泛等優(yōu)點(diǎn)，在密碼鎖的設(shè)計(jì)過程中經(jīng)常被采用。圖2.2是一個(gè)34矩陣式鍵盤的面板配置圖，其中數(shù)字09作為密碼數(shù)字輸入按鍵，*作為“上鎖”功能按鍵，#作為“解鎖/清除”功能按鍵。如圖2.2所示：圖2.2 機(jī)械式鍵盤密碼密碼電路2.2設(shè)計(jì)思路簡(jiǎn)述 (1)密碼鎖輸入電路ENTER.VHD中對(duì)各種分頻信號(hào)/信號(hào)序列的設(shè)計(jì)有獨(dú)到之處。該設(shè)計(jì)中，利用一個(gè)自由計(jì)數(shù)器來產(chǎn)生各種需要的頻率，也就是先建立一個(gè)N位計(jì)數(shù)器，N的大小根據(jù)電路的需求決定。N的值越大，電路可以除頻的次數(shù)就越多，這樣就可以獲得更大的頻率變化，以便提供多種不同頻率的時(shí)鐘

13、信號(hào)。若輸入時(shí)鐘為CLK，N位計(jì)數(shù)器的輸出為QN-1，0，則Q（0）為CLK的2分頻脈沖信號(hào)，Q（1）為CLK的4分頻脈沖信號(hào)，Q（2）為CLK的8分頻脈沖信號(hào)，Q(N-1)為CLK的2N分頻脈沖信號(hào)；Q（5 DOWNTO 4）取得的是一個(gè)脈沖波形序列，其值是依00-01-10-11-00-01周期性變化的，其變化頻率為CLK的25分頻，也就是32分頻。我們利用以上規(guī)律即可得到各種我們所需要頻率的信號(hào)或信號(hào)序列； （2)鍵盤輸入去抖電路的設(shè)計(jì)程序DEBOUCING.VHD在實(shí)際系統(tǒng)的開發(fā)中有較好的參考價(jià)值。 （3)密碼鎖控制電路CONTROL.VHD中對(duì)于數(shù)據(jù)的更新及移位方法比較好。程序中使用

14、語(yǔ)句“ACC=ACC(11 DOWNTO 0)&DATA_N”非常簡(jiǎn)潔地同時(shí)實(shí)現(xiàn)了ACC中低4位用DATA_N進(jìn)行更新，而高12位用ACC中原來的低12位左移而來的處理。 (4)在密碼鎖輸入電路等模塊的程序的設(shè)計(jì)和仿真中，為了便于觀察一些中間結(jié)果，在程序中增加了一些觀測(cè)輸出點(diǎn)。這一設(shè)計(jì)技巧，對(duì)于較大的程序或多進(jìn)程程序的設(shè)計(jì)非常重要。同時(shí)在仿真時(shí)，為了便于觀測(cè)全局結(jié)果，降低了分頻常數(shù)。同理，在進(jìn)行程序仿真時(shí)，對(duì)于程序中數(shù)目較大的分頻/計(jì)數(shù)/計(jì)時(shí)常數(shù)的修改是非常必要的。2.3整體組裝設(shè)計(jì)原理圖系統(tǒng)的整體組裝設(shè)計(jì)有密碼輸入模塊、密碼控制模塊、密碼顯示模塊三部分組成，故如圖2.3所示：圖2.3 系統(tǒng)整

15、體組裝設(shè)計(jì)原理圖3單元模塊程序設(shè)計(jì) 本章節(jié)介紹的是單獨(dú)模塊的程序、原理圖、仿真以及功能說明，共有三個(gè)模塊，分別是電子密碼鎖輸入模塊、電子密碼鎖控制模塊以及顯示模塊。3.1電子密碼鎖輸入模塊（1）時(shí)序產(chǎn)生電路 本時(shí)序產(chǎn)生電路中使用了三種不同頻率的工作脈沖波形：系統(tǒng)時(shí)鐘脈沖(它是系統(tǒng)內(nèi)部所有時(shí)鐘脈沖的源頭，且其頻率最高)、彈跳消除取樣信號(hào)、鍵盤掃描信號(hào)。（2）鍵盤掃描電路掃描電路的作用是用來提供鍵盤掃描信號(hào)(表3-1中的KY3KY0)的，掃描信號(hào)變化的順序依次為11101101101101111110.依序地周而復(fù)始。 （3）彈跳消除電路由于本設(shè)計(jì)中采用的矩陣式鍵盤是機(jī)械開關(guān)結(jié)構(gòu)，因此在開關(guān)切換的

16、瞬間會(huì)在接觸點(diǎn)出現(xiàn)信號(hào)來回彈跳的現(xiàn)象，對(duì)于電子密碼鎖這種靈敏度較高的電路這種彈跳將很可能會(huì)造成誤動(dòng)作輸入，從而影響到密碼鎖操作的正確性。表3-1 按鍵位置的數(shù)碼關(guān)系3.1.1輸入模塊程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ENTER ISPORT(CLK_1K: IN STD_LOGIC; KEY_IN: IN STD_LOGIC_VECTOR(2 DOWNTO 0);DATA_N: OUT STD_LOGIC_V

17、ECTOR(3 DOWNTO 0);DATA_F: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);FLAG_N: OUT STD_LOGIC;FLAG_F: OUT STD_LOGIC;CQD: OUT STD_LOGIC;KSEL: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);CSR: OUT STD_LOGIC_VECTOR(1 DOWNTO 0);END ENTITY ENTER;ARCHITECTURE ART OF ENTER ISSIGNAL C_QD: STD_LOGIC;SIGNAL C_SR: STD_LOGIC_VECTOR(1 D

18、OWNTO 0);SIGNAL N,F: STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL FN,FF: STD_LOGIC;SIGNAL SEL: STD_LOGIC_VECTOR(3 DOWNTO 0);SIGNAL Q: STD_LOGIC_VECTOR(5 DOWNTO 0);SIGNAL C: STD_LOGIC_VECTOR(2 DOWNTO 0);BEGIN DATA_N = N; DATA_F = F; FLAG_N = FN; FLAG_F = FF; CQD = C_QD; CSR = C_SR; KSEL = SEL; C(0)=KEY_IN(0)

19、; C(1) = KEY_IN(1); C(2) = KEY_IN(2); COUNTER:BLOCK IS BEGIN PROCESS(CLK_1K) IS BEGIN IF(CLK_1KEVENT AND CLK_1K =1)THEN Q = Q+1; END IF; C_QD = Q(3); C_SR = Q(5 DOWNTO 4); END PROCESS; SEL =1110 WHEN C_SR= 0 ELSE 1101 WHEN C_SR= 1 ELSE 1011 WHEN C_SR= 2 ELSE 0111 WHEN C_SR= 3 ELSE 1111; END BLOCK CO

20、UNTER; KEY_DECODER : BLOCK SIGNAL Z : STD_LOGIC_VECTOR(4 DOWNTO 0); BEGIN PROCESS(C_QD) BEGIN Z N N N N N N N N N N N F F F = 1000; END CASE; END IF; END PROCESS; FN = NOT ( N(3) AND N(2) AND N(1) AND N(0); FF = F(2) OR F(0);END BLOCK KEY_DECODER;END ARCHITECTURE ART;3.1.2輸入模塊單元有上面的程序通過quartus II，我們

21、可以得到下面這個(gè)封裝元件。圖3.1電子密碼鎖鍵盤輸入3.1.3輸入模塊仿真圖3.2 密碼鎖輸入模塊仿真圖3.2電子密碼鎖系統(tǒng)控制模塊密碼鎖的控制電路是整個(gè)電路的控制中心，主要完成對(duì)數(shù)字按鍵輸入和功能按鍵輸入的響應(yīng)控制。數(shù)字按鍵輸入的響應(yīng)控制：(1) 如果按下數(shù)字鍵，第一個(gè)數(shù)字會(huì)從顯示器的最右端開始顯示，此后每新按一個(gè)數(shù)字時(shí)，顯示器上的數(shù)字必須左移一格，以便將新的數(shù)字顯示出來。(2) 假如要更改輸入的數(shù)字，可以按倒退按鍵來清除前一個(gè)輸入的數(shù)字，或者按清除鍵清除所有輸入的數(shù)字，再重新輸入四位數(shù)。(3) 由于這里設(shè)計(jì)的是一個(gè)四位的電子密碼鎖，所以當(dāng)輸入的數(shù)字鍵超過四個(gè)時(shí)，電路不予理會(huì)，而且不再顯示第

22、四個(gè)以后的數(shù)字。3.2.1 控制模塊程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CONTROL ISPORT( DATA_N: IN STD_LOGIC_VECTOR(3 DOWNTO 0); DATA_F: IN STD_LOGIC_VECTOR(3 DOWNTO 0); FLAG_N: IN STD_LOGIC; FLAG_F: IN STD_LOGIC; MIMAIN: BUFFER STD_LOGIC; SET

23、IN: BUFFER STD_LOGIC; OLD: BUFFER STD_LOGIC; CQD: IN STD_LOGIC; ENLOCK: OUT STD_LOGIC; DATA_BCD: OUT STD_LOGIC_VECTOR(15 DOWNTO 0);END ENTITY CONTROL;ARCHITECTURE ART OF CONTROL IS SIGNAL ACC,REG:STD_LOGIC_VECTOR(15 DOWNTO 0); BEGIN PROCESS(CQD,FLAG_F) IS BEGIN IF CQDEVENT AND CQD=0THEN IF FLAG_F=1T

24、HEN IF(DATA_F=0100)THEN ACC=1111111111111111; MIMAIN=0;SETIN=0;OLDENLOCKMIMAIN=1; ACCSETIN=1; ACC=1111111111111111; OLD NULL; END CASE; ELSIF(MIMAIN=1)THEN IF ACC=REG THEN ENLOCK=0; MIMAIN=0; ELSE MIMAIN=0; END IF; ELSIF(SETIN=1)THEN IF(OLD=1)THEN IF(ACC=REG)THEN OLD=0; ELSE SETIN=0; OLD=0; END IF; ELSE IF (ACC1001100110011001)THEN REG=ACC; SETIN=0; END IF; END IF; END IF; END IF; ELSIF FLAG_N=1THEN ACC=ACC(11 DOWNTO 0)&DATA_N; END IF; END IF; END PROCESS; DATA_BCDDOUT7DOUT7DOUT