數(shù)字電子技術基礎5觸發(fā)器

1、組組合合邏邏輯輯電電路路.當時的當時的輸入輸入.當時的當時的輸出輸出構成組合邏輯電路構成組合邏輯電路的基本單元是的基本單元是門電路門電路在前面所學習的組合邏輯電路中，在前面所學習的組合邏輯電路中，僅僅決定于僅僅決定于而在而在“時序邏輯電路時序邏輯電路”中，中，時時序序邏邏輯輯電電路路.當時的當時的輸出輸出這就要求時序邏輯電路必須這就要求時序邏輯電路必須具有記憶功能具有記憶功能 !不僅與不僅與.當時的當時的輸入輸入有關有關.原來的原來的狀態(tài)狀態(tài)而且與而且與有關有關我們將要學習的我們將要學習的“觸發(fā)器觸發(fā)器”就具有記憶功能。就具有記憶功能。第五章第五章 觸發(fā)器觸發(fā)器5.1 5.1 概述概述5.2

2、SR5.2 SR鎖存器鎖存器5.3 5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器5.4 5.4 脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器5.5 5.5 邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器5.6 5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法* *5.7 5.7 觸發(fā)器的動態(tài)特性觸發(fā)器的動態(tài)特性內(nèi)容提要內(nèi)容提要 本章介紹具有本章介紹具有記憶記憶功能的基本邏功能的基本邏輯單元輯單元觸發(fā)器觸發(fā)器, ,重點內(nèi)容重點內(nèi)容有：有： 1 1、各種電路結構的觸發(fā)器所具、各種電路結構的觸發(fā)器所具有的有的動作特點動作特點； 2 2、觸發(fā)器觸發(fā)器邏輯功能的分類邏輯功能的分類和觸和觸發(fā)器邏輯功能的發(fā)器邏輯功能的描

3、述方法描述方法。5.1 概述概述觸發(fā)器具有什么觸發(fā)器具有什么功能功能 ? 形象地說，形象地說， 它具有它具有“一觸即發(fā)一觸即發(fā)”的功能。的功能。在輸入信號的作用下，它能夠從一種狀態(tài)在輸入信號的作用下，它能夠從一種狀態(tài) ( 0 或或 1 )轉(zhuǎn)變成另一種狀態(tài)轉(zhuǎn)變成另一種狀態(tài) ( 1 或或 0 )。觸發(fā)器具有什么基本觸發(fā)器具有什么基本特點特點 ? 1）具有兩個能自行保持的穩(wěn)定狀態(tài)；）具有兩個能自行保持的穩(wěn)定狀態(tài)；2）根據(jù)不同的輸入信號可以置成）根據(jù)不同的輸入信號可以置成1或或0狀態(tài)。狀態(tài)。 觸發(fā)器觸發(fā)器是構成時序邏輯電路的基本單元，是構成時序邏輯電路的基本單元，是能夠存儲是能夠存儲1位二值信號的基本

4、單元電路。位二值信號的基本單元電路。觸發(fā)器如何分類觸發(fā)器如何分類 ? 按按邏輯功能邏輯功能劃分劃分 ：SR 觸發(fā)器觸發(fā)器 ；JK 觸發(fā)器觸發(fā)器 ；D 觸發(fā)器觸發(fā)器;按按觸發(fā)方式觸發(fā)方式劃分劃分 ：電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器 ；脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器 ；邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器 。T觸發(fā)器等等。觸發(fā)器等等。QDRDSQ反饋反饋反饋反饋 SR鎖存器可以由鎖存器可以由與非門與非門構成，也可以由構成，也可以由或非門或非門構成，現(xiàn)以構成，現(xiàn)以與非門與非門構成的構成的SR鎖存器為例鎖存器為例:正是由于正是由于引入反饋，引入反饋，才使電路具有才使電路具有記憶功能記憶功能 !一、電路結

5、構與工作原理一、電路結構與工作原理 & &G1G2與非邏輯與非邏輯:有有0則則1，全，全1則則0。觸發(fā)器的狀態(tài)觸發(fā)器的狀態(tài)5.2 SR5.2 SR鎖存器鎖存器(1) 設設Q的原態(tài)為的原態(tài)為 1 (2) 設設Q的的原原態(tài)為態(tài)為 0010 11. 輸入輸入 = 0， = 1 時時 ：110 1DRDS 結論：當結論：當 0、 1時，無論時，無論Q端的原端的原態(tài)是什么，態(tài)是什么， Q最終必為最終必為 0(觸發(fā)器復位）觸發(fā)器復位）！DSDR QQ&DRDSG1G2 0 11 0QQ&DRDSG1G201復位（復位（Reset）輸入）輸入:DR 0 1 0 0 0 1 1

6、 0Q ：輸入信號到來輸入信號到來前前鎖存器的狀態(tài)，即鎖存器的狀態(tài)，即初初始始狀態(tài)，簡稱為狀態(tài)，簡稱為初態(tài)初態(tài)(原態(tài)原態(tài))；Q * ：輸入信號到來輸入信號到來后后鎖存器的狀態(tài)鎖存器的狀態(tài) ，簡稱，簡稱為為次態(tài)次態(tài) 。 Q Q *QQ 0 1DSDRDSDR復位復位（清零）（清零）SR鎖存器鎖存器特性表特性表(1) 設設Q的原態(tài)為的原態(tài)為 0(2) 設設Q的原態(tài)為的原態(tài)為 110111 02. 輸入輸入 = 1， = 0 時時 ：1 0DSDRQQ&DRDSG1G2 1 00 1QQ&DRDSG1G210 結論：當結論：當 1、 0時，無論時，無論Q端的端的原原態(tài)是什么，態(tài)是什么

7、， Q最終必為最終必為 1(觸發(fā)器置位）觸發(fā)器置位）！DSDR置位（置位（Set）輸入）輸入:DS1 0 0 11 0 1 1QQ 1 0DRDS Q Q * 0 1 0 0 0 1 1 0DRDS復位復位（清零）（清零）置位置位（置（置1）SR鎖存器鎖存器特性表特性表(1) 設設Q的原態(tài)為的原態(tài)為 0(2) 設設Q的原態(tài)為的原態(tài)為 10 13. 輸入輸入 = 1， = 1 時時 ： 01 011 11 1DRDSQQ&DRDSG1G2QQ&DRDSG1G20 1 1010 結論：當結論：當 1、 1時，無論時，無論Q端的端的原原態(tài)是什么，態(tài)是什么， Q最終最終保持保持！DSD

8、R1 1 0 01 1 1 11 0 0 11 0 1 1QQ 1 1DRDS Q Q * 0 1 0 0 0 1 1 0DRDS復位復位（清零）（清零）置位置位（置（置1）保持保持SR鎖存器鎖存器特性表特性表114. 輸入輸入 = 0， = 0 時時 ：X & &QQ0 0XDRDS 不管不管Q的原態(tài)是什么，的原態(tài)是什么，當當 0 同時存在時，同時存在時，Q、 全是全是 1。QDRDSDRDSG1G20 & &QQDRDS0011假設假設G1門翻轉(zhuǎn)快門翻轉(zhuǎn)快1 10 若若 = = 0 同時同時變?yōu)樽優(yōu)?1:DRDSG1G21 1 1假設假設G2門翻轉(zhuǎn)快門翻轉(zhuǎn)快

9、1 1 10 & &QQDRDS00111 10 若若 = = 0 同時同時變?yōu)樽優(yōu)?1:DRDSG1G2 當當 = = 0同時同時變?yōu)樽優(yōu)?1 時，翻轉(zhuǎn)時，翻轉(zhuǎn)快的門輸出變?yōu)榭斓拈T輸出變?yōu)?，另一個門則不翻轉(zhuǎn)。，另一個門則不翻轉(zhuǎn)。DSDR 一般并不了解門的翻轉(zhuǎn)速度一般并不了解門的翻轉(zhuǎn)速度 ，因此，因此鎖鎖存器存器輸出端的狀態(tài)可能處于輸出端的狀態(tài)可能處于不定狀態(tài)不定狀態(tài) 。1難點！難點！ & &QQDRDS0011X X；時，1QQ0DDRS狀態(tài)不定；和時，同時由和QQ10 DDRS1DDRS約束條件約束條件1 1 0 01 1 1 11 0 0 11 0 1

10、1 Q Q * 0 1 0 0 0 1 1 0DRDS復位復位（清零）（清零）置位置位（置（置1）保持保持0 0 0 1*0 0 1 1* 禁止禁止SR鎖存器鎖存器特性表特性表 0 1 X 0（復位）（復位） 1 0 X 1（置位）（置位） 1 1 X 保保 持持 0 0 X 禁禁 止止 QQDRDS3.3.邏輯符號邏輯符號SRQQDSDR1.電路結構電路結構SRSR鎖存器鎖存器小結小結2.特性表特性表Q Q*DRDS由由或非門或非門組成的組成的SR鎖存器鎖存器QQ11SRQQSDRDSD RDQQ*0 00 00 10 11 01 01 11 101010 1 010100110*0*DSD

11、R二、動作特點二、動作特點輸入信號在輸入信號在全部時間全部時間里都能直接改變輸出里都能直接改變輸出端端Q Q和和Q Q的狀態(tài)。的狀態(tài)。QQabDRDSQQ11DRDS 因此因此S SD D（ ）也叫做直接置位端，）也叫做直接置位端， R RD D（ ）也叫做直接復位端，并把）也叫做直接復位端，并把SR鎖存器鎖存器叫做叫做直接置位、復位鎖存器直接置位、復位鎖存器。DSDR例例5.2.1 在左圖的在左圖的SR鎖存鎖存器電路中，已知輸入電器電路中，已知輸入電壓波形，畫出輸出端對壓波形，畫出輸出端對應的電壓波形。應的電壓波形。 0 1 X 0 1 0 X 1 1 1 X 保保 持持 0 0 X 禁禁

12、止止 Q Q *QQDRDSQQDRDSDRDS例例1 運用運用SR鎖存器鎖存器，消除機械開關振動引起，消除機械開關振動引起的脈沖。的脈沖。QQ5V5V1K1KSABS由由B到到AS由由A到到BQSR鎖存器鎖存器的的應用舉例應用舉例SDRDSDRDQ5.3 5.3 電平觸發(fā)的觸發(fā)器電平觸發(fā)的觸發(fā)器 在實際應用中，為協(xié)調(diào)數(shù)字系統(tǒng)各部分的動作，在實際應用中，為協(xié)調(diào)數(shù)字系統(tǒng)各部分的動作，常常要求某些觸發(fā)器于常常要求某些觸發(fā)器于同一時刻動作同一時刻動作。 即要求各觸發(fā)器能按一定即要求各觸發(fā)器能按一定時間節(jié)拍時間節(jié)拍動作。為此動作。為此, ,必須引入必須引入觸發(fā)信號觸發(fā)信號, ,使這些觸發(fā)器只有在觸發(fā)信

13、號到使這些觸發(fā)器只有在觸發(fā)信號到達時才按輸入信號改變狀態(tài)。達時才按輸入信號改變狀態(tài)。 通常把這個通常把這個觸發(fā)觸發(fā)信號叫做信號叫做時鐘信號時鐘信號，簡稱時鐘，簡稱時鐘，用用CLKCLK或或CPCP表示。表示。 這種受時鐘信號控制的觸發(fā)器統(tǒng)稱為這種受時鐘信號控制的觸發(fā)器統(tǒng)稱為時鐘觸發(fā)器時鐘觸發(fā)器。最簡單的時鐘觸發(fā)器最簡單的時鐘觸發(fā)器電平觸發(fā)的觸發(fā)器，習慣上稱電平觸發(fā)的觸發(fā)器，習慣上稱同步同步SRSR觸發(fā)器。觸發(fā)器。一、一、電平觸發(fā)電平觸發(fā)SRSR觸發(fā)器的觸發(fā)器的電路結構與工作原理電路結構與工作原理QQRDSDRDSDRSCLK平時常平時常為為 1平時常平時常為為 1異步復位端異步復位端異步置位端

14、異步置位端QQRDSDRSCLK0被封鎖被封鎖被封鎖被封鎖1 1輸出保輸出保持原態(tài)持原態(tài)輸出保輸出保持原態(tài)持原態(tài)電平觸發(fā)電平觸發(fā)SRSR觸發(fā)器觸發(fā)器工作原理：工作原理：CLK=0，不管不管R、S取何種組合，輸出都取何種組合，輸出都保持保持原態(tài)原態(tài) !電平觸發(fā)電平觸發(fā)SR觸發(fā)器觸發(fā)器工作原理：工作原理：1被打開被打開被打開被打開RS輸出遵輸出遵循特性循特性表之值表之值輸出遵輸出遵循特性循特性表之值表之值CLK1 時，觸發(fā)器的特性表與時，觸發(fā)器的特性表與SR鎖存器的特鎖存器的特性表相同。性表相同。QQRDSDRSCLK表表5.3.1 電平觸發(fā)電平觸發(fā)SR觸發(fā)器的特性表觸發(fā)器的特性表CLK SRQQ

15、*0011111111XX00110011XX000 0 11110101010101010111001*1*簡化的功能表簡化的功能表CLK1時時 0 1 1 1 0 0 1 1 禁禁 止止 R S Q* 0 0 保保 持持 Q *為為 CLK到來以后到來以后觸發(fā)器的狀態(tài)。觸發(fā)器的狀態(tài)。注：注：CLK回到低電平后狀態(tài)不定！回到低電平后狀態(tài)不定！ 由它的特性表可由它的特性表可見：見：在在R、S不相等不相等時，時，Q 服從于服從于 S !特性表特性表CLK R S Q * 1 0 0 保保 持持 1 0 1 1 1 1 0 0 1 1 1 禁禁 止止 0 X X 保保 持持邏輯符號：邏輯符號：電平

16、觸發(fā)電平觸發(fā)SRSR觸發(fā)器觸發(fā)器QQ1R1SC1RDSDSRRSCLK約束條件：約束條件：SR=0 二、電平觸發(fā)方式的二、電平觸發(fā)方式的動作特點動作特點 1.只有當只有當CLK變?yōu)橛行щ娖綍r，觸發(fā)器才變?yōu)橛行щ娖綍r，觸發(fā)器才能接受輸入信號，并按照輸入信號將觸發(fā)器能接受輸入信號，并按照輸入信號將觸發(fā)器的輸出置成相應的狀態(tài)；的輸出置成相應的狀態(tài)； 2. 在在CLK=1的全部時間的全部時間里，里，R、S的變化都的變化都可能引起觸發(fā)器輸出狀態(tài)的改變。在可能引起觸發(fā)器輸出狀態(tài)的改變。在CLK回回到到0以后，觸發(fā)器保存的是以后，觸發(fā)器保存的是CLK回到回到0以前瞬以前瞬間的狀態(tài)。間的狀態(tài)。例例1：畫出電平

17、觸發(fā)畫出電平觸發(fā)SR觸發(fā)器的輸出端觸發(fā)器的輸出端波形圖。假設波形圖。假設Q的初始狀態(tài)為的初始狀態(tài)為 0。CLKRSQQ 在在CLK = 0 期間，觸發(fā)器的狀態(tài)期間，觸發(fā)器的狀態(tài)“ 保持保持 ”狀態(tài)狀態(tài)不定不定QQ1R1SC1CLKR S例例2: 畫出畫出電平觸發(fā)電平觸發(fā)SR觸發(fā)器觸發(fā)器的輸出波形的輸出波形 。假設假設Q的初始狀態(tài)為的初始狀態(tài)為 0。QQCLKRSCLK回到回到低電平后低電平后狀態(tài)不定狀態(tài)不定“空翻空翻”即輸出端隨輸入信號的多即輸出端隨輸入信號的多次變化將發(fā)生次變化將發(fā)生多次翻轉(zhuǎn)多次翻轉(zhuǎn)。QQ1R1SC1CLKR SSR鎖鎖存器存器導引導引門電門電路路(1) 電路組成電路組成CL

18、KQQRDSDDCLKDQQRDSD電平觸發(fā)的電平觸發(fā)的D觸發(fā)器觸發(fā)器 為了能適應單端輸入信號的需要，把電平觸發(fā)為了能適應單端輸入信號的需要，把電平觸發(fā)SR觸觸發(fā)器改成電平觸發(fā)的發(fā)器改成電平觸發(fā)的D觸發(fā)器（又稱觸發(fā)器（又稱D鎖存器）鎖存器）形式。形式。(2) 功能分析功能分析CLKQQDDRDS01 1輸出端輸出端 保持原狀態(tài)保持原狀態(tài)CLK=0110110結論：結論：Q* = D01CLKQQDXDSDR10101011CLKQQDXDSDRCLK=1（無約束條件）（無約束條件） 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持b.功能表功能表CLK D

19、 Q Q * Q* = Dd.動作特點：動作特點：CLK=1的全部的全部時間里，輸入的時間里，輸入的變化都將引起觸變化都將引起觸發(fā)器輸出的變化。發(fā)器輸出的變化。c.特性方程特性方程D 鎖存器鎖存器a.邏輯符號邏輯符號QQ1D C1RD SDDCLK RSCLKDQQ 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 0 X X 保保 持持CLK D Q Q*特性表特性表例、例、電路如左上圖，且電路如左上圖，且已知已知 觸發(fā)器初始狀態(tài)觸發(fā)器初始狀態(tài)為為0，根據(jù)，根據(jù)CLK及及D的的波形畫出輸出端的波形。波形畫出輸出端的波形。QQ1D C1RD SDDCLKRS 這一類的這一類的 D

20、 鎖存器，有集成器件，如鎖存器，有集成器件，如74LS77(4位鎖存器位鎖存器)、74LS75(4位鎖存器，互位鎖存器，互補輸出補輸出)，等等。，等等。123456714 131211 10981D 2D3D 4D NCVCC1Q2Q3Q 4QNCGNDCLK1,274LS77 (4位鎖存器位鎖存器)CLK3,45.4 5.4 脈沖觸發(fā)的觸發(fā)器脈沖觸發(fā)的觸發(fā)器1 1）用兩個電平觸發(fā)）用兩個電平觸發(fā)SRSR觸發(fā)器連觸發(fā)器連接而成。接而成。2 2）通過一個反相器使時鐘信號）通過一個反相器使時鐘信號CLKCLK互補控制主、從觸發(fā)器?；パa控制主、從觸發(fā)器。RSCLKCLKQQ1QmQm從從觸觸發(fā)發(fā)器器

21、主主觸觸發(fā)發(fā)器器觸發(fā)器電路改進的目的：觸發(fā)器電路改進的目的：1 1）提高觸發(fā)器的可靠性；）提高觸發(fā)器的可靠性；2 2）實現(xiàn)每個時鐘周期里輸出）實現(xiàn)每個時鐘周期里輸出端的狀態(tài)只改變一次。端的狀態(tài)只改變一次。1.電路結構：電路結構：一、電路結構和工作原理一、電路結構和工作原理2.工作原理：工作原理：CLK=1CLK=1時，主觸發(fā)器根據(jù)時，主觸發(fā)器根據(jù)S S、R R的狀態(tài)翻轉(zhuǎn)，從觸發(fā)器被封的狀態(tài)翻轉(zhuǎn)，從觸發(fā)器被封死，從觸發(fā)器死，從觸發(fā)器狀態(tài)不變狀態(tài)不變; ;CLKCLK由由1 1變變0 0后后，從觸發(fā)器被打，從觸發(fā)器被打開，從觸發(fā)器按照主觸發(fā)器的開，從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn)。同時，狀態(tài)翻轉(zhuǎn)。同

22、時，主觸發(fā)器被主觸發(fā)器被封死。封死。特點：特點：FF主主、FF從從輪流工作。輪流工作。RSCLKCLKQQ1QmQm從從觸觸發(fā)發(fā)器器主主觸觸發(fā)發(fā)器器一個時鐘脈沖里一個時鐘脈沖里主從觸發(fā)器輸出端的狀態(tài)主從觸發(fā)器輸出端的狀態(tài)只能改變一次。只能改變一次。a. 邏輯符號邏輯符號:Q1RQ1SC1CLKQQQQ1R1SC1CLKCLK1 12 2RSR、S不相等不相等時時QQ1R1SC1RSCLKQmQmCLK S RQQ* 0 00 01 01 00 10 11 11 101010101Q0111001*1*表表5.4.15.4.1主從主從SRSR觸發(fā)器的特性表觸發(fā)器的特性表*CLK回到低電平后輸出狀

23、態(tài)不定！回到低電平后輸出狀態(tài)不定！RSCLKCLKQQ1QmQm從從觸觸發(fā)發(fā)器器主主觸觸發(fā)發(fā)器器b. 特性表特性表 主從主從SR觸發(fā)器在一個時鐘脈沖只翻轉(zhuǎn)一次，觸發(fā)器在一個時鐘脈沖只翻轉(zhuǎn)一次，所以所以克服了多次翻轉(zhuǎn)克服了多次翻轉(zhuǎn)問題。問題。 與同步與同步SR觸發(fā)器一樣觸發(fā)器一樣仍存在約束條件仍存在約束條件問題。問題。 為了克服約束條件問題，又引出了為了克服約束條件問題，又引出了主從主從JK觸發(fā)觸發(fā)器器。關于主從。關于主從JK觸發(fā)器，稍后再介紹。觸發(fā)器，稍后再介紹。c. 動作特點：動作特點： 但由于其主觸發(fā)器和從觸發(fā)器仍是電平觸發(fā)但由于其主觸發(fā)器和從觸發(fā)器仍是電平觸發(fā)SR觸發(fā)器，觸發(fā)器，在在CL

24、K=1期間，期間， Qm 和和Qm的狀態(tài)仍隨的狀態(tài)仍隨R、S的變化而多次改變。的變化而多次改變。QCLKSRQ例例4.2.3 在主從在主從SR觸發(fā)器的電路中觸發(fā)器的電路中,若若CLK、S和和R的的電壓波形如圖所示，試畫出電壓波形如圖所示，試畫出Q和和Q端的電壓波形。設端的電壓波形。設Q的初始狀態(tài)為的初始狀態(tài)為0。SR觸發(fā)器的電路觸發(fā)器的電路結構演變過程結構演變過程由兩個與非門構成由兩個與非門構成SR鎖存器鎖存器由四個與非門構成由四個與非門構成電平觸發(fā)電平觸發(fā)SR觸發(fā)器觸發(fā)器由九個與非門構成由九個與非門構成主從主從SR觸發(fā)器觸發(fā)器公共公共結構結構讓其接受讓其接受時鐘控制時鐘控制克服克服空翻空翻主

25、從主從JKJK觸發(fā)器觸發(fā)器 為了克服主從為了克服主從SRSR觸觸發(fā)器的發(fā)器的約束條件約束條件問題，問題，只需將其輸出端只需將其輸出端Q Q和和Q Q分分別與其輸入端別與其輸入端R R和和S S連接，連接，并另引入兩個輸入端，并另引入兩個輸入端，分別叫分別叫J J和和K K用以與用以與SRSR觸觸發(fā)器發(fā)器區(qū)別。這樣就構成區(qū)別。這樣就構成了主從了主從JKJK觸發(fā)器。觸發(fā)器。R1 K Q.S1 J Q.QQRSCCLKQQQQRSCCLKCLK1 12 2JKFF主主FF從從1QmQm R1= S1= 0，Q* 保持保持；主從主從 JK 觸發(fā)器的工作原理觸發(fā)器的工作原理:(1) JK= 0；(2)

26、J=K= 1；R1 K Q.S1 J Q.(3) J = 0，K = 1;R1 = Q K=1 S1 = Q J =0 假設假設 Q = 1:結論：結論：Q * = 0 J !R1= Q ， S1 Q ，Q*=Q 翻轉(zhuǎn)；翻轉(zhuǎn)；R1 = Q K S1 = Q J 假設假設 Q = 0:= 0= 0結論：結論：Q * =0 J (4) J = 1，K = 0;R1 = Q K=0 S1 = Q J =0 假設假設 Q = 1:結論：結論：Q * = 1 J !R1 = Q K=0 S1 = Q J =1 假設假設 Q = 0:結論：結論：Q * = 1 J !a.特性特性表：表：0 0 Q 1 1

27、 Q 0 1 0 1 0 1 b.特性方程：特性方程：QJQK*Qc.c.邏輯符號邏輯符號: :主從主從JK觸發(fā)器觸發(fā)器小結小結J、K不同，不同，服從服從J保持保持計數(shù)計數(shù)QQ1K1JC1SDRDKJCLKQQ1K1JC1SDRDKJCLKCLK低低電平有效電平有效 J K Q * CLK圖圖5.4.4 具有具有多輸入端多輸入端的主從的主從 J K 觸發(fā)器觸發(fā)器 有些集成電路觸發(fā)器產(chǎn)品中，輸入端有些集成電路觸發(fā)器產(chǎn)品中，輸入端J和和K不止一個。不止一個。例例1：畫出主從畫出主從 JK 觸發(fā)器輸出端波形圖。觸發(fā)器輸出端波形圖。J K Q * 0 0 Q1 1 Q0 1 0 1 0 1 CLKJK

28、Q注意：這里注意：這里J、K在在CLK=1期間沒有變化。期間沒有變化。QQ1K1JC1SDRDRS例例2：討論討論 Q1、Q2 的輸出波形的輸出波形。CLK假設初始狀態(tài)假設初始狀態(tài) Q = 0 Q1Q2看懂邏輯符號看懂邏輯符號 ；熟練使用功能表熟練使用功能表 。QJQKQ*QQ*QKQJ1J1KCLKQ21J1KCLKQ1C1C1例例3：畫出下圖所示各電路中輸出端的波形圖（初畫出下圖所示各電路中輸出端的波形圖（初始狀態(tài)為始狀態(tài)為0） 。CLKCLK123456ACLKCLK123456ABQ1JQ2輸出沒有回送到輸入端，輸出沒有回送到輸入端，不妨也稱其為不妨也稱其為 “ 開環(huán)開環(huán) ” 。Q11

29、J1KACLKCLK1J1KQ2CLKCLKAB= 1C1C1C1C1例例4：畫出下圖所示電路中各輸出端的波形圖畫出下圖所示電路中各輸出端的波形圖CLKCLK123456AJ1K1Q1ACLKJ2K2Q2= 1初始狀初始狀態(tài)為態(tài)為 00J1Q2Q1J2輸出已經(jīng)回送到輸入端，輸出已經(jīng)回送到輸入端，那么就稱其為那么就稱其為 “ 閉環(huán)閉環(huán) ” 。C1C1C1C1二、脈沖觸發(fā)方式的二、脈沖觸發(fā)方式的動作特點動作特點CLK下降沿到來下降沿到來時，時，F(xiàn)F主主的輸出的輸出傳遞到傳遞到FF從，從，翻轉(zhuǎn)翻轉(zhuǎn)完成。完成。CLK=1期間，主觸發(fā)器期間，主觸發(fā)器接收輸入端的信號接收輸入端的信號主從觸發(fā)器有兩種結構：

30、主從觸發(fā)器有兩種結構：（1 1）Q Q和和Q Q沒有反饋到輸入端，如主從沒有反饋到輸入端，如主從SRSR觸發(fā)器，及觸發(fā)器，及其由它派生出的各種觸發(fā)器，其主觸發(fā)器仍存在其由它派生出的各種觸發(fā)器，其主觸發(fā)器仍存在空翻空翻問題。問題。（2)Q2)Q和和Q Q反饋到輸入端，如主從反饋到輸入端，如主從JKJK觸發(fā)器，及其由觸發(fā)器，及其由它派生出的它派生出的D D、T T觸發(fā)器等，存在觸發(fā)器等，存在一次變化一次變化問題。問題?，F(xiàn)象如下現(xiàn)象如下:CLKCLKD如：由主從如：由主從JK觸發(fā)器派生觸發(fā)器派生出出D觸發(fā)器：令觸發(fā)器：令K=J設設Q = 0存在存在“一次變化一次變化”現(xiàn)象?，F(xiàn)象。Q實際實際一次變化問

31、題一次變化問題QQQQRSC2 2CLKCLKCLKCLKDQmQmFF從從FF主主11Q理論理論？解釋如下解釋如下:CLKCLKDQm110101001011設設Q = 0保保持持跟跟隨隨D端端初始初始狀態(tài)狀態(tài)Q實際實際保保 持持保保持持QQQQRSC2 2CLKCLKCLKCLKDQmQmFF從從FF主主111歸歸 納納 產(chǎn)生上述輸出結果的產(chǎn)生上述輸出結果的根根本原因本原因是：是： 主觸發(fā)器是一個同步主觸發(fā)器是一個同步SRSR觸觸發(fā)器，發(fā)器，且有一對互補的交叉反且有一對互補的交叉反饋信號饋信號加在輸入端，在加在輸入端，在clk=1clk=1期間當輸入信號變化時，期間當輸入信號變化時，主觸主

32、觸發(fā)器發(fā)器狀態(tài)能且狀態(tài)能且只能改變一次只能改變一次； 于是導致主觸發(fā)器在于是導致主觸發(fā)器在clk=1clk=1期間，可能記憶一個錯誤的狀期間，可能記憶一個錯誤的狀態(tài)，等到態(tài)，等到clkclk下降沿到來時，下降沿到來時，Q Q狀態(tài)跟隨狀態(tài)跟隨Q Qm m的錯誤狀態(tài)翻轉(zhuǎn)。的錯誤狀態(tài)翻轉(zhuǎn)。QQQQRSC2 2CLKCLKCLKCLKDQmQmFF從從FF主主11 只有在只有在CLK=1的全部時間里輸入始終保持不變的的全部時間里輸入始終保持不變的條件下，用條件下，用CLK下降沿到來時下降沿到來時的輸入狀態(tài)決定觸發(fā)器的輸入狀態(tài)決定觸發(fā)器的次態(tài)才肯定是對的。否則，必須考慮的次態(tài)才肯定是對的。否則，必須考慮

33、CLK=1期間輸期間輸入端狀態(tài)的全部變化過程，才能確定入端狀態(tài)的全部變化過程，才能確定CLK下降沿到來下降沿到來時觸發(fā)器的次態(tài)。時觸發(fā)器的次態(tài)。結結 論論 因此，在因此，在CLKCLK1 1 期間，一般不允許期間，一般不允許 J J、K K發(fā)生發(fā)生變化，于是設法通過變化，于是設法通過改變電路結構改變電路結構而取消這一限制。而取消這一限制。在使用主從結構觸發(fā)器時必須在使用主從結構觸發(fā)器時必須注意注意：例例5.4.3 在圖在圖5.4.3所示的主從所示的主從JK觸發(fā)器電路中觸發(fā)器電路中,已知已知CLK、J、K的電壓波形如圖的電壓波形如圖5.4.6所示，試畫出與之所示，試畫出與之對應的輸出電壓波形。設

34、觸發(fā)器初態(tài)為對應的輸出電壓波形。設觸發(fā)器初態(tài)為0。JKCLKCLK1 2 3 4QQmQQQQRSC2 2CLKCLKCLKCLKJQmQmFF從從FF主主1K01101010101保保 持持JKCLKCLK1 2 3 4QQmQQQQRSC2 2CLKCLKCLKCLKJQmQmFF從從FF主主1K0110111保保 持持討論第三個討論第三個CLK=1期間：期間： 主從主從JK 觸發(fā)器小結觸發(fā)器小結 1. 熟練掌握主從熟練掌握主從JK觸發(fā)器觸發(fā)器邏輯符號邏輯符號的全部含義。的全部含義。 2. 熟練掌握并正確運用主熟練掌握并正確運用主從從JK觸發(fā)器的觸發(fā)器的特性表特性表、特特性方程性方程。Q

35、QKJC1SDRDQQKJC1SDRD 3. 主從主從JK觸發(fā)器沒有空翻、觸發(fā)器沒有空翻、約束條件問題，但存在約束條件問題，但存在“一一次變化次變化”問題。問題。5.5 5.5 邊沿觸發(fā)的觸發(fā)器邊沿觸發(fā)的觸發(fā)器特點：觸發(fā)器只在特點：觸發(fā)器只在時鐘跳轉(zhuǎn)時時鐘跳轉(zhuǎn)時觸發(fā)，而在觸發(fā)，而在CLK=1或或CLK=0期間，輸入端的任何變化都不影響輸出。期間，輸入端的任何變化都不影響輸出。 兩個電平觸發(fā)兩個電平觸發(fā)D觸發(fā)器構成的邊沿觸發(fā)器、維持觸發(fā)器構成的邊沿觸發(fā)器、維持阻塞觸發(fā)器、利用門電路傳輸延遲時間的邊沿觸發(fā)器阻塞觸發(fā)器、利用門電路傳輸延遲時間的邊沿觸發(fā)器等。等。1、用兩個電平觸發(fā)用兩個電平觸發(fā)D觸發(fā)

36、器構成的邊沿觸發(fā)器觸發(fā)器構成的邊沿觸發(fā)器 這種電路結構在形式上也是主從結構，但它和前這種電路結構在形式上也是主從結構，但它和前面講過的主從觸發(fā)器具有完全不同的動作特點。面講過的主從觸發(fā)器具有完全不同的動作特點。一、電路結構和工作原理一、電路結構和工作原理1、CP=0：TG1導通，導通，TG2截止截止，Q1=D。但此時主。但此時主觸發(fā)器尚未形成反饋連接，不能自行保持，觸發(fā)器尚未形成反饋連接，不能自行保持，Q1跟隨跟隨D端的狀態(tài)變化。同時，端的狀態(tài)變化。同時，TG3截止、截止、 TG4導通導通，從，從觸發(fā)器觸發(fā)器保持原態(tài)保持原態(tài)。Q1Q12、CP的上升沿到來時的上升沿到來時： TG1截止，截止，

37、TG2導通導通；由于；由于G1門的輸入電容存儲效門的輸入電容存儲效應，應， Q1在在TG1切斷前的狀態(tài)被保存下來。切斷前的狀態(tài)被保存下來。TG3導通、導通、 TG4截止截止，Q*=Q1=D（CLK上升沿到達時上升沿到達時D的狀態(tài)）。的狀態(tài)）。Q1Q1CLKDQQ*00110101Q00111DC1QQCLKCLKD邏輯符號：邏輯符號：特性表特性表邊沿邊沿D觸發(fā)器觸發(fā)器QQefcdabCLKDfecadb置置 0 阻塞線阻塞線置置 1 阻塞線阻塞線置置 1 維維持持線線置置 0 維維持持線線*2、維持阻塞觸發(fā)器、維持阻塞觸發(fā)器 維持阻塞觸發(fā)器亦有維持阻塞觸發(fā)器亦有SR、JK、D觸發(fā)器等觸發(fā)器等,

38、現(xiàn)以現(xiàn)以D觸發(fā)器為例加以說明。觸發(fā)器為例加以說明。QQefcdabCLKDXX01 1D保持保持不變不變DD11Q * = D當當 CLK 從從 0 變?yōu)樽優(yōu)?1 以后，輸出以后，輸出Q才有相應的值才有相應的值 !我們稱其為我們稱其為“上升沿翻轉(zhuǎn)上升沿翻轉(zhuǎn) ” !0 1DQQefcdabCLKDXX1 1DDDDDD1工作原理：工作原理：QQefcdabCLKD101010在在CLK = 1期間，期間，D發(fā)生不應有的變化，又會怎么樣發(fā)生不應有的變化，又會怎么樣?1置置 0維維持持線線0由于由于“置置0維持線維持線”的存在，的存在， a 門輸出無變化門輸出無變化 ；10假設初態(tài)假設初態(tài)Q=0:1

39、0由于由于“置置1阻塞線阻塞線”的存在，的存在，b 門輸出也保持不變；門輸出也保持不變；當當 b 門輸出保持不變時，門輸出保持不變時，d 門輸出亦保持不變門輸出亦保持不變 ；1 只要只要 d 門輸出保持不變門輸出保持不變 ，c 門輸出也就不變。門輸出也就不變。0001QQefcdabCLKD110101在在CLK = 1期間，期間，D發(fā)生不應有的變化，又會怎么樣發(fā)生不應有的變化，又會怎么樣?置置 0維維持持線線置置1阻塞線阻塞線0綜上所述：綜上所述：CLK = 1期間，期間，D發(fā)生不應有的變化，不影響輸出發(fā)生不應有的變化，不影響輸出Q。假設初態(tài)假設初態(tài)Q=1:置置 1 維維持持線線置置 0 阻

40、塞線阻塞線101輸出端保持變輸出端保持變化后的新狀態(tài)化后的新狀態(tài)11再看看再看看CLK 回到回到 0 以后的情況如何：以后的情況如何：DD11QQefcdabCLKDXXDDDDD0 維持阻塞型維持阻塞型D觸觸發(fā)器是在發(fā)器是在CLK正跳沿前正跳沿前接受輸入信號，接受輸入信號，正跳沿正跳沿時時觸發(fā)翻轉(zhuǎn)，觸發(fā)翻轉(zhuǎn)，正跳沿后正跳沿后輸入即被封鎖，三步都輸入即被封鎖，三步都是在正跳沿前后完成，是在正跳沿前后完成，所以有所以有邊沿觸發(fā)器邊沿觸發(fā)器之稱。之稱。a. 特性表特性表1DC1C1QQ維持阻塞型維持阻塞型D邊沿觸發(fā)器邊沿觸發(fā)器上升沿翻轉(zhuǎn)上升沿翻轉(zhuǎn)下降沿翻轉(zhuǎn)下降沿翻轉(zhuǎn)上升沿觸發(fā)上升沿觸發(fā)下降沿觸發(fā)下

41、降沿觸發(fā)b. 特性方程特性方程Q * = Dc. 邏輯符號邏輯符號1DC1C1QQ圖圖5.5.5 帶有異步置位、復位端和多輸入帶有異步置位、復位端和多輸入 端的端的維持阻塞維持阻塞D觸發(fā)器觸發(fā)器*3、利用門電路傳輸延遲時間的邊沿觸發(fā)器、利用門電路傳輸延遲時間的邊沿觸發(fā)器與或非門與或非門G1和和G2組成的組成的SR鎖鎖存器，存器，G3和和G4為輸入控制門，為輸入控制門，且且G3、G4的傳的傳輸延遲時間大輸延遲時間大于于SR鎖存器的鎖存器的翻轉(zhuǎn)時間。翻轉(zhuǎn)時間。 門門B、B 、G3和和G4同時被同時被CP的低電平封鎖。而由于的低電平封鎖。而由于G3、 G4的輸出的輸出P、P兩端為高電平，門兩端為高電

42、平，門A、A是打開的，故觸發(fā)器的是打開的，故觸發(fā)器的狀態(tài)通過狀態(tài)通過A、A得以得以保持保持；設觸發(fā)器的初始狀態(tài)為設觸發(fā)器的初始狀態(tài)為Q=0。1) CP=0時時:10011保保持持2）CP變?yōu)楦唠娖揭院螅鹤優(yōu)楦唠娖揭院螅?10保保持持假設此時假設此時J=1、K=0，則經(jīng)過門，則經(jīng)過門G3、 G4的傳輸延遲時的傳輸延遲時間后間后P=0、P=1，這并不能使觸發(fā)器，這并不能使觸發(fā)器Q端發(fā)生變化。端發(fā)生變化。01100111B門的輸入變?yōu)殚T的輸入變?yōu)?, 1，則，則，Q=0;Q=1;由于由于G3、G4的傳輸延遲時的傳輸延遲時間大于間大于SR鎖鎖存器的翻轉(zhuǎn)時存器的翻轉(zhuǎn)時間，先討論間，先討論CP的變化對的變

43、化對SR鎖存器的鎖存器的影響：影響：結論：觸發(fā)器的狀態(tài)結論：觸發(fā)器的狀態(tài)Q保持。保持。3）CP下降沿下降沿時刻：時刻：1門門B、B的輸出的輸出立即變?yōu)榱⒓醋優(yōu)?， Q由由0變變1 。100這是因為這是因為G3的的傳輸延遲時間傳輸延遲時間較長，使得較長，使得P由由0變變1來得比來得比B的的1變變0晚晚。0010010114) CP下降沿后下降沿后: 在經(jīng)過在經(jīng)過G3、 G4的傳輸延遲的傳輸延遲P和和P都變?yōu)楦唠娖蕉甲優(yōu)楦唠娖胶?，觸發(fā)器的狀態(tài)后，觸發(fā)器的狀態(tài)保持保持。因此，該觸發(fā)器是真正的。因此，該觸發(fā)器是真正的邊沿觸發(fā)器。邊沿觸發(fā)器。01邏輯符號：邏輯符號：CPJ KQQ* 0 00 01 01

44、 00 10 11 11 101010101Q011100101J1KC1QQJCLKCLKKQ10Q表表5.5.2 特性表特性表二、邊沿觸發(fā)方式的動作特點二、邊沿觸發(fā)方式的動作特點 觸發(fā)器的次態(tài)僅取決于時鐘信號的觸發(fā)器的次態(tài)僅取決于時鐘信號的上升沿或上升沿或下降沿下降沿到達時輸入的邏輯狀態(tài)，而之前之后輸入到達時輸入的邏輯狀態(tài)，而之前之后輸入信號的變化對觸發(fā)器的狀態(tài)沒有影響。信號的變化對觸發(fā)器的狀態(tài)沒有影響。例例1、邏輯電路和輸入信號如圖所示，畫出觸發(fā)邏輯電路和輸入信號如圖所示，畫出觸發(fā)器器Q端的波形。觸發(fā)器的初態(tài)為端的波形。觸發(fā)器的初態(tài)為0。DCLKC11DQQCLKDQ例例2、 D觸發(fā)器觸

45、發(fā)器應用舉例應用舉例-四路優(yōu)先判決電路。四路優(yōu)先判決電路。發(fā)光二極管發(fā)光二極管Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1KHZ+5V74LS17574175：四：四D型觸發(fā)器型觸發(fā)器,互補輸出互補輸出,共直接清除共直接清除題題5.28Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1KHZ+5V74LS175000011111四個發(fā)光四個發(fā)光二極管均二極管均不亮不亮 !等待有人等待有人啟動按鈕啟動按鈕賽前先清零賽前先清零Q3Q4Q2Q1Q4Q3Q1Q2D1D2D3D4CLR1KHZ+5V74LS1751001 2 號選手號選手搶答成功搶答成功 時鐘的頻時鐘的頻率率越高越高，

46、區(qū)，區(qū)分選手按鍵分選手按鍵先后的分辨先后的分辨率就率就越高越高。這時其它按鈕被這時其它按鈕被按下也沒反應。按下也沒反應。 5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法5.6.1 5.6.1 觸發(fā)器按邏輯功能的分類觸發(fā)器按邏輯功能的分類 按照邏輯功能的不同特點按照邏輯功能的不同特點,通常將通常將時鐘觸發(fā)器時鐘觸發(fā)器分為分為SR觸發(fā)器、觸發(fā)器、JK觸發(fā)器、觸發(fā)器、T觸發(fā)器、觸發(fā)器、D觸發(fā)器觸發(fā)器等幾種類型。等幾種類型。一、一、SR觸發(fā)器觸發(fā)器 凡在時鐘作用下邏輯功能凡在時鐘作用下邏輯功能符合下列特性表規(guī)定的邏輯功符合下列特性表規(guī)定的邏輯功能者，都叫能者，都叫SR觸發(fā)器。觸發(fā)器。

47、S RQQ*0 00 00 10 11 01 01 11 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1不定不定 表中已默認時鐘信號存在。表中已默認時鐘信號存在。表表5.6.1 SR觸發(fā)器的觸發(fā)器的特性表特性表 SR觸發(fā)器的觸發(fā)器的特性方程特性方程：Q RS 00 01 11 10010 1 X 01 1 X 0Q*SR觸發(fā)器的觸發(fā)器的狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖：0*RSQRSQ（約束條件約束條件）QRS01011000、1000、01二、二、JK觸發(fā)器觸發(fā)器 凡在時鐘作用下邏輯功能符合下列特性表規(guī)定凡在時鐘作用下邏輯功能符合下列特性表規(guī)定的邏輯功能者，都叫的邏輯功能者，都叫JK觸發(fā)器。

48、觸發(fā)器。J KQQ*0 00 00 10 11 01 01 11 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 0JK觸發(fā)器的觸發(fā)器的特性方程特性方程： Q*= JQ+ KQQ JK 00 01 11 100100011011Q*JK觸發(fā)器的觸發(fā)器的狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖:表表5.6.2 JK觸發(fā)器的觸發(fā)器的特性表特性表QJK0110、1101、1100、0100、10三、三、T 觸發(fā)器觸發(fā)器 在某些應用場合下，需要這樣一種邏輯功能的在某些應用場合下，需要這樣一種邏輯功能的觸發(fā)器，當控制信號觸發(fā)器，當控制信號T=1時，每來一個時，每來一個CLK脈沖其脈沖其狀態(tài)翻轉(zhuǎn)一次狀態(tài)翻轉(zhuǎn)一

49、次；而當；而當T=0時，不管有無時，不管有無CLK脈沖，脈沖，觸發(fā)器狀態(tài)保持不變觸發(fā)器狀態(tài)保持不變。具備這種邏輯功能的觸發(fā)器。具備這種邏輯功能的觸發(fā)器叫做叫做T觸發(fā)器。觸發(fā)器。T 觸發(fā)器觸發(fā)器特性表特性表： T Q Q* 0 0 1 1 0 1 0 1 0 1 1 001T=1T=1T=0T=0Q*= Q Q*= QT 觸發(fā)器觸發(fā)器狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖:T 0 1 QQ*QT 觸發(fā)器觸發(fā)器特性表特性表:T觸發(fā)器的觸發(fā)器的邏輯符號邏輯符號: :QTQTQ*T T觸發(fā)器的觸發(fā)器的特性方程特性方程：C1QQ1K1JTCLK C1QQT1TCLKCLKQTQT*Q當當T接固定高電平時，接固定高電平時，

50、 Q*= Q有時也把這種接法的觸發(fā)器叫做有時也把這種接法的觸發(fā)器叫做T觸發(fā)器觸發(fā)器。四、四、D 觸發(fā)器觸發(fā)器 凡在時鐘信號作用下邏輯功能符合下表特性所規(guī)凡在時鐘信號作用下邏輯功能符合下表特性所規(guī)定的邏輯功能者，叫做定的邏輯功能者，叫做D觸發(fā)器。觸發(fā)器。DQQ*001101010011D觸發(fā)器的觸發(fā)器的特性方程特性方程： Q*=D表表5.6.4 D觸發(fā)器的觸發(fā)器的特性表特性表D觸發(fā)器的觸發(fā)器的狀態(tài)轉(zhuǎn)換圖：狀態(tài)轉(zhuǎn)換圖：QD0110015.6.2 5.6.2 觸發(fā)器的電路結構和邏輯觸發(fā)器的電路結構和邏輯功能、觸發(fā)方式的關系功能、觸發(fā)方式的關系 觸發(fā)器的邏輯功能：觸發(fā)器的邏輯功能：是指觸發(fā)器的次態(tài)和現(xiàn)

51、是指觸發(fā)器的次態(tài)和現(xiàn)態(tài)及輸入信號之間在穩(wěn)態(tài)下的邏輯關系。態(tài)及輸入信號之間在穩(wěn)態(tài)下的邏輯關系。 同一邏輯功能的觸發(fā)器可以用不同的電路結構同一邏輯功能的觸發(fā)器可以用不同的電路結構實現(xiàn)；實現(xiàn)； 同一種電路結構形式可以接成不同邏輯功能的同一種電路結構形式可以接成不同邏輯功能的觸發(fā)器。觸發(fā)器。 觸發(fā)器的電路結構形式和邏輯功能是兩個不觸發(fā)器的電路結構形式和邏輯功能是兩個不同的概念，二者沒有固定的對應關系。同的概念，二者沒有固定的對應關系。一、電路結構和邏輯功能一、電路結構和邏輯功能二、電路結構和觸發(fā)方式二、電路結構和觸發(fā)方式 電路的觸發(fā)方式由電路的結構形式?jīng)Q定，因電路的觸發(fā)方式由電路的結構形式?jīng)Q定，因此，

52、電路結構形式與觸發(fā)方式之間有固定的對應此，電路結構形式與觸發(fā)方式之間有固定的對應關系。關系。例如：例如：JK觸發(fā)器觸發(fā)器1. 當當J=0、K=0時，具有保持功能；時，具有保持功能；2. 當當J=1、K=1時，具有翻轉(zhuǎn)功能；時，具有翻轉(zhuǎn)功能；3. 當當J=0、K=1時，具有復位功能；時，具有復位功能；4. 當當J=1、K=0時，具有置位功能。時，具有置位功能。 因此，因此，JK觸發(fā)器的邏輯功能最強觸發(fā)器的邏輯功能最強，用，用 JK觸發(fā)器可以轉(zhuǎn)換成其他多種觸發(fā)器。觸發(fā)器可以轉(zhuǎn)換成其他多種觸發(fā)器。觸發(fā)器邏輯功能的相互轉(zhuǎn)換觸發(fā)器邏輯功能的相互轉(zhuǎn)換一、一、JK觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成D觸發(fā)器觸發(fā)器C1Q

53、Q1K1JCLKCLKD1QJQKQ*K= DJ=DQ * = D二、二、JK觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成T觸發(fā)器觸發(fā)器C1C1QQ1K1JTCLKCLKQJQK*QJ=K=TQTQT*Q三、三、D觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成T 觸發(fā)器觸發(fā)器C1C1QQ1DCLKCLKQ * = DD=QQ*Q *5.7 觸發(fā)器的動態(tài)特性觸發(fā)器的動態(tài)特性 為了保證觸發(fā)器能正常、可靠地工作，為了保證觸發(fā)器能正常、可靠地工作，有必要分析它們的有必要分析它們的動態(tài)翻轉(zhuǎn)動態(tài)翻轉(zhuǎn)過程，即過程，即輸入信輸入信號號和和時鐘信號時鐘信號的作用時間以及它們在時間上的作用時間以及它們在時間上的相互配合應滿足一定的要求。的相互配合應滿足一

54、定的要求。 這些要求表現(xiàn)在對這些要求表現(xiàn)在對建立時間建立時間、保持時間保持時間、時鐘信號的寬度和最高工作頻率時鐘信號的寬度和最高工作頻率的限制上。的限制上。5.7 觸發(fā)器的動態(tài)特性觸發(fā)器的動態(tài)特性5.7.1 SR鎖存器的動態(tài)特性鎖存器的動態(tài)特性一、輸入信號寬度一、輸入信號寬度tPLH=tpd設所有門電路的平均傳輸延遲時間相等設所有門電路的平均傳輸延遲時間相等,用用tpd表示。表示。pd2t必須大于的寬度和WDDtRS二、傳輸延遲時間二、傳輸延遲時間 從輸入信號到達起，從輸入信號到達起，到輸出端新狀態(tài)穩(wěn)定地建到輸出端新狀態(tài)穩(wěn)定地建立起來為止，所經(jīng)過的時立起來為止，所經(jīng)過的時間為間為SR鎖存器鎖存

55、器的傳輸延的傳輸延遲時間。遲時間。tPHL=2tpd圖圖5.7.1 SR鎖存器的電路與動態(tài)波形鎖存器的電路與動態(tài)波形5.7.2 電平觸發(fā)電平觸發(fā)SR觸發(fā)器的動態(tài)特性觸發(fā)器的動態(tài)特性一、輸入信號寬度一、輸入信號寬度要求要求S（或（或R）和）和CP同時為高電平的時間同時為高電平的時間應滿足：應滿足： tw（SCP）2tpd圖圖5.7.2同步同步RS觸發(fā)器的電路和動態(tài)波形觸發(fā)器的電路和動態(tài)波形pd2t的寬度必須大于和DDRSCPRRCPSSDD,二、傳輸延遲時間二、傳輸延遲時間tPLH=2tpd 、tPHL=3tpd 5.7.3 主從觸發(fā)器的動態(tài)特性主從觸發(fā)器的動態(tài)特性一、建立時間：一、建立時間： 為保證為保證CLK下降沿到達時主下降沿到達時主觸發(fā)器