數(shù)字電子技術(shù)基礎(chǔ)3

1、第三章 組合邏輯電路中南大學信息科學與工程學院第三章 組合邏輯電路3.1 3.1 概述概述3.2 3.2 組合邏輯電路的分析組合邏輯電路的分析3.3 3.3 組合邏輯電路的設(shè)計組合邏輯電路的設(shè)計3.4 3.4 若干常用組合邏輯電路及其應用若干常用組合邏輯電路及其應用第三章 組合邏輯電路中南大學信息科學與工程學院3.1 概述概述一、定義一、定義電路任意時刻的輸出信號僅取決于該時刻的電路任意時刻的輸出信號僅取決于該時刻的輸輸入信號入信號，與輸入信號作用前，與輸入信號作用前電路的狀態(tài)電路的狀態(tài)無關(guān)。無關(guān)。輸入邏輸入邏輯變量輯變量組合邏輯電路組合邏輯電路a1any1y2yma2輸出邏輸出邏輯變量輯變量

2、第三章 組合邏輯電路中南大學信息科學與工程學院Y1=f1(a1,a2an)Y2=f2(a1,a2an).Ym=fm(a1,a2an)Y=F(A)二、邏輯功能的描述二、邏輯功能的描述第三章 組合邏輯電路中南大學信息科學與工程學院3.2 組合邏輯電路的分析方法組合邏輯電路的分析方法通過分析找出電通過分析找出電路的邏輯功能路的邏輯功能已知邏輯電路已知邏輯電路列出真值表列出真值表或功能表或功能表適當?shù)幕嗊m當?shù)幕喤c變換與變換寫出邏輯表達式寫出邏輯表達式 分析其邏輯功能分析其邏輯功能 第三章 組合邏輯電路中南大學信息科學與工程學院例例1：試分析下列組合邏輯電路的功能：試分析下列組合邏輯電路的功能：=1

3、=1ABCYCBAY . 12. 2. 列真值表列真值表A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 13.3. 分析邏輯功能分析邏輯功能奇偶校驗器：奇偶校驗器：A、B、C中有奇數(shù)個中有奇數(shù)個“1”，輸，輸出為出為“1”；A、B、C中有偶數(shù)個中有偶數(shù)個“1”，輸，輸出為出為“0”；01101001第三章 組合邏輯電路中南大學信息科學與工程學院例例2 2：組合電路如圖所示，分析該電路的邏輯功能。組合電路如圖所示，分析該電路的邏輯功能。解：（1）由邏輯圖逐級寫出邏輯表達式。為了寫表達式方便，）由邏輯圖逐級寫出邏輯表達式。為了寫表達式方便，借助中間變量借助

4、中間變量P。第三章 組合邏輯電路中南大學信息科學與工程學院（2）化簡與變換：）化簡與變換： （3）由表達式列出真值表。）由表達式列出真值表。（4）分析邏輯功能）分析邏輯功能 ： 當當A、B、C三個變量不一致時，三個變量不一致時， 電路輸出為電路輸出為“1”，所以這個電路，所以這個電路 稱為稱為“不一致電路不一致電路”。例例3：試分析下列組合邏輯電路的功能：試分析下列組合邏輯電路的功能)(301201101001DAADAADAADAASY1&1YA1A0D0D1D2D3S111第三章 組合邏輯電路中南大學信息科學與工程學院YA1 A0S1 00 0 00 0 10 1 00 1 1D0

5、D1D2D3)(301201101001DAADAADAADAASY 四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器YA1A0D0SD1D2D3數(shù)據(jù)輸出端數(shù)據(jù)輸出端地址輸入端地址輸入端數(shù)據(jù)輸入端數(shù)據(jù)輸入端選通端選通端(使能端、使能端、控制端控制端)：低電平：低電平有效有效 八選一數(shù)據(jù)選擇器八選一數(shù)據(jù)選擇器YA1A0D0SD1D2D3D4D5D6D7A2第三章 組合邏輯電路中南大學信息科學與工程學院八選一數(shù)據(jù)選擇器功能表八選一數(shù)據(jù)選擇器功能表 0 D0 D1 D2 D3 D4 D5 D6 D7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 0 0 0 0

6、0 0 0 0YA2 A1 A0S第三章 組合邏輯電路中南大學信息科學與工程學院3.3 組合邏輯電路的設(shè)計（綜合）組合邏輯電路的設(shè)計（綜合）按照給定具體的邏輯問題設(shè)計出最按照給定具體的邏輯問題設(shè)計出最簡單的邏輯電路簡單的邏輯電路邏輯抽象邏輯抽象 適當?shù)幕嗊m當?shù)幕喤c變換與變換寫出邏輯寫出邏輯表達式表達式列出真值表列出真值表或功能表或功能表選擇合適的選擇合適的器件實現(xiàn)器件實現(xiàn)畫出其畫出其電路圖電路圖1、確定輸入、輸出邏輯變量的個數(shù)、確定輸入、輸出邏輯變量的個數(shù)2、確定輸入、輸出邏輯變量的含義、確定輸入、輸出邏輯變量的含義3、根據(jù)邏輯關(guān)系列出真值表或功能表、根據(jù)邏輯關(guān)系列出真值表或功能表1、SS

7、I的設(shè)計的設(shè)計2、MSI的設(shè)計的設(shè)計3、PLD的設(shè)計的設(shè)計第三章 組合邏輯電路中南大學信息科學與工程學院例例1：試設(shè)計一個多數(shù)表決電路（三人表決電路）：試設(shè)計一個多數(shù)表決電路（三人表決電路）輸入邏輯變量輸入邏輯變量 A、B、C 1 ： 同意同意 0： 不同意不同意輸出邏輯變量輸出邏輯變量Z： 1 ： 通過通過 0 ：不通過：不通過1、邏輯抽象、邏輯抽象ABCZ0000010100111001011101112、列出真值表、列出真值表3、寫出邏輯表達式、寫出邏輯表達式ABCCABCBABCAZ00010111第三章 組合邏輯電路中南大學信息科學與工程學院4、適當?shù)幕喤c變換、適當?shù)幕喤c變換AB

8、CCABCBABCAZ11100100Z0A10001101BC1 1）SSI實現(xiàn)（與非門）實現(xiàn)（與非門）5、選擇合適的器件實現(xiàn)，畫出電路圖、選擇合適的器件實現(xiàn)，畫出電路圖BCACAB&ABCZ 2）MSI實現(xiàn)（實現(xiàn)（四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器）)(301201101001DAADAADAADAASY301201101001DAADAADAADAAYS令令 =0ABCCABCBABCAZ令令A1=A，A0=B，Y=Z010101AACAACAAY可得：可得：D0=0，D1=D2=C，D3=1 四選一數(shù)據(jù)選擇器四選一數(shù)據(jù)選擇器YA1A0D0SD1D2D3ZBCA1第三章 組合邏輯電

9、路中南大學信息科學與工程學院例例2 2：設(shè)計一個將余設(shè)計一個將余3碼變換成碼變換成8421BCD碼的碼的組合邏輯電路。組合邏輯電路。解：解：（1）根據(jù)題目要求，列出真值表）根據(jù)題目要求，列出真值表第三章 組合邏輯電路中南大學信息科學與工程學院（2）用卡諾圖進行化簡。（注意利用無關(guān)項）用卡諾圖進行化簡。（注意利用無關(guān)項）第三章 組合邏輯電路中南大學信息科學與工程學院（3）由邏輯表達式）由邏輯表達式 畫出邏輯圖。畫出邏輯圖。第三章 組合邏輯電路中南大學信息科學與工程學院3.4 若干常用的組合邏輯電路若干常用的組合邏輯電路 制成標準化的中規(guī)模集制成標準化的中規(guī)模集成電路產(chǎn)品成電路產(chǎn)品編碼器、譯碼器、

10、數(shù)編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)值比較據(jù)選擇器、數(shù)值比較器、加法器、函數(shù)發(fā)器、加法器、函數(shù)發(fā)生器、奇偶校驗器生器、奇偶校驗器3.4.1 編碼器編碼器將不同的事物用二進制將不同的事物用二進制代碼表示的電路代碼表示的電路 一、普通編碼器一、普通編碼器I08線線3線編碼器線編碼器I1I2I3I4I5I6Y2I7Y1Y0第三章 組合邏輯電路中南大學信息科學與工程學院 1 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0

11、1Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7輸輸 出出 輸輸 入入8線線3線編碼器功能表線編碼器功能表Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I70 0 00 0 1 0 1 00 1 11 0 01 0 11 1 01 1 1第三章 組合邏輯電路中南大學信息科學與工程學院Y2=I4+I5+I6+I7Y1=I2+I3+I6+I7Y0=I1+I3+I5+I7111I7I6I5I4I3I2I1I0第三章 組合邏輯電路中南大學信息科學與工程學院 輸輸 入入輸輸 出出I0 I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y01 0 0

12、0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 18線線3線優(yōu)先編碼器功能表線優(yōu)先編碼器功能表二、優(yōu)先編碼器二、優(yōu)先編碼器第三章 組合邏輯電路中南大學信息科學與工程學院三、功能擴展三、功能擴展 輸輸 入入輸輸 出出 I0 I1 I2 I3 I4 I5 I6 I7 S Y2 Y1 Y0 YEX YS 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 0 0 1 1 1

13、1 1 0 0 1 1 1 1 0 0 1 1 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 0 1 0 1 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 0 0 0 1四、中規(guī)模集成編碼器四、中規(guī)模集成編碼器1、8線線3線優(yōu)先編碼器（線優(yōu)先編碼器（74LS148）8線線3線優(yōu)先編碼器線優(yōu)先編碼器 74LS148 0I1I2I3I4I5I6I7IS2Y1Y0YEXYSY1 1 0 0 1 1 1 1 01 0 0 0 10 0 1 1 0 0 0 1 00 0 1 0 10

14、0 0 1 0 1 1 1 11 1 1 1 11 1 1 1 1 1 1 1 01 1 1 1 0 為選通端為選通端： =1編碼器禁止工作；編碼器禁止工作； =0編碼器正常工作編碼器正常工作SSS 為無編碼信號輸入端：為無編碼信號輸入端： =1，有編碼信號輸入；，有編碼信號輸入； =0，電路工作但無編碼，電路工作但無編碼信號輸入信號輸入SYSYSY 為編碼輸出信號有效端：為編碼輸出信號有效端： =0，電路工作且有編碼輸入；，電路工作且有編碼輸入； =1，編碼輸出信號無效，編碼輸出信號無效EXYEXYEXY2、二、二十進制優(yōu)先編碼器（十進制優(yōu)先編碼器（74LS147）二二十進制優(yōu)先編碼器十進制

15、優(yōu)先編碼器 74LS1470I1I2I3I4I5I6I7I2Y1Y0Y3Y8I9I第三章 組合邏輯電路中南大學信息科學與工程學院例：例：設(shè)計一個鍵控設(shè)計一個鍵控8421BCD8421BCD碼編碼器。碼編碼器。SSSSSSSSSS10V1k10D7CCC86B52A493第三章 組合邏輯電路中南大學信息科學與工程學院（2）由真值表寫出各輸出的邏輯表達式為：）由真值表寫出各輸出的邏輯表達式為：9898SSSSA76547654SSSSSSSSB解：（解：（1 1）列出真值表：）列出真值表：975319753176327632SSSSSSSSSSDSSSSSSSSC第三章 組合邏輯電路中南大學信息科

16、學與工程學院98SSA7654SSSSB 975317632SSSSSDSSSSC重新整理得：重新整理得：（3 3）由表達式畫）由表達式畫 出邏輯圖：出邏輯圖：SSSSSSSSSS0123456789VCC1k10&A&BC&D&第三章 組合邏輯電路中南大學信息科學與工程學院（4 4）增加）增加控制使能標志控制使能標志GS ：當按下當按下S0S9任意一個鍵時，任意一個鍵時，GS=1表示有信號輸入；表示有信號輸入；當當S0S9均沒均沒按下時，按下時，GS=0表示沒有信號表示沒有信號輸入。輸入。SSSSSSSSSS0123456789ABCDGS&1VCC1

17、k10第三章 組合邏輯電路中南大學信息科學與工程學院3.4.2 譯碼器譯碼器將二進制代碼譯成對應的輸出的將二進制代碼譯成對應的輸出的高、低電平信號的電路高、低電平信號的電路 ；是編碼；是編碼的反操作的反操作一、二進制譯碼器一、二進制譯碼器A03線線8線譯碼器線譯碼器A1A2Y3Y4Y5Y6Y2Y7Y1Y0二進制二進制譯碼器譯碼器 二二十進制譯碼器十進制譯碼器顯示譯碼器顯示譯碼器1、原理圖、原理圖第三章 組合邏輯電路中南大學信息科學與工程學院輸輸 入入輸輸 出出A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1

18、 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 3線線8線譯碼器真值表線譯碼器真值表0120AAAY 0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY 0127AAAY A03線線8線譯碼器線譯碼器A1A22、中規(guī)模集成、中規(guī)模集成3線線8線譯碼器線譯碼器（74LS138）7Y6Y5Y4Y3Y2Y1Y0YS13

19、S2S 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 0 1 0 1 0 0 1 1 1 1 1 0 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1第三章 組合邏輯電路中南大學信息科學與工程學院第三章 組合邏輯電路中南大學信息科學與工程學院3、譯碼器設(shè)計組合邏輯函數(shù)、譯碼器設(shè)計組合邏輯函數(shù)推論推論1：3線線8線譯碼器輔以適當門電路可實現(xiàn)任何線譯碼器輔以適當門電路可實現(xiàn)任何三變量的多輸出邏輯函數(shù)三變量的多輸出邏輯函數(shù)推論推論2：n線線2n線譯碼器輔以適當門電路

20、可實現(xiàn)任何線譯碼器輔以適當門電路可實現(xiàn)任何n變量的多輸出邏輯函數(shù)變量的多輸出邏輯函數(shù)第三章 組合邏輯電路中南大學信息科學與工程學院例如：試利用例如：試利用3線線8線譯碼器線譯碼器74LS138設(shè)計多輸出的組合邏輯函數(shù)設(shè)計多輸出的組合邏輯函數(shù)CBABCACAZ1CBABAZ2CBABCACABCBAZ16543mmmm6543mmmmCBABAZ2532mmmA03線線8線譯碼器線譯碼器A1A27Y6Y5Y4Y3Y2Y1Y0YS13S2SABC1&Z1Z2第三章 組合邏輯電路中南大學信息科學與工程學院二、二、 中規(guī)模集成二中規(guī)模集成二十進制譯碼器（十進制譯碼器（74LS42）&Y

21、4Y5Y6Y73&2&Y0&Y1YY9Y&Y8&13012A11AA1A1111第三章 組合邏輯電路中南大學信息科學與工程學院二二十進制譯碼器十進制譯碼器A0A1A2中規(guī)模集成二中規(guī)模集成二十進制譯碼器十進制譯碼器（74LS42）邏輯示意）邏輯示意圖圖7Y6Y5Y4Y3Y2Y1Y0YA38Y9Y第三章 組合邏輯電路中南大學信息科學與工程學院三、顯示譯碼器三、顯示譯碼器1、七段字符顯示器、七段字符顯示器1）發(fā)光二極管（）發(fā)光二極管（LED）abcdefgD.P第三章 組合邏輯電路中南大學信息科學與工程學院共陰極驅(qū)動：共陰極驅(qū)動： a b c d e f g

22、 dp0Ra1第三章 組合邏輯電路中南大學信息科學與工程學院共陽極驅(qū)動：共陽極驅(qū)動：0 a b c d e f g dp+5VRRa+5V1第三章 組合邏輯電路中南大學信息科學與工程學院abcdefg2、BCD七段顯示譯碼器七段顯示譯碼器BCD七七段段顯顯示示譯譯碼碼器器A3A1A2A0abcdefg0000000100100011第三章 組合邏輯電路中南大學信息科學與工程學院輸輸 入入輸輸 出出A3 A2 A1 A0Ya Yb Yc Yd Ye Yf Yg 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0

23、0 0 1 0 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1BCD七段顯示譯碼器七段顯示譯碼器真值表真值表第三章 組合邏輯電路中南大學信息科學與工程學院3、中規(guī)模集成、中規(guī)模集成BCD七段顯示譯碼器七段顯示譯碼器(74LS48)A0 BCD七段顯示譯碼器七段顯示譯碼器A1A2YeYdYcYbYfYaYgA3LT RBIRBOBI /試燈端：為試燈端：為“0

24、”時，顯時，顯示器全亮，顯示示器全亮，顯示 “8”滅零輸入端：為滅零輸入端：為“0”時且時且A3A2A1A0=0000，顯示器全滅，顯示器全滅，不顯示，不顯示 “0”滅燈輸入端：為滅燈輸入端：為“0”時時顯示器全滅顯示器全滅滅零輸出端：滅零輸入端為滅零輸出端：滅零輸入端為“0”時且時且A3A2A1A0=0000，輸，輸出為出為“0”第三章 組合邏輯電路中南大學信息科學與工程學院4、74LS48的應用的應用第三章 組合邏輯電路中南大學信息科學與工程學院3.4.3 加法器加法器二進制之間的算術(shù)運算都是化做二進制之間的算術(shù)運算都是化做若干步加法運算進行，因此加法若干步加法運算進行，因此加法器是構(gòu)成算

25、術(shù)運算器（器是構(gòu)成算術(shù)運算器（AU）的）的基本單元基本單元一、一、1位加法器位加法器1、半加器、半加器不考慮來自低位的進位將不考慮來自低位的進位將兩個二進制相加兩個二進制相加HAABSCO輸 入輸出 A BS CO 0 0 0 1 1 0 1 10 01 01 00 1BABABASCO=AB第三章 組合邏輯電路中南大學信息科學與工程學院BABABASCO=AB=1&ABSCOHA第三章 組合邏輯電路中南大學信息科學與工程學院2、全加器、全加器考慮來自低位的進位，將考慮來自低位的進位，將兩個二進制數(shù)和來自低位兩個二進制數(shù)和來自低位的進位的進位3個數(shù)相加個數(shù)相加FAABSCO輸 入輸出

26、A B CI S CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 01 01 00 1CI1 00 10 11 1ABCICIBACIBACIBASABCICIABCIBABCIACO第三章 組合邏輯電路中南大學信息科學與工程學院S0A10001101BCI1ABCICIBACIBACIBAS11110000)()(BCICIBACIBCIBA)()(CIBACIBACIBA第三章 組合邏輯電路中南大學信息科學與工程學院CO0A10001101BCI1ABCICIABCIBABCIACO11110000CIBAABCIBAABCIBAB

27、CIAAB)()(第三章 組合邏輯電路中南大學信息科學與工程學院CIBAABCO)(CIBAS第三章 組合邏輯電路中南大學信息科學與工程學院二、多位加法器二、多位加法器1、串行進位加法器、串行進位加法器A3A2A1A0+B3B2B1B0=C4S3S2S1S0C4C3C2C1C0第三章 組合邏輯電路中南大學信息科學與工程學院2、超前進位加法器、超前進位加法器Si直接由直接由Ai與與Bi構(gòu)成，不由各進位信號產(chǎn)生，構(gòu)成，不由各進位信號產(chǎn)生，可提高運算速度可提高運算速度iiiiCIBASiiiiiiCIBABACO)(iiiBAG 定義進位生成函數(shù)iiiBAP進位傳送函數(shù))(00011111CIPGP

28、CIBAS000000CIPCIBAS第三章 組合邏輯電路中南大學信息科學與工程學院)()()(001011200011211122222CIPPGPGPCIPGPGPCIPGPCIBAS)(001201212233CIPPPGPPGPGPS0012301231232334CIPPPPGPPPGPPGPGCO第三章 組合邏輯電路中南大學信息科學與工程學院三、中規(guī)模集成四位超前進位全加器三、中規(guī)模集成四位超前進位全加器 （74LS283，74LS83）四位超前進位全加器四位超前進位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0 0 1 0 1 1 0 1 0 0 0 1 1 1

29、1 0 0 1 1 0 1 1 0 0 0 1 0 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 0第三章 組合邏輯電路中南大學信息科學與工程學院1、構(gòu)成全減器、構(gòu)成全減器X3X2X1X0-Y3Y2Y1Y0=X3X2X1X0+-Y3Y2Y1Y0補碼101230123YYYYXXXX四、中規(guī)模集成四位超前進位全加器的應用四、中規(guī)模集成四位超前進位全加器的應用D為減法符號位D=1時，結(jié)果為正D0時，結(jié)果為負第三章 組合邏輯電路中南大學信息科學與工程學院四位超前進位全加器四位超前進位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0X3 X2 X1X0T3 T2 T1 T0

30、 Y3Y2Y1Y011111D 1 0 0 1 0 1 1 11 0 0 1 0 0 0 1 1 0 1 1 1 0 1 1 0 0第三章 組合邏輯電路中南大學信息科學與工程學院2、構(gòu)成全加、構(gòu)成全加/全減器全減器U=0，做加法，做加法 Bi=YiU=1，做，做減減法法 Bi=YiUYiBiAi=XiCOUDCI=UTi=Si輸入輸入輸出輸出第三章 組合邏輯電路中南大學信息科學與工程學院四位超前進位全加器四位超前進位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0X3 X2 X1X0T3 T2 T1 T0 Y3Y2Y1Y0=1 =1 =1 =1UD=1第三章 組合邏輯電路中南大學

31、信息科學與工程學院3、設(shè)計組合邏輯電路、設(shè)計組合邏輯電路例如、試設(shè)計一個代碼轉(zhuǎn)換電路，將例如、試設(shè)計一個代碼轉(zhuǎn)換電路，將8421 BCD碼轉(zhuǎn)換為碼轉(zhuǎn)換為余余3碼碼。Y3Y2Y1Y0=DCBA+0011第三章 組合邏輯電路中南大學信息科學與工程學院四位超前進位全加器四位超前進位全加器A3A2A1A0B3B2B1B0CICOS3S2S1S0Y3 Y2 Y1 Y0D C B A 0 0 1 1 0第三章 組合邏輯電路中南大學信息科學與工程學院3.4.4 數(shù)值比較器數(shù)值比較器比較兩個二進制數(shù)的比較兩個二進制數(shù)的大小的邏輯電路大小的邏輯電路一、一、1位數(shù)值比較器位數(shù)值比較器輸 入 輸 出 A BY(AB) Y(A=B) Y(AB) Y(A=B) Y(AB3100A3=B3A2B2100A3=B3A2=B2 A1B1100A3=B3A2=B2 A1=B1A0B0100A3=B3A2=B2 A1=B1 A0=B0010A3=B3A2=B2A1=B1 A0B0001A3=B3A2=B2 A1B1 001A3=B3A2B2001A3B)Y(A=B)Y(AB)I(AB)第三章 組合邏輯電路中南大學信息科學與工程學院 74LS14874LS148擴展為擴展為1616線線-4-