一種LED數(shù)碼管顯示控制器的VHDL設(shè)計

1、設(shè)計與制造一種L ED數(shù)碼管顯示控制器的V HDL設(shè)計鄔楊波1,李小海2(11寧波大學(xué)信息科學(xué)與工程學(xué)院,浙江寧波315211;21江東區(qū)科學(xué)技術(shù)局,浙江寧波315040摘要:本文給出了一種L ED數(shù)碼管顯示控制器的設(shè)計。該顯示控制器具有三線串行接口、多種工作模式;可以最多控制8位7段L ED數(shù)碼管的顯示或者64個單獨的發(fā)光二極管;利用數(shù)控脈寬調(diào)制電路實現(xiàn)32級灰度控制。用V HDL描述了整個設(shè)計,并在Altera公司的EPF10K10LC84 -3器件實現(xiàn)了該數(shù)碼管顯示控制器。關(guān)鍵詞:L ED數(shù)碼管;V HDL;FL EX10K;顯示控制中圖分類號:TN364+11文獻(xiàn)標(biāo)識碼:A文章編號:1

2、008-0147(200302-30-05 Design of7-Segment Numeric L ED Display Driver by VH DLWU Yang-bo1,L I Xiao-hai2(1.Faculty of Inf orm ation S&T,N i ngbo U niversity,N i ngbo Zhejiang,315211;2.N i ngbo Jiangdong S&T B ureau,N i ngbo Zhejiang,315040,Chi naAbstract:A design of7-segment numeric L ED displ

3、ay driver is proposed.The display driver with3 -wire serial interface and several work modes can drive8bits7-segment numeric L EDs display in2 dividually(or64L EDs.32level control of grey scale is provided with a pulse-width modulatr.The structure of the driver is expressed in V HDL,and it is implem

4、ented in EPF10K10LC84-3.K eyw ords:Numeric L ED;V HDL;FL EX10K;Display driver1引言發(fā)光二極管(L ED無論在工業(yè)生產(chǎn)、交通運輸、還是儀器儀表上都有廣泛的用途。不僅可以用來表示測量值,也可以用來表示系統(tǒng)的各種狀態(tài)。V HDL是一種面向設(shè)計、多層次的標(biāo)準(zhǔn)化硬件描述語言,并已經(jīng)被廣泛接受為描述、驗證和設(shè)計數(shù)字系統(tǒng)的最重要的標(biāo)準(zhǔn)語言之一1。V HDL使設(shè)計者可以不依賴馮諾依曼結(jié)構(gòu),即不僅僅是時序機的設(shè)計,而允許設(shè)計是真正并行的,從而為設(shè)計者提供了一種全新的數(shù)字系統(tǒng)的設(shè)計途徑。使用V HDL語言不只是意味著代碼的編寫,更是為了

5、便于建立層次結(jié)構(gòu)和元件結(jié)構(gòu)的設(shè)計。利用V HDL 編寫的電路模塊可被重復(fù)利用。故可以簡化設(shè)計者的設(shè)計工作,大大縮短設(shè)計時間,提高工作效率。本文利用V HDL語言對L ED數(shù)碼管控制器進(jìn)行設(shè)計和描述,并在Altera公司的EPF10K10LC84-3器件實現(xiàn)了該數(shù)碼管控制器。第31卷,第2期Vol.31,No.2微電子技術(shù)MICR OE L ECTR ONIC TECHN OLOG Y總第150期2003年4月收稿日期:20022082132L ED 數(shù)碼管控制器的總體結(jié)構(gòu)該L ED 數(shù)碼管顯示控制器具有同步串行接口,用三個端子(DIN 、CL K 、LOAD 與外接控制器相連接;能同時控制8位

6、共陰極數(shù)碼管或64個發(fā)光二極管。根據(jù)控制寄存器的內(nèi)容,該顯示控制器可以實現(xiàn)多種工作模式:睡眠模式、顯示測試模式、正常模式;實現(xiàn)掃描位數(shù)的控制:且利用數(shù)控脈寬調(diào)制電路實現(xiàn)32級灰度控制2;實現(xiàn)BCD 譯碼/不譯碼數(shù)字控制。在控制器內(nèi)部具有8×8雙口RAM 和一個控制寄存器組,均可獨立尋址,可在不需要重寫整個顯示器的情況下,對每位數(shù)字單獨控制并刷新,或改變工作狀態(tài)。此外,該控制器還提供復(fù)位信號。L ED 數(shù)碼管顯示控制器的總體結(jié)構(gòu)如圖1所示。該控制器由同步串行接口電路、地址譯碼器、8×8雙口RAM 、控制寄存器組、數(shù)控脈寬調(diào)制電路、動態(tài)掃描電路構(gòu)成 。圖1數(shù)碼管顯示控制器的總體

7、結(jié)構(gòu)圖同步串行接口電路:主要實現(xiàn)與外接微控制器的接口;地址譯碼器:對輸入的串行地址進(jìn)行地址譯碼:8×8雙口RAM :用于保存對應(yīng)數(shù)碼管的顯示內(nèi)容,每一個存儲單元均可單獨尋址,即對每位數(shù)字可以單獨控制并刷新;控制寄存器組:用于寄存顯示控制器的各個控制字;數(shù)控脈寬調(diào)制電路:用于實現(xiàn)對數(shù)碼管顯示的灰度控制:動態(tài)掃描電路:根據(jù)雙口RAM 、控制寄存器組中的內(nèi)容最終實現(xiàn)對數(shù)碼管的顯示控制。表1數(shù)據(jù)幀格式D15 D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0××××地址MSB數(shù)據(jù)L SB圖2數(shù)據(jù)傳送時序圖第2期鄔楊波,李小海:一種L

8、 ED 數(shù)碼管顯示控制器的VHDL 設(shè)計313顯示控制器各功能模塊的設(shè)計311同步串行接口電路同步串行接口電路由16位串入并出的移位寄存器構(gòu)成。在時鐘信號CL K 的上升沿串行數(shù)據(jù)從DIN 移入內(nèi)部的16位移位寄存器,以16位數(shù)據(jù)作為一個數(shù)據(jù)幀,數(shù)據(jù)幀的格式如表1所示;在信號Load 的上升沿將移位寄存器中D0D7的數(shù)據(jù)存入地址D8D11對應(yīng)的存儲單元中。數(shù)據(jù)傳送的時序圖如圖2所示。3128×8雙口RAM 和控制寄存器組8×8雙口RAM 電路結(jié)構(gòu)如圖3所示,主要由8個8位的寄存器及3-8的多路選擇器構(gòu)成。寄存器:用來作為構(gòu)成8×8雙口RAM 的基本存儲單元,帶有使

9、能端(EN 、鎖存端(LA TCH 和復(fù)位端(RST ;使能信號高電平有效,在使能信號有效時,利用鎖存信號的上升沿,將輸入數(shù)據(jù)鎖存。使能信號由4-16線地址譯碼器提供,雙口RAM 地址空間為:00000111。復(fù)位信號高電平有效,復(fù)位信號將寄存器清零 。圖38×8雙口RAM 電路多路選擇器:根據(jù)輸入的讀地址信號(rdaddr2.0將RAM 中的數(shù)據(jù)輸出。控制寄存器組由幾個于RAM 中相同的寄存器構(gòu)成,其使能信號由4-16線地址譯碼器提供,其地址空間為:10001111;由于控制寄存器組由5個寄存器組成,因此只占用其地址空間中的5個地址,余下3個保留?？刂萍拇嫫鞯妮敵鏊腿雱討B(tài)掃描電路,

10、決定顯示控制器的工作模式及功能。313數(shù)控脈寬調(diào)制電路這是一個輸出頻率不變的脈寬數(shù)控調(diào)制電路,其頻率決定數(shù)碼管的掃描頻率。此電路由可預(yù)置計數(shù)器、原碼/反碼變換電路和T 觸發(fā)器構(gòu)成其原理圖如圖4所示 。圖4數(shù)控脈寬調(diào)制電路原碼/反碼變換電路:將輸入的預(yù)置信號根據(jù)控制信號作相應(yīng)變換。datain4.0為五位預(yù)置數(shù)輸入信號;ct1為原碼/反碼變換電路的控制信號,當(dāng)ct1=0時輸出為原碼信號,當(dāng)ct1=1輸出為反碼信號?？深A(yù)置計數(shù)器:這是一個可預(yù)置的5位二進(jìn)制計數(shù)器;over 為計數(shù)溢出信號,load 預(yù)置數(shù)裝載信號。T 觸發(fā)器:每來一個時鐘脈沖輸出翻轉(zhuǎn)一次。所謂反碼,即對原來的二進(jìn)制數(shù)(原碼按位取反

11、,所得到的新的二進(jìn)制數(shù)為(2n -x ,這里n 是二進(jìn)制數(shù)的位數(shù),x 是原來的二進(jìn)制數(shù)?；蛘哒f,原碼加反碼等于該二進(jìn)制數(shù)的最大數(shù)2n 。例如,當(dāng)原碼為“10011”(十進(jìn)制19時,它的反碼為“01100”(十進(jìn)制12,原碼加反碼二者之和為“11111”(十進(jìn)制31。在5位的可預(yù)置計數(shù)器中,如果設(shè)預(yù)置數(shù)為原碼19,則計數(shù)器從19開始計數(shù),計數(shù)到溢出時,共計數(shù)了12個。若此時將預(yù)置數(shù)取反后重新裝載計數(shù),則取反后預(yù)置數(shù)為12,計數(shù)器從12開始計數(shù),計數(shù)到溢出時,共計數(shù)19個。兩次計數(shù)之和為31。不論預(yù)置數(shù)如何變化,兩次計數(shù)之和是不會改變的,這樣就保證了PWM 輸出的頻率恒定不變。圖4電路的工作原理是

12、:當(dāng)有脈沖輸入后,計數(shù)器從所預(yù)置的數(shù)開始計數(shù),計數(shù)滿時,計數(shù)器輸出32微電子技術(shù) over 產(chǎn)生一個正脈沖,接計數(shù)器的置數(shù)端Load ,使計數(shù)器重新裝載,同時經(jīng)T 觸發(fā)器產(chǎn)生PWM 輸出(使低電平變?yōu)楦唠娖?或使高電平變?yōu)榈碗娖?。PWM 輸出pout 同時反饋到原碼/反碼變換電路的控制端,使預(yù)置數(shù)在輸出pout 為低電平時為原碼,在高電平時為反碼。如果原碼代表輸出高電平(脈沖寬度的時間,則反碼就代表了輸出低電平的時間。這樣,在第一次溢出脈沖到來時,PWM 輸出高電平,計數(shù)器按原碼計數(shù),同時預(yù)置數(shù)由原碼變?yōu)榉创a,計數(shù)滿時達(dá)到所需的脈沖寬度,產(chǎn)生第二次溢出脈沖,PWM 輸出低電平,計數(shù)器按反碼計數(shù)

13、,同時預(yù)置數(shù)由反碼變?yōu)樵a,計數(shù)滿時完成一個PWM輸出的周期,產(chǎn)生第三次溢出脈沖,PWM 輸出高電平如此循環(huán)往復(fù),按預(yù)置數(shù)產(chǎn)生所需寬度的脈沖。預(yù)置數(shù)可以在任何時刻按需要改變,從而產(chǎn)生可變寬度的脈沖輸出,其頻率為:f =f <(2n +3(由于計數(shù)器的溢出信號采用同步輸出,故在每次利用溢出信號裝載預(yù)置數(shù)時會額外占用3個時鐘周期,因此輸出PWM 信號的頻率的計算作了修改。該電路仿真時序圖如圖5所示 。圖5 數(shù)控脈寬調(diào)制電路仿真時序圖圖6 顯示工作方式流程圖圖7數(shù)碼管動態(tài)掃描電路邏輯框圖314動態(tài)掃描電路該電路能夠根據(jù)控制寄存器的設(shè)定值完成各種模式的掃描顯示功能:根據(jù)設(shè)定值掃描1-8位數(shù)碼管,

14、根據(jù)設(shè)定值進(jìn)行睡眠模式(SHU TDOWN 、測試模式(TEST 、正常模式(NORMOL E 顯示;其工作流程如圖6所示。該電路由顯示狀態(tài)機、位選譯碼電路及顯示模式控制電路構(gòu)成,其結(jié)構(gòu)如圖7所示。顯示狀態(tài)機由一個?？勺兊挠嫈?shù)器構(gòu)成,對掃描時鐘進(jìn)行計數(shù),其計數(shù)輸出作為顯示狀態(tài),同時也作為雙口RAM 的讀地址。位選譯碼電路對顯示狀態(tài)機的輸出進(jìn)行位選譯碼,其輸出控制數(shù)碼管選通與否。顯示模式控制電路根據(jù)控制寄存器的內(nèi)容實現(xiàn)各種模式的顯示控制。動態(tài)掃描電路各信號功能及意義如下:(1reset 位復(fù)位信號,復(fù)位以后輸出信號seecodeout 為“0000-0000”,addrout =“000”。(2

15、clk 掃描時鐘信號,掃描頻率在1024-4096之間。(3shutdown 睡眠顯示模式控制信號,高電平有效。該信號有效時進(jìn)入睡眠顯示模式。(4test 測試顯示模式控制信號,高電平有效。該信號有效時進(jìn)入測試顯示模式。(5bcdslt BCD 譯碼控制信號,高電平有效。該信號有效時對輸入信號(segcodein 的低四位的進(jìn)行BCD 碼進(jìn)行譯碼后輸出,否則將輸入信號(seg 2codein 直接輸出。(6scanlimit 掃描位數(shù)控制信號,這組輸入信號控制數(shù)碼管顯示的位數(shù)。第2期鄔楊波,李小海:一種L ED 數(shù)碼管顯示控制器的VHDL 設(shè)計33 (7segcodein 數(shù)碼管段碼輸入信號。

16、(8segcodeout 數(shù)碼管段碼輸出信號。(9bitsltout 數(shù)碼管位選信號。(10addrout 8×8雙口RAM 地址信號。4實現(xiàn)與驗證本文選用Altera 公司的EPF10K10LC84-3作為目標(biāo)器件,用V HDL 語言描述了整個設(shè)計,并在MUX +plus 開發(fā)系統(tǒng)中完成整個設(shè)計的輸入、功能仿真、時序仿真,最后生成編程文件。最后的仿真波形如圖8所示。5結(jié)論本文討論了一種L ED 數(shù)碼管顯示控制器的設(shè)計,并用V HDL 語言描述了整個設(shè)計,給出了各個功能模塊的電路結(jié)構(gòu)及相關(guān)的信號時序。在Altera 公司的EPF10K10L -C84-3器件實現(xiàn)了該數(shù)碼管顯示控制器

17、。圖8顯示控制器輸出信號波形圖參考文獻(xiàn):1潘松,王國棟.編著VHDL 實用教程,電子科技大學(xué)出版社,2000,3.2李秀農(nóng),劉寶珠1L ED 顯示屏的灰度研究,黑龍江大學(xué)自然科學(xué)學(xué)報,1998,15(1;41.3姜曼松.一種新穎的數(shù)字脈寬調(diào)節(jié)電路,武漢造船,1996,(4;48.(上接第13頁略產(chǎn)業(yè),其中最基礎(chǔ)最重要的產(chǎn)品是IC ;電子產(chǎn)業(yè)中,發(fā)展最快、投資收益最高的是半導(dǎo)體產(chǎn)業(yè)、計算機產(chǎn)業(yè)和軟件產(chǎn)業(yè);IC 是計算機產(chǎn)品的硬件基礎(chǔ)、是軟件產(chǎn)品的重要載體;IC 產(chǎn)業(yè)是當(dāng)代高新技術(shù)產(chǎn)業(yè)群的核心和基礎(chǔ),已經(jīng)被國家列為重點和優(yōu)先發(fā)展產(chǎn)業(yè)。因此,微電子技術(shù)作為電子信息技術(shù)的基礎(chǔ),在未來十多年將向超高速,

18、超高集成度,超大容量,超低功耗和多功能方向發(fā)展。在解決了政策問題后,現(xiàn)在所面臨的主要課題是人才和技術(shù)。人才培養(yǎng)也是當(dāng)前面臨的主要問題。微電子行業(yè)是技術(shù)密集性行業(yè),微電子行業(yè)與信息產(chǎn)業(yè)一樣,人才競爭是成敗的關(guān)鍵。據(jù)1997年的統(tǒng)計表明,臺灣新竹園區(qū)有微電子從業(yè)人員5萬,日本筑波園區(qū)有10萬,美國硅谷20萬。由此可見,人才培養(yǎng)必須納入微電子產(chǎn)業(yè)發(fā)展的戰(zhàn)略地位來對待。最近幾年國內(nèi)很多大學(xué)都在建立微電子學(xué)院和相關(guān)專業(yè),產(chǎn)業(yè)界也在引進(jìn)“海歸”學(xué)子來解決人才問題。解決集成電路產(chǎn)業(yè)發(fā)展的重大技術(shù)難題、建立相應(yīng)的技術(shù)氛圍無疑是當(dāng)前面臨的主要課題。為此,在“十五”期間國家高技術(shù)研究發(fā)展計劃(863計劃信息技術(shù)領(lǐng)域第一批課題中下達(dá)了“超大規(guī)模集成電路SoC 重大專項預(yù)啟動項目”。主要課題有:關(guān)鍵電子信息產(chǎn)品核心芯片的開發(fā);超大規(guī)模集成電路IP 核開發(fā);SoC 設(shè)計關(guān)鍵技術(shù)和制造關(guān)鍵技術(shù)研究,其中包括超大規(guī)模集成電路IP 核接口及相關(guān)設(shè)計技術(shù)