第4章電子技術綜合設計_2_第1頁
第4章電子技術綜合設計_2_第2頁
第4章電子技術綜合設計_2_第3頁
第4章電子技術綜合設計_2_第4頁
第4章電子技術綜合設計_2_第5頁
已閱讀5頁,還剩38頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、第第4 4章章 電子技術綜合設計電子技術綜合設計 v4.1 直流可調穩(wěn)壓電源設計v4.2 四路彩燈v4.3 八路搶答器v4.4 數(shù)字鐘v4.5 音樂教室控制室v 4.4 數(shù)數(shù) 字字 鐘鐘v數(shù)字鐘電路是一款經(jīng)典的數(shù)字邏輯電路,它可以是一個簡單的秒鐘,也可以只計分和時,還可以計秒、分、時,分別為12小時制或24小時制,外加校時和整點報時電路。v本題目的設計要求為:v能計秒、分、時,且為24小時制;v能進行數(shù)字顯示;v分和時能夠校對;v實現(xiàn)整點報時功能,且四高一低。v4.4.1 核心器件74LS90簡介v本題目的核心器件是計數(shù)器。計數(shù)器的選擇很多,常用的有同步十進制計數(shù)器74HC160以及異步二、五

2、、十進制計數(shù)器74LS90。這里選用74LS90芯片。v74LS90的引腳圖如圖4-18所示。圖4-18 74LS90引腳圖v74LS90內部是由兩部分電路組成的。一部分是由時鐘CKA與一位觸發(fā)器Q0組成的二進制計數(shù)器,可計一位二進制數(shù);另外一部分是由時鐘CKB與三個觸發(fā)器Q1、Q2、Q3組成的五進制異步計數(shù)器,可計五個數(shù)000100。如果把Q0和CKB連接起來,CKB從Q0取信號,外部時鐘信號接到CKA上,那么由時鐘CKA和Q0、Q1、Q2、Q3組成十進制計數(shù)器。vR0(1)和R0(2)是異步清零端,兩個同時為高電平有效;R9(1)和R9(2)是置9端,兩個同時為高電平時,Q3Q2Q1Q0=

3、1001;正常計數(shù)時,必須保證R0(1)和R0(2)中至少一個接低電平,R9(1)和R9(2)中至少一個接低電平。v74LS90的功能如表4-5所示。表4-5 74LS90的功能表R0(1) R1(2) R0(1) R1(2)Q3 Q2 Q1 Q0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 1 1 0 1 1 1 0 0 1 1 0 0 1 0 0 0 0 0 0 0 0 計 數(shù)v每個74LS90都應首先接成十進制計數(shù)器,如圖4-19所示。v74LS90內部原理如圖4-20所示,這是一個異步時序電路。圖中的S1、S2對應于集成芯片的6、7管腳,R1、R2對應于集成芯片的2、3

4、管腳,CP0對應于14管腳,CP1對應于12管腳,Q3、Q2、Q1、Q0分別對應于11、8、9、12管腳。圖4-19 74LS90接成的十進制計數(shù)器 JKCPQQJKCPQQJKCPQQJKQQ&SSCPRRCP1201120000111122222103333QQQQ0123SdRdCP3圖4-20 74LS90的內部原理 v 4.4.2 分步設計與仿真分步設計與仿真v1. 計時電路v計時電路共分三部分:計秒、計分和計時。其中計秒和計分都是60進制,而計時為24進制。難點在于三者之間進位信號的實現(xiàn)。v(1) 計秒、計分電路v個位向十位的進位實現(xiàn)。v用兩片74LS90異步計數(shù)器接成一個

5、異步的60進制計數(shù)器。所謂異步60進制計數(shù)器,即兩片74LS90的時鐘不一致。個位時鐘為1Hz方波來計秒,十位計數(shù)器的時鐘信號需要從個位計數(shù)器來提供。v進位信號的要求是在十個秒脈沖中只產(chǎn)生一個下降沿,且與第十秒的下降沿對齊。只能從個位計數(shù)器的輸出端來提供,不可能從其輸入端來找。而計數(shù)器的輸出端只有Q0、Q1、Q2、Q3四個信號,要么是其中一個,要么是它們之間的邏輯運算結果。v把個位的四個輸出波形畫出來,如圖4-21所示。 圖4-21 74LS90接成的個位計數(shù)器時序圖v由于74LS90是在時鐘的下降沿到來時計數(shù),所以Q3正好符合要求,在十秒之內只給出一個下降沿,且與第十秒的下降沿對齊。Q2雖然

6、也只產(chǎn)生一個下降沿,但產(chǎn)生的時刻不對。這樣,個位和十位之間的進位信號就找到了,把個位的Q3(11端)連接到十位的CKA(14端)上。v六十進制的實現(xiàn)。v當計秒到59時,希望回00。此時個位正好是計滿十個數(shù),不用清零即可自動從9回0;十位應接成六進制,即從05循環(huán)計數(shù)。用異步清零法,當6出現(xiàn)的瞬間,即Q3Q2Q1Q0=0110時,同時給R0(1)和R0(1)高電平,使這個狀態(tài)變成0000,由于6出現(xiàn)的時間很短,被0取代。接線如圖4-22所示。 BWfBW(1)fAF f圖4-22 74LS90接成的60進制計數(shù)器 v當十位計數(shù)到6時,輸出0110,其中正好有兩個高電平,把這兩個高電平Q2和Q1分

7、別接到74LS90的R0(1)和R0(1)端,即可實現(xiàn)清零。一旦清零,Q2和Q1都為0,恢復正常計數(shù),直到下次再同時為1。v計分電路和計秒電路是完全一致的,只是周期為1S的時鐘信號改成了周期為60秒即1分的時鐘信號。v秒向分的進位信號的實現(xiàn)v計秒電路的關鍵問題是找到秒向分的進位信號。當秒電路計到59秒時,產(chǎn)生一個高電平,在計到60時變?yōu)榈碗娖?,來一個下降沿送給計分電路做時鐘。v計分電路在計到59時的十位和個位的狀態(tài)分別為0101和1001,把這四個1與起來即可,即十位的Q2和Q0,個位的Q3和Q0,與的結果作為進位信號。使用74LS20串反相器構成與門,如圖4-23所示。圖4-23 計分電路的

8、時鐘信號v(2) 計時電路v用兩片74LS90實現(xiàn)二十四進制計數(shù)器,首先把兩片74LS90都接成十進制,并且兩片之間連接成具有十的進位關系,即接成一百進制計數(shù)器,然后在計到24時,十位和個位同時清零。計到24時,十位的Q1=1,個位的Q2=1,應分別把這兩個信號連接到雙方芯片的R0(1)和R0(2)端。如個位的Q2接到兩個74LS90的R0(1)清零端,十位的Q1接到兩個74LS90的R0(2)清零端。v計時電路的個位時鐘信號來自秒、分電路產(chǎn)生59分59秒兩個信號相與的結果,如圖4-24所示。圖4-24 24進制計時電路 計分和計時電路可以先單獨用秒脈沖調試,以節(jié)省時間。聯(lián)調時,可把秒脈沖的頻

9、率加大。圖4-25是一個連接好的簡單的無校時和報時的數(shù)字鐘電路。 圖4-25 具有秒、分、時的數(shù)字鐘電路 v 2. 校時電路v接下來把校時電路加上。校時電路主要完成校分和校時。選擇校分時,撥動一次開關,分自動加一;選擇校時時,撥動一次開關,小時自動加一。校時校分應準確無誤,能實現(xiàn)理想的時間校對。校時校分時應切斷秒、分、時計數(shù)電路之間的進位連線。v如圖4-27,虛框內是校時電路,由去抖動電路和選擇電路組成。圖4-27 校時電路v其中,計到59分的信號已有,如圖4-27中所示。只需把它和計秒電路的十位中的Q2Q0相與作為開始報時的一個條件即可。見圖4-28,U17:A和U6:F組成的與門輸出即為報

10、時開始信號。v(2) 報時鎖存信號v用秒個位的計數(shù)器輸出進行四高一低的報時鎖存信號?,F(xiàn)在來分析一下5059秒之間秒個位的狀態(tài)。圖4-28 整點報時電路v秒個位: Q3Q2Q1Q0 v 0 0 0 0v 0 0 0 1v 0 0 1 0v 0 0 1 1v 0 1 0 0v 0 1 0 1v 0 1 1 0v 0 1 1 1v 1 0 0 0v 1 0 0 1v結合題目要求,通過這些狀態(tài)的觀察發(fā)現(xiàn),秒個位的和Q0邏輯與后,正好在秒個位計到1、3、5、7時產(chǎn)生高電平,0、2、4、6時產(chǎn)生低電平,可作低四聲報時的鎖存信號;秒個位的Q3和Q0邏輯與后,正好在秒個位為9時產(chǎn)生高電平,可作高音的報時鎖存信

11、號,這樣就產(chǎn)生了兩個報時鎖存信號。v(3) 報時v把上述分析得到的報時開始信號分別和兩個報時鎖存信號相與,產(chǎn)生兩路報時鎖存信號,如圖4-28,上面一路為高音報時鎖存,下面一路為低音報時鎖存。圖中左面三個與非門實現(xiàn)的是與或邏輯,前面已經(jīng)有介紹。圖4-31 差動放大器的單端輸出差模電壓放大倍數(shù)測量電路v上下兩路報時鎖存信號分別與1kHz和500Hz的音頻信號(20Hz20kHz)相與或來驅動數(shù)字喇叭,實現(xiàn)整點報時功能。這里喇叭使用元件SOUNDER,它接收數(shù)字信號。v試時,把59分50秒這個報時開始信號直接用高電平取代,這樣比較省時。另外實際連接電路時,可用555定時器產(chǎn)生一個1kHz的方波,再經(jīng)

12、D觸發(fā)器二分頻得到500Hz的方波信號。計時電路的1Hz方波也可由555定時器產(chǎn)生,但由于標準電阻和電容值的選擇會帶來一些積累誤差,也可選用其他更精確的振蕩電路來實現(xiàn)。v圖4-29是完整的數(shù)字鐘電路圖。圖4-29 完整的數(shù)字鐘電路圖v4.5 音樂教室控制臺音樂教室控制臺v音樂教室控制臺并不是數(shù)字邏輯電路中很經(jīng)典的題目,但它主要用了可逆計數(shù)器和數(shù)據(jù)分配器,加強了數(shù)字組合邏輯電路中非常重要的兩個環(huán)節(jié)的應用。題目設計要求如下:v音樂教室分多個室,教師和學生不在同一個室,要求教師對學生通過語音進行課堂指導,可任意指定要指導的學生,也可按順序指導,共有學生40名。v教師所在的屋設有數(shù)碼顯示以顯示每個學生

13、的代號(0039),并設有拔碼開關,可設置要單個指導的學生代號或輪流指導的初始學生代號。v單個指導時,指導時間由教師決定,輪流指導時時間可調。v輪流指導時,有正序和反序兩種方式。正序從N到39,再返回N;反序從N到N1,直到00,再返回N。v 4.5.1 核心器件核心器件74LS190簡介簡介v本題目所用到的核心器件是十進制可逆計數(shù)器74LS190(也可用4510)。74LS190的引腳圖如圖4-30所示。圖4-30 74LS190的引腳圖 vCLK時鐘上升沿到來時計數(shù)。計數(shù)方式有兩種,加計數(shù)和減計數(shù)。當=0時,加計數(shù);當=1時,減計數(shù)。E為使能端,低電平有效。PL為異步預置數(shù)端,低電平時,把

14、D3、D2、D1、D0輸入端預設的數(shù)對應輸出到Q3、Q2、Q1、Q0中。TC和RCO都為終端計數(shù)輸出,前者輸出正脈沖,后者輸出負脈沖,分別為加計數(shù)計到90和減計數(shù)計到09時輸出脈沖。v4.5.2 題目分析與設計題目分析與設計v本題目采用兩片74LS90可逆計數(shù)器來計0039個數(shù),采用四片74HC154(4-16)譯碼器作數(shù)據(jù)分配器,接40個發(fā)光二極管來模擬學生端收到的信號。本題只進行單向信息傳送,如果要實現(xiàn)雙向信息傳送,即教師也可聽到學生彈琴或視唱,則需另加其他電路,這里暫不考慮。v 1. 計數(shù)電路v計數(shù)電路是本題目設計的難點和重點,主要包括兩位十進制加減計數(shù)器的級連、預置數(shù)電路中撥碼開關的模

15、擬、手動置數(shù)和自動加、減計數(shù)電路的實現(xiàn)及顯示電路的設計。v(1) 計數(shù)器的級連v先不考慮預置這部分,把兩個74LS190連接成同步的100進制計數(shù)器,即把兩個芯片的時鐘接在一起,個位的計數(shù)終端輸出RCO接到十位的使能端E上,因為一個是09或90時輸出負脈沖,一個是輸入低電平有效,如圖4-31所示。圖4-31 計數(shù)器的連接v(2) 計數(shù)方式的連接v兩片74LS190應具有同樣的計數(shù)方式。所以應把二者的連接在一起,接到一個兩位開關上,當開關接高電平時,減計數(shù);當開關接地時,加計數(shù)。v(3) 預置數(shù)端v預置數(shù)端PL低電平有效。此題有手動和自動兩種方式,手動置數(shù)時,教師在置數(shù)電路中先置一個數(shù),比如20

16、號學生,再把手動/自動預置數(shù)開關撥到低電平,直接使PL=0,把20裝入到計數(shù)器中,計數(shù)器不進行計數(shù),一直保持目前狀態(tài),直到PL=1為止。在這段時間內認為教師指導20號學生,表示該生接收信息的對應發(fā)光二極管會一直亮。v當自動置數(shù)時,又分加計數(shù)和減計數(shù)兩種情況。加計數(shù)時,從N計到40時,給出一個低電平信號使PL有效,裝入提前設置好的數(shù)N;減計數(shù)時,減到00后,再減一個數(shù)變成99,此時要產(chǎn)生一個低電平信號使PL有效,裝入提前設置好的數(shù)N,再接著進行減計數(shù)。v通過以上的分析,連接成如圖4-31所示的電路。雙聯(lián)開關同時用于選擇加/減計方式和加減計數(shù)時產(chǎn)生的不同的PL信號,反送給PL。v由于加計數(shù)時計到4

17、0返回N,所以只需把十位的Q2反相后給PL即可;減計數(shù)時減到00后是99,要99通過預置數(shù)變成N。十位為9,而加計數(shù)時十位最大為4不會計到9,所以可以用9來生成一個減計數(shù)時的預置數(shù)信號,而個位的9在加計數(shù)過程中并不會出現(xiàn),所以不用。又因十位減計數(shù)時先9后8,所以為了省一根線,我們直接把十位的Q3經(jīng)反相器接到PL上,并不表示8,因為9時Q3也為1。v2. 撥碼電路v撥碼電路實際是由排電阻和排開關串聯(lián)組成的,前面搶答器電路中我們已經(jīng)用到了類似的電路。vProteus 中的8路排電阻位于RESISTOR類中的Resistor Packs子類中,8路排開關位于Switches & Relays

18、類中的Switches子類中。把排電阻和排開關一一串接后,開關一端接地,電阻公共端接5V電源,而中間的引出端分別接74LS190的預置數(shù)輸入端D0D3,如圖4-32所示。實際應用中的排阻取值為10k。圖4-32 撥碼電路v 3. 數(shù)據(jù)分配電路v這一部分電路完成學生端對教師信號的接收,并對應一一顯示。74HC154是4-16線譯碼器,但是它通過和使能端的配合能完成數(shù)據(jù)分配器的功能。v在教師的指導過程中,當學生的編號顯示出來的同時,對應的40個發(fā)光二極管中的某一個要點亮,表示該學生正在接收教師的指導。v把發(fā)光二極管接在74HC154的輸出端,把學生的編號接在74HC154的輸入端。因為學生的編號為

19、BCD碼,故譯碼輸出09有效,每個74HC154只能接10個發(fā)光二極管,如圖4-33所示。74HC154的兩個使能端E1和E2,一個用作片選信號,來自24線譯碼器74LS139;另一個接教師的模擬指導信號,用低電平表示有效。開關合上,信號有效;開關打開,信號無效。 圖4-33 74HC154接成的數(shù)據(jù)分配器電路v74HC154的BCD碼輸入端DCBA應該接學生編號的個位數(shù)Q3、Q2、Q1、Q0(來自計數(shù)器74LS190個位),比如3,74LS139的二進制碼輸入端B、A應接學生編號的十位數(shù)的Q1、Q0(來自計數(shù)器74LS190十位),因為學生編號的十位不大于3,只接低兩位即可。v圖中74LS1

20、39的輸入BA=11,74HC154的輸入DCBA=0011,教師信號E2=0有效,故此時數(shù)顯的數(shù)應該是33,而點亮的二極管應該是第33號。因為U9是第四片74HC154,它的發(fā)光二極管的編號應該是3039。其他三片的DCBA及E2應該分別和此片相應信號并聯(lián),片選信號E1應分別接74LS139的Y0、Y1、Y2,二極管編號分別為0009、1019、2029、3039。v因為每個74HC154并排接十個發(fā)光二極管,所以這里的發(fā)光二極管也采用條狀LED顯示比較方便,它位于Optoelectronics類中的Bargraph Displays子類中。因為74HC154輸出低電平有效,所以要把LED-BARGARPH-RED左右鏡像(可點右鍵操作)后再連接。像這樣的多排水平等距連接,只需連接好第一根線,其他的連接只要在起始點雙擊鼠標左鍵即可實現(xiàn),非常方便。另外,由于條狀LED顯示管腳上的編號分布較密,從74HC154向它連線如不方便,也可反過來從右到左連接,同樣可以使用剛才介紹的方便連線方法。v4. 定時電路v定時電路是指教師輪流指導學生時,指導時間的產(chǎn)生電路,即74LS190計數(shù)器的時鐘周期。因為時間要能調整,可以用55

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論