AMBA_AHB_APB_AXI協(xié)議對比分析

1、 AMBA總線協(xié)議AHB/APB/AXI對比分析1綱要2AMBA概述AHB協(xié)議APB協(xié)議AXI協(xié)議APB/AHB/AXI對比AMBA概述3AMBA (Advanced Microcontroller Bus Architecture)：高級微處理器總線架構(gòu)AHB (Advanced High-performance Bus)：高級高性能總線ASB (Advanced System Bus)：高級系統(tǒng)總線APB (Advanced Peripheral Bus)：高級外圍總線AXI (Advanced eXtensible Interface)：高級可擴(kuò)展接口這些內(nèi)容加起來就定義出一套為了高性能

2、SOC 而設(shè)計(jì)的片上通信的標(biāo)準(zhǔn)一個典型的基于AMBA 總線的SOC 系統(tǒng)架構(gòu)4這種SOC架構(gòu)以AHB為主干，掛上CPU，片上內(nèi)存，和其它DMA設(shè)備。5AHB 主要是針對高效率、高頻寬及快速系統(tǒng)模塊所設(shè)計(jì)的總線，它可以連接如微處理器、芯片上或芯片外的內(nèi)存模塊和DMA等高效率模塊AMBA 中的APB 主要用在低速且低功率的外圍，可針對外圍設(shè)備作功率消耗及復(fù)雜接口的最佳化APB在AHB和低帶寬的外圍設(shè)備之間提供了通信的橋梁，所以APB是AHB或者ASB的二級擴(kuò)展總線AHB的組成6MasterMaster：能夠發(fā)起讀寫操作，提供地址和控制信號，同一時間只有1 個Master會被激活。SlaveSlav

3、e：在給定的地址范圍內(nèi)對讀寫操作作響應(yīng)，并對Master返回成功，失敗或者等待等狀態(tài)。ArbiterArbiter：負(fù)責(zé)保證總線上一次只有1個Master在工作。仲裁協(xié)議是規(guī)定的，但是仲裁算法可以根據(jù)應(yīng)用決定。DecoderDecoder：負(fù)責(zé)對地址進(jìn)行解碼，并提供片選信號到各Slave。每一個AHB 都需要1個仲裁器和1個中央解碼器。AHB總線互連78發(fā)起一個請求給仲裁器驅(qū)動地址和控制信號允許某個主設(shè)備控制總線僅選中的從設(shè)備響應(yīng)地址/控制信號拉高HREADY信號，總線傳輸完成9AHB基本信號HADDRHADDR：32位系統(tǒng)地址總線HTRANS: HTRANS: M指示傳輸狀態(tài)，NONSEQ、

4、SEQ、IDLE、BUSYHWRITEHWRITE：傳輸方向：1-寫，0-讀HSIZEHSIZE：傳輸單位HBURSTHBURST：傳輸?shù)腷urst類型HWDATAHWDATA：寫數(shù)據(jù)總線，從M寫到S10HREADYHREADY：S應(yīng)答M是否讀寫操作傳輸完成: 1-傳輸完成, 0-需延長傳輸周期。需要注意的是，HREADY 做為總線上的信號，它是M和S 的輸入；同時每個S 需要輸出自己的HREADY。所以對于S 會有兩個HREADY 信號，一個來自總線的輸入，一個自己給到多路器的輸出。HRESPHRESP：S應(yīng)答當(dāng)前傳輸狀態(tài)，OKAY、ERROR、RETRY、SPLITHRDATAHRDATA

5、：讀數(shù)據(jù)總線，從S讀到M11AHB基本傳輸兩個階段兩個階段地址周期（AP），只有一個cycle數(shù)據(jù)周期（DP），由HREADY信號決定需要幾個cycle流水線傳送流水線傳送先是地址周期，然后是數(shù)據(jù)周期12Master發(fā)出地址和控制信號Slave 采樣地址和控制信號Master 采樣讀數(shù)據(jù)一次無需等待狀態(tài)的簡單傳輸13Not readyNot readyReadySlave拉低READY不能超過16拍需要兩個等待周期的簡單傳輸14PipelineA AddressA DataB AddressB DataC AddressC Data15AAA+4A+4A+8A+8A+12A+12HBURST

6、shows the burst types:Single TransferIncrementing transfer with unspecified length（INCR）4-beat 8-beat16-beatSlave has know that master need 4 data, A/A+4/A+8/A+12During burst transfer, if slave not ready, then hready=0; but if master is not ready, how to do?Burst類型16傳輸類型HTRANS1:0HTRANS1:0：當(dāng)前傳輸?shù)臓顟B(tài)：當(dāng)前

7、傳輸?shù)臓顟B(tài)IDLEIDLE、BUSYBUSY、NONSEQNONSEQ、SEQSEQ0000：IDLEIDLE主設(shè)備占用總線，但沒進(jìn)行傳輸主設(shè)備占用總線，但沒進(jìn)行傳輸兩次兩次burstburst傳輸中間主設(shè)備發(fā)傳輸中間主設(shè)備發(fā)IDLEIDLE0101：BUSYBUSY主設(shè)備占用總線，但是在主設(shè)備占用總線，但是在burstburst傳輸過程中還沒有準(zhǔn)備傳輸過程中還沒有準(zhǔn)備好進(jìn)行下一次傳輸好進(jìn)行下一次傳輸一次一次burstburst傳輸中間主設(shè)備發(fā)傳輸中間主設(shè)備發(fā)BUSYBUSY17傳輸類型（續(xù)）1010：NOSEQNOSEQ表明一次單個數(shù)據(jù)的傳輸表明一次單個數(shù)據(jù)的傳輸或者一次或者一次burstb

8、urst傳輸?shù)牡谝粋€數(shù)據(jù)傳輸?shù)牡谝粋€數(shù)據(jù)地址和控制信號與上一次傳輸無關(guān)地址和控制信號與上一次傳輸無關(guān)1111：SEQSEQ表明表明burstburst傳輸接下來的數(shù)據(jù)傳輸接下來的數(shù)據(jù)地址和上一次傳輸?shù)牡刂肥窍嚓P(guān)的地址和上一次傳輸?shù)牡刂肥窍嚓P(guān)的18The first transfer Master is busyThe subsequent transferThe subsequent transferSlave is not readyThe subsequent transfer傳輸類型舉例19其它AHB控制信號HWRITEHWRITE高電平：寫高電平：寫低電平：讀低電平：讀HSIZE2:0HSIZE2:0000:8bits 100:128bits000:8bits 100:128bits001:16bits 101:256bits001:16bits 101:256bits010:32bits 110:512bits010:32bits 110:512bits011:64bits 111:1024bits011:64bits 111:1024bits最大