DSP應用技術(四)

1、 數(shù)字信號處理系列課程 DSP應用技術1DSP 應用技術（四） 劉明 數(shù)字信號處理系列課程 DSP應用技術2四 DSP系統(tǒng)設計n4.1 總體方案設計n4.2 硬件設計步驟n4.3 軟件設計步驟n4.4 系統(tǒng)集成n4.5 常用外圍芯片n4.6 高速PCB技術 數(shù)字信號處理系列課程 DSP應用技術34.1 總體方案設計根據(jù)需求寫出任務說明書根據(jù)任務確定技術指標 數(shù)字信號處理系列課程 DSP應用技術4 由信號頻率、帶寬決定系統(tǒng)的采樣頻率。具體技術指標由采樣頻率確定任務書中最復雜算法所需最大時間以及系統(tǒng)對實時性要求判斷系統(tǒng)能否完成工作。由數(shù)據(jù)量及程序長度決定片內RAM的容量，是否需要擴展。由系統(tǒng)精度決

2、定是16位還是32位，定點還是浮點運算。根據(jù)系統(tǒng)用途是計算還是控制，來決定對輸入輸出端口的要求。 數(shù)字信號處理系列課程 DSP應用技術5DSP總體設計框圖根據(jù)需求寫出任務說明書根據(jù)任務確定技術指標確定DSP芯片與外圍芯片軟件設計說明硬件設計說明軟件編程與調試硬件sch / pcb系統(tǒng)集成硬件調試系統(tǒng)測試總體設計確定軟硬件分工 數(shù)字信號處理系列課程 DSP應用技術6DSP控制通信口EPROMRAMADC信號預處理MUX程控放大DAC濾波器濾波器典型DSP目標板原理框圖DSP方案設計基本步驟方案設計基本步驟 數(shù)字信號處理系列課程 DSP應用技術7 算法分析及優(yōu)化 DSP運算量核算及DSP選擇 數(shù)字

3、化要求 模擬混合電路ADC/DAC設計 吞吐量要求 存儲器需求ROM/RAM/FLASH 通信口要求 其他控制（電源、時鐘、同步） 體系結構設計(單DSP還是多DSP，并行還是串行，全DSP、DSP/MCU或DSP/FPGA混合)DSP目標板的設計要素目標板的設計要素 數(shù)字信號處理系列課程 DSP應用技術8第一步：算法分析與優(yōu)化 根據(jù)需求，完成算法的仿真驗證第二步：DSP的選擇 根據(jù)核心算法、數(shù)據(jù)吞吐率，以及系統(tǒng)要求進行選擇第三步：DSP配置 DSP基本電路包括本身的基本引腳連接、總線驅動、時鐘控制、引導程序方式控制、存儲器配置、通信口配置、IO口控制、時序設計等，保證DSP的基本工作模式。

4、數(shù)字信號處理系列課程 DSP應用技術9第四步：模擬數(shù)字混合電路設計 實現(xiàn)DSP與模擬混合產品的無縫連接，以及保證數(shù)據(jù)的吞吐量，實現(xiàn)模擬與數(shù)字部分隔離。第五步：系統(tǒng)電路設計 重點是合理進行系統(tǒng)技術指標的分配，在時序設計上保證系統(tǒng)速度（包括處理速度、接口速度、元器件速度等）和實時控制。第六步：系統(tǒng)對軟件的編寫與調試 對信號處理的算法進行編程，并提供系統(tǒng)監(jiān)控程序。 數(shù)字信號處理系列課程 DSP應用技術10第七步：系統(tǒng)測試與驗證 硬件部件的原理驗證：電路的調試 通過DSP的原理驗證：在線仿真電路調試 軟件的仿真與算法驗證：算法的實際硬件實現(xiàn) 系統(tǒng)硬件功能驗證與指標測試：驗證系統(tǒng)技術指標 系統(tǒng)軟件完善：

5、確保系統(tǒng)的智能化與可程控性 其他測試與驗證：軟硬件可靠性，自檢，環(huán)境實驗 數(shù)字信號處理系列課程 DSP應用技術114.2 硬件設計步驟系統(tǒng)分析系統(tǒng)綜合 數(shù)字信號處理系列課程 DSP應用技術12確定硬件方案根據(jù)性能指標、工期、成本等，確定最優(yōu)硬件實現(xiàn)方案，并畫出硬件原理框圖。 數(shù)字信號處理系列課程 DSP應用技術13確定硬件方案器件選型一般系統(tǒng)中常用AD、DA、存儲器、電源、邏輯控制、人機接口、通信、總線等基本部件。 數(shù)字信號處理系列課程 DSP應用技術14確定硬件方案器件選型原理設計原理設計是DSP系統(tǒng)集成中關鍵的一步，其成功與否是DSP系統(tǒng)能否正常工作的最重要的一個因素。 數(shù)字信號處理系列課

6、程 DSP應用技術15原理設計DSP芯片基本管腳的配置DSP引導方式選擇DSP擴展存儲器設計DSP時鐘設計DSP電源設計DSP電平轉換電路設計 數(shù)字信號處理系列課程 DSP應用技術165v4.4v3.5v2.5v1.5v0.5v0vVccVOHVIHVTVILVOLGND5v2.4v2.0v1.5v0.8v0.4v0vVccVOHVIHVTVILVOLGND3.3v2.4v2.0v1.5v0.8v0.4v0vVccVOHVIHVTVILVOLGND5V CMOS5V TTL3.3V TTLDSP電平轉換電路設計 數(shù)字信號處理系列課程 DSP應用技術17確定硬件方案器件選型原理設計PCB版圖設計

7、PCB布線不是簡單的端口互連 數(shù)字信號處理系列課程 DSP應用技術18確定硬件方案器件選型原理設計PCB版圖設計硬件調試系統(tǒng)分析系統(tǒng)綜合檢查PCB板上各硬件是否能正常工作。 數(shù)字信號處理系列課程 DSP應用技術194.3 軟件設計步驟編寫C語言源程序優(yōu)化ANSI C編譯器生成匯編文件匯編語言匯編器生成目標文件鏈接器輸出可執(zhí)行文件調試器目標DSP系統(tǒng)編寫匯編語言源程序宏匯編源文件文檔管理器宏匯編庫格式轉換燒錄EPROM軟件仿真軟件開發(fā)系統(tǒng)評測模塊系統(tǒng)仿真XDS 數(shù)字信號處理系列課程 DSP應用技術204.4 系統(tǒng)集成 系統(tǒng)集成是將軟硬件結合起來，并組裝成一臺樣機，在實際系統(tǒng)中運行，進行系統(tǒng)測試。

8、 出現(xiàn)問題時，一般采用修改軟件的方法。如果軟件修改無法解決問題，則必須調整硬件，這時問題就較為嚴重了。 數(shù)字信號處理系列課程 DSP應用技術214.5 常用外圍器件n 實時數(shù)據(jù)采集n 實時數(shù)據(jù)存儲n 實時周邊器件n 實時電路集成n 實時信號產生n 實時DSP與并行結構n 實時總線技術 數(shù)字信號處理系列課程 DSP應用技術224.5.1 實時數(shù)據(jù)采集高精度高精度ADC轉換器結構轉換器結構逐次逼近方式逐次逼近方式-調制方式調制方式 積分方式積分方式高速高速ADC轉換器結構轉換器結構并行比較型并行比較型串并比較型串并比較型分路轉換型分路轉換型 數(shù)字信號處理系列課程 DSP應用技術23逐次逼近式A/D

9、轉換器原理圖高速D/A轉換器逐次比較寄存器邏輯控制數(shù)碼寄存器并行數(shù)字輸出DUiUfACUC模擬信號輸入1.高精度高精度ADC轉換器結構轉換器結構逐次逼近方式 數(shù)字信號處理系列課程 DSP應用技術24+-逐逐次次逼逼近近寄寄存存器器（S SA AR R）0D1D2D3DIv3D2D1D0DREFVCPDACnnVDv2REFOCPD3D2D1D0vO比較結果比較結果處處 理理11 0 0 02.5vvIvO（D3）1保留21 1 0 03.75vvIvO（D2）1不保留31 0 1 03.125vvIvO（D1）1保留41 0 1 13.4375vvIvO（D0）1不保留43210 vOt3.4

10、V轉換時間轉換時間 數(shù)字信號處理系列課程 DSP應用技術25-調制方式 數(shù)字信號處理系列課程 DSP應用技術26-調制方式是根據(jù)前一采樣值與后一采樣值之差進行量化編碼，從某種意義上說它是根據(jù)信號的包絡形狀進行量化編碼的。它采用了過采樣技術，以很低的分辨率（1位）和很高的采樣速率將模擬信號數(shù)字化，通過使用過采樣技術、噪聲整形技術和數(shù)字濾波技術增加有效分辨率，然后對ADC的有效采樣速率，去除多余信息，減輕數(shù)據(jù)處理負擔。 數(shù)字信號處理系列課程 DSP應用技術27積分方式積分方式是通過積分電路把線性模擬電壓轉換成時間信號，在這段時間內通過計數(shù)器對標準時鐘脈沖計數(shù)，計數(shù)值反映了模擬電壓的大小。 數(shù)字信號

11、處理系列課程 DSP應用技術28irefVVTt1第一階段：AS1閉合，積分器工作，時間常數(shù)T1。101d11TVRCtVRCViTiO第二階段：AS2或AS3閉合，當Vo積分到0時，積分結束。0d10tVRCVtrefO 數(shù)字信號處理系列課程 DSP應用技術29積分型模數(shù)轉換技術精度高速度較慢抗干擾能力強 數(shù)字信號處理系列課程 DSP應用技術302.高精度高精度ADC轉換器應用轉換器應用精度與速度的矛盾對電源、接地、電路布局的要求都極為嚴格外部電路的匹配與后續(xù)電路之間的隔離串行輸出方式 數(shù)字信號處理系列課程 DSP應用技術313.高速高速ADC轉換器結構轉換器結構并行比較型FLASH ADC

12、并行比較型模數(shù)轉換器是目前可以見到的速度最快的ADC，分辨率一般為8位，最高可達12位，采樣速率可以達到500MSPS，全功率帶寬大于300MHz。并行比較型數(shù)模轉換器結構比較簡單，它由分壓電阻網(wǎng)絡、比較器陣列和優(yōu)先編碼器組成。 數(shù)字信號處理系列課程 DSP應用技術32VREFvIC7R/2VREF1314C6RVREF1114D7D6C5RVREF914D5C4RVREF714D4C3RVREF514D3C2RVREF314D2C1RVREF114D1R/27D觸觸發(fā)發(fā)器器寄存器寄存器CPS(t)I1I2I3I4I5I6I7Q7Q6Q5Q4Q3Q2Q1優(yōu)優(yōu)先先編編碼碼器器Y0Y1Y2D0D1

13、D2SI0 數(shù)字信號處理系列課程 DSP應用技術33串并比較型 解決高速、高分辨ADC的另一種設計思路是將兩個或多個低分辨率的并行比較型ADC級聯(lián)起來，合并成一個高分辨的ADC。為了減少比較器的數(shù)量，或為了達到更高的分辨率，在實際產品中，有三級甚至三級以上的分級型數(shù)模轉換器。由于各級之間是串行工作的，因此，對于一個M級的分級型ADC來說，需要M個轉換周期才能完成一次采樣編碼。為了不降低采樣速率，通?？刹捎昧魉€結構，因此又被稱為流水線型或子區(qū)型（subranging）。 數(shù)字信號處理系列課程 DSP應用技術3416倍放大器4位并行比較型ADC4位DAC4位并行比較型ADCD3D2D1D0D7D

14、6D5D4模擬輸入8位并行二級串行ADC結構示意圖 數(shù)字信號處理系列課程 DSP應用技術354.高速高速ADC轉換器的應用轉換器的應用電平邏輯的匹配時序邏輯的匹配高速器件的接地高速器件的去耦 數(shù)字信號處理系列課程 DSP應用技術36信號聯(lián)線在數(shù)百兆赫茲的頻率上，信號聯(lián)線已經不能看作是零電阻、零電抗的理想聯(lián)線：信號延遲信號反射信號走線間串擾電路噪聲高速電路布線問題 數(shù)字信號處理系列課程 DSP應用技術37高速ADC器件的選擇速度與精度的折衷保證裕量避免全速運行 數(shù)字信號處理系列課程 DSP應用技術38高速ADC對時鐘、電源的要求時鐘邊沿干凈，滿足占空比要求基準電壓穩(wěn)定，漂移小對輸入信號調理 數(shù)字

15、信號處理系列課程 DSP應用技術39高速ADC設計采用多層PCB板模擬與數(shù)字地、電源的分離電源的去耦處理模擬與數(shù)字通路盡可能短，并注意終結匹配大面積的地芯片的封裝避免信號的串擾適當?shù)钠帘未胧?數(shù)字信號處理系列課程 DSP應用技術40高速ADC系統(tǒng)實現(xiàn)數(shù)據(jù)存儲：分路數(shù)據(jù)輸出 高 速 并行ADC D7D0 8位存儲器1 8位存儲器2 8位存儲器3 8位存儲器4 D7D0 D7D0 D7D0 D7D0 數(shù)字信號處理系列課程 DSP應用技術41 數(shù)字信號處理系列課程 DSP應用技術42模擬電路的抗干擾屏蔽隔離模數(shù)部分之間的屏蔽光隔與差分 數(shù)字信號處理系列課程 DSP應用技術43性能測試：動態(tài)有效位動態(tài)

16、有效位(ENOB)，是用來衡量數(shù)據(jù)采集系統(tǒng)實際工作時有效的位數(shù)，它是用分辨率來衡量實際工作時ADC的噪聲均方值與理想ADC標識分辨率情況下的量化噪聲。 數(shù)字信號處理系列課程 DSP應用技術44高穩(wěn)定度信號源ADC系統(tǒng)時鐘同步FIFO或邏輯分析儀PCNNfsfa測試框圖 數(shù)字信號處理系列課程 DSP應用技術45 采用FFT方法進行測試，具體方案是：(a) 采用單頻正弦信號輸入到ADC；(b) 對ADC輸出結果進行快速傅里葉變換FFT，計算SINAD（Signal-to-Noise and Distortion Ratio，信號噪聲加失真比） 。(c) 有效位數(shù)ENOB=(SINAD1.76)/6

17、.02。log10噪聲能量能基頻10量信號SINAD 數(shù)字信號處理系列課程 DSP應用技術46SINAD：58.09dB； ENOB等于9.36bit；8192點FFT的增益為36.12dB：噪聲基底94.21dB；SFDR：78dB。無雜散動態(tài)范圍 數(shù)字信號處理系列課程 DSP應用技術47AD9042實際應用示意圖 數(shù)字信號處理系列課程 DSP應用技術 （ a） 采采 樣樣 波波 形形 局局 部部 圖圖 （ b） 采采 樣樣 信信 號號 頻頻 譜譜 局局 部部 圖圖 （ c） 采采 樣樣 信信 號號 頻頻 譜譜 圖圖 TM S320F2812 ADC 外外 設設 18.601KHz 采采 樣

18、樣 458.672Hz 信信 號號 測測 試試 圖圖 數(shù)字信號處理系列課程 DSP應用技術494.5.2 實時數(shù)據(jù)存儲在高速實時數(shù)據(jù)存儲中，需注意兩個問題是ECL存儲和同步存儲。ECL存儲：速度快，容量小，功耗低同步存儲：速度快 數(shù)字信號處理系列課程 DSP應用技術50n 雙端口RAM雙端口存儲器是一種專用存儲芯片，設有兩組物理地址、數(shù)據(jù)和讀寫控制信號。兩個CPU可以通過這些控制信號同時訪問雙端口存儲器，實現(xiàn)數(shù)據(jù)共享。左數(shù)據(jù)IO右數(shù)據(jù)IO左地址譯碼右地址譯碼雙端口存儲單元控制邏輯數(shù)據(jù)數(shù)據(jù)地址地址讀讀/ /寫寫示忙，中斷標志示忙，中斷標志示忙，中斷標志示忙，中斷標志讀讀/ /寫寫地址地址數(shù)據(jù)數(shù)據(jù)

19、雙端口存儲器結構框圖雙端口存儲器結構框圖 數(shù)字信號處理系列課程 DSP應用技術51乒乓存儲系統(tǒng)框圖雙端口RAM構成的乒乓存儲器控制邏輯ADCABDSP雙端口存儲器 數(shù)字信號處理系列課程 DSP應用技術52第一幀，AD采集數(shù)據(jù)D1存儲在A中第二幀，AD采集數(shù)據(jù)D2存儲在B中，DSP從A中讀取數(shù)據(jù)D1進行運算第三幀，AD采集數(shù)據(jù)D3存儲在A中，DSP從B中讀取數(shù)據(jù)D2進行運算第四幀，AD采集數(shù)據(jù)D4存儲在B中，DSP從A中讀取數(shù)據(jù)D3進行運算如此往復循環(huán)工作，在周期T內有效的節(jié)省了AD存儲時間用以DSP的計算，增強系統(tǒng)的實時性，雖然輸出有固定延時T，但在系統(tǒng)中可以修復。TD1D2D3D4 數(shù)字信號

20、處理系列課程 DSP應用技術53工作特點：工作特點： 人為的將雙端口存儲器分成兩部分，使得存儲器的讀寫操作分時工作，即同一時刻內存儲器的兩部分處于不同的讀寫狀態(tài)。 對A寫數(shù)據(jù)時，則DSP從B中讀取數(shù)據(jù)； 對B寫數(shù)據(jù)時，則DSP從A中讀取數(shù)據(jù)； 有效的增加了DSP運算處理時間，提高了系統(tǒng)的實時性。 重點在于雙端口存儲器的地址切換。一般用CPLD或FPGA來設計實現(xiàn)。 注意：避免在任何時刻對同一存儲單元的同時進行讀寫操作。 數(shù)字信號處理系列課程 DSP應用技術54n 先進先出存儲器FIFOFIFO是一種先進先出的存儲器，即先讀入的數(shù)據(jù)先讀出。FIFO器件常用作數(shù)據(jù)緩沖器，充當兩個不同速率的系統(tǒng)之間

21、的數(shù)據(jù)接口。FIFO的共性：沒有地址線，只有讀寫時鐘，內部地址依賴于對讀寫時鐘的計數(shù)。采用滿、空、半滿標志來標識存儲狀態(tài)。 數(shù)字信號處理系列課程 DSP應用技術55FIFO引腳圖FIFO功能框圖 數(shù)字信號處理系列課程 DSP應用技術56FIFO內部結構框圖 數(shù)字信號處理系列課程 DSP應用技術57FIFO應用應用 FIFO沿敏感，使用時要特別注意匹配，并經常進行復位，避免錯誤積累。 當進行FIFO寬度擴展時，其應用電路如圖所示。FIFO的寬度擴展 數(shù)字信號處理系列課程 DSP應用技術58FIFO構成的輸入輸出存儲器 數(shù)字信號處理系列課程 DSP應用技術594.5.3 高速實時周邊器件使用時要注

22、意電平和速度匹配器件選型時要注意以下性能指標： 輸入輸出兼容性 驅動能力 靜態(tài)電流以及速度 數(shù)字信號處理系列課程 DSP應用技術60中小規(guī)模器件生命力發(fā)展圖 數(shù)字信號處理系列課程 DSP應用技術61各系列器件性能定位 數(shù)字信號處理系列課程 DSP應用技術624.5.4 高速實時電路集成 高速實時電路集成主要是通過電路的二次集成，減小系統(tǒng)體積和功耗，提高系統(tǒng)的性價比、可靠性、保密性。集成方法復雜可編程邏輯器件CPLD現(xiàn)場可編程門陣列FPGA專用集成電路ASIC 數(shù)字信號處理系列課程 DSP應用技術631. CPLD/FPGA特點： 集成度不斷提高 功能愈加復雜 設計輸入方式靈活 可進行系統(tǒng)仿真，

23、并可反復編程采用EPLD/FPGA技術可以大大減小系統(tǒng)體積，降低系統(tǒng)成本，縮短設計周期，減少設計風險，提高系統(tǒng)性能。 數(shù)字信號處理系列課程 DSP應用技術642. ASIC技術用芯片設計硬件系統(tǒng)以微處理器為核心的軟件編程設計ASIC設計片上系統(tǒng)電子設計的三個階段 數(shù)字信號處理系列課程 DSP應用技術65 ASIC的優(yōu)點： 適應用戶特定的功能要求，效率最高； 體積小，保密性好。在樣機階段，還是應該采用EPLD/FPGA技術，以減小開發(fā)風險，待技術成熟后，用ASIC技術進行最優(yōu)的系統(tǒng)實現(xiàn)。 數(shù)字信號處理系列課程 DSP應用技術664.5.5 高速實時信號產生數(shù)據(jù)存儲型相位累加型高速信號產生 數(shù)字信

24、號處理系列課程 DSP應用技術67數(shù)據(jù)存儲型數(shù)據(jù)存儲器DAC低通濾波器時鐘N 數(shù)字信號處理系列課程 DSP應用技術68相位累加型直接數(shù)字頻率合成DDS相位累加器DAC低通濾波器時鐘 fs正弦查找表頻率控制字K 數(shù)字信號處理系列課程 DSP應用技術69K= /8當K= /8，信號周期T=16Ts改變K，就可以控制產生信號的頻率f 數(shù)字信號處理系列課程 DSP應用技術704.5.6 高速實時DSP并行體系結構片內并行片間并行以TI公司產品為主例如TMS320C8x以及TMS320C542x系列以ADI公司產品為主例如ADSP2106x以及TS10 x系列 數(shù)字信號處理系列課程 DSP應用技術714

25、.5.7 高速實時總線技術VMEPCIVME總線支持多處理器系統(tǒng)，地址總線32位，數(shù)據(jù)總線32或64位，能處理7級中斷，具有總線仲裁能力，理論上的異步并行傳輸速率可達40MB/s。它獨立于處理器，支持多達256個PCI總線，每個PCI總線支持多達256個功能器件，低功耗，突發(fā)模式讀寫，支持最大峰值為528MBps的讀寫傳輸速率，并行總線操作。 數(shù)字信號處理系列課程 DSP應用技術724.6 高速PCB設計走線延遲與電路上升沿時間相比擬的情況下，系統(tǒng)電路的功能將會出現(xiàn)問題 數(shù)字信號處理系列課程 DSP應用技術73vihvil高速數(shù)字電路要求信號的上升或下降時間越短越好頻率越高，導線就會有寄生效應

26、 數(shù)字信號處理系列課程 DSP應用技術744.6.1 高速電路定義 如果線傳播延時大于數(shù)字信號驅動端上升時間的1/2，則可認為此類信號是高速信號并產生傳輸線效應。國外有很多資料，將1/6作為門限，更嚴格的甚至為1/10，當延時超過此門限時，可定義為高速電路，PCB上的走線將不能用簡單的集總參數(shù)來描述，而應用分布參數(shù)的傳輸線來描述。 數(shù)字信號處理系列課程 DSP應用技術75傳輸線中多次反射示例過載驅動傳輸線信號波形示意圖 數(shù)字信號處理系列課程 DSP應用技術76以Tr表示信號上升時間，Tpd表示信號線傳播延時。若 Tr 4 Tpd， 信號將落在安全區(qū)域；若 2Tpd Tr 4 Tpd，信號落在不

27、確定區(qū)域；若 Tr 2 Tpd， 信號落在問題區(qū)域。 數(shù)字信號處理系列課程 DSP應用技術77集總模型與分布式傳輸線 數(shù)字信號處理系列課程 DSP應用技術784.6.2 信號完整性從本質上講，高速數(shù)字系統(tǒng)的設計的核心問題是如何確保系統(tǒng)時序的正確。信號完整性(Signal Integrity)指的是信號線上信號的質量。信號完整性問題主要包括反射、振鈴、地彈和串擾。 數(shù)字信號處理系列課程 DSP應用技術794.6.3 傳輸線傳輸線模型可以用串聯(lián)電阻和并聯(lián)的電容、電阻和電感結構來等效。傳輸線模型將寄生電阻、電容和電感加到實際的PCB走線中，連線的最終阻抗稱為特征阻抗。 數(shù)字信號處理系列課程 DSP應

28、用技術80電磁輻射 EMI Radiation反射信號 Reflected Signals延時和時序錯誤 Delay & Timing Errors多次跨越邏輯電平門限錯誤 False Switching過沖與下沖 Overshoot & Undershoot串擾 Crosstalk傳輸線效應 數(shù)字信號處理系列課程 DSP應用技術81反射信號反射信號 數(shù)字信號處理系列課程 DSP應用技術82信號延時和時序錯誤信號延時和時序錯誤 主要表現(xiàn)為邏輯電平的高低門限之間變化時，保持一段時間信號不跳變。過多的信號延時可能導致時序錯誤和器件功能的混亂。通常在有多個接收端時會出現(xiàn)。信號延時產生

29、原因包括驅動過載、走線過長。多次跨越邏輯電平門限錯誤多次跨越邏輯電平門限錯誤 信號在跳變過程中可能多次跨越邏輯電平門限，從而導致這一類錯誤的發(fā)生。多次跨越邏輯電平門限錯誤是信號振蕩的一種特殊形式，即信號振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限將導致邏輯功能紊亂。 數(shù)字信號處理系列課程 DSP應用技術83過沖與下沖過沖與下沖 走線過長或者信號變化太快，可以導致過沖與下沖的發(fā)生。盡管大多數(shù)元器件的接收端有輸入二極管保護，但有時過沖與下沖電平會遠遠超過元器件的電源電壓范圍，導致元器件的損壞。電磁輻射電磁輻射 電磁干擾(EMI)包含產生過量的電磁輻射及對電磁輻射的敏感性兩個方面。EMI表現(xiàn)為數(shù)

30、字系統(tǒng)加電運行時，會向周圍環(huán)境輻射電磁波，從而使周圍環(huán)境正常工作的電子設備收到干擾。其原因是電路的工作頻率太高以及PCB布局布線的不合理。 數(shù)字信號處理系列課程 DSP應用技術84串擾串擾 在一根信號線上有信號通過時，在PCB板上與之相鄰的信號線就會感應出相關信號，這種現(xiàn)象叫做串擾。串擾的影響改變傳輸線的有效特征阻抗和傳播速度在其他傳輸線上引入感應噪聲 數(shù)字信號處理系列課程 DSP應用技術85tILVdrivermLmnoisedd,tVCIdrivermCmnoisedd,互感和互容引起的串擾感應電流流向 數(shù)字信號處理系列課程 DSP應用技術86串擾噪聲示意圖 數(shù)字信號處理系列課程 DSP應用技術87近端串擾脈沖和遠端串擾脈沖示意圖 數(shù)字信號處理系列課程 DSP應用技術88串擾串擾解決途徑解決途徑在布線限制允許的前提下，盡可能加寬走線間距在保證目標線阻抗同時，導線盡可能接近地線如果系統(tǒng)設計允許，使用差分布線技術相鄰兩層的走線采用正交布線信號線并行走線長度盡可