第8章組合邏輯電路

1、第第 8 章章門電路與組合邏輯電路門電路與組合邏輯電路概概 述述電子線路按其功能、性質的不同分為模擬電路電子線路按其功能、性質的不同分為模擬電路與數(shù)字電路兩大類。與數(shù)字電路兩大類。 模擬電路可用來實現(xiàn)幅度隨時間連續(xù)變化的模模擬電路可用來實現(xiàn)幅度隨時間連續(xù)變化的模擬信號的產生和處理，如前面分析的各種放大電路擬信號的產生和處理，如前面分析的各種放大電路都屬于此類。都屬于此類。 數(shù)字電路主要是對在時間和大小上都是離散的數(shù)數(shù)字電路主要是對在時間和大小上都是離散的數(shù)字信號進行存儲、變換和運算處理的電路。字信號進行存儲、變換和運算處理的電路。 在數(shù)字電路中，按其完成邏輯功能的不同特點，在數(shù)字電路中，按其完

2、成邏輯功能的不同特點，可劃分為組合邏輯電路和時序邏輯電路兩大類。本可劃分為組合邏輯電路和時序邏輯電路兩大類。本章討論組合邏輯電路。章討論組合邏輯電路。 所謂組合邏輯電路是指該電路在任意時刻的穩(wěn)所謂組合邏輯電路是指該電路在任意時刻的穩(wěn)定輸出狀態(tài)，僅取決于該時刻輸入信號的組合，而定輸出狀態(tài)，僅取決于該時刻輸入信號的組合，而與輸入信號作用前電路所處的狀態(tài)無關。與輸入信號作用前電路所處的狀態(tài)無關。 在數(shù)字電路中的晶體管只在數(shù)字電路中的晶體管只有兩種工作狀態(tài)：飽和導通有兩種工作狀態(tài)：飽和導通時，集電極輸出低電平；截時，集電極輸出低電平；截止時，集電極輸出高電平。止時，集電極輸出高電平。RBRC5VUBU

3、CT矩形波脈沖信號參數(shù)：矩形波脈沖信號參數(shù)：AT0.1A0.5A0.9Atptrtf脈沖幅度脈沖幅度A：脈沖信號變化的最大值。脈沖信號變化的最大值。脈沖上升時間脈沖上升時間tr：從幅度的從幅度的10%上升到上升到90%所需時間。所需時間。脈沖下降時間脈沖下降時間tf：從幅度的從幅度的90%下降到下降到10%所需時間。所需時間。脈沖寬度脈沖寬度tp：從上升沿的從上升沿的50%到下降沿的到下降沿的50%所需時間。所需時間。AT0.1A0.5A0.9Atptrtf脈沖周期脈沖周期T：波形周期性重復出現(xiàn)所需的最短時間。波形周期性重復出現(xiàn)所需的最短時間。脈沖頻率脈沖頻率f：單位時間內出現(xiàn)的脈沖個數(shù)，與周

4、期單位時間內出現(xiàn)的脈沖個數(shù)，與周期T成成倒數(shù)。倒數(shù)。占空比占空比 ：矩形波脈沖寬度矩形波脈沖寬度tp與脈沖周期與脈沖周期T的百分比值。的百分比值。Tf18.1 數(shù)制與碼制 一個數(shù)可用數(shù)制和碼制兩種形式來表示。數(shù)一個數(shù)可用數(shù)制和碼制兩種形式來表示。數(shù)制制按進制表示；碼制按進制表示；碼制用編碼表示。用編碼表示。常用數(shù)制的表示常用數(shù)制的表示1.十進制數(shù)表示十進制數(shù)表示2. 二進制數(shù)表示二進制數(shù)表示3. 任意進制數(shù)表示任意進制數(shù)表示4. 數(shù)制的轉換數(shù)制的轉換碼制碼制8421碼、碼、2421碼、碼、 5421碼、余碼、余3碼、格雷碼等碼、格雷碼等1. 十進制數(shù)表示特點：逢十進一特點：逢十進一210121

5、0110310910510731.759表示方法：用表示方法：用1010的冪相加表示的冪相加表示稱：1010i i 權（進位基數(shù)的冪）權（進位基數(shù)的冪）2. 二進制數(shù)表示特點：逢二進一特點：逢二進一10310132)625.11( 2121212121)101.1011(表示方法：用表示方法：用2 2的冪相加表示的冪相加表示稱：稱：2 2i i權（進位基數(shù)的冪）權（進位基數(shù)的冪）3. 任意進制數(shù)表示mmnnnnRRKRKRKRKRKN.)(11002211稱：稱：R Ri i權（進位基數(shù)的冪）權（進位基數(shù)的冪）稱：稱：RR進位基數(shù)進位基數(shù)稱：稱：K Ki i為相應的系數(shù)為相應的系數(shù)將一個數(shù)從一

6、種進制表示轉換為另一種進制表示，稱之。將一個數(shù)從一種進制表示轉換為另一種進制表示，稱之。4. 數(shù)制的轉換二進制二進制十進制的轉換十進制的轉換按權展開按權展開十進制十進制二進制的轉換二進制的轉換整數(shù)：除整數(shù)：除2取余；取余；小數(shù)：乘小數(shù)：乘2取整。取整。例：將（例：將（159）10 （ ）21592余余 179239余余 12余余 1219余余 12924221余余 1余余 0余余 0210)10011111(159) 即快速轉換法：快速轉換法：15979391994211 1 1 1 1 0 0 1例：將（例：將（0.875）10 （ 0. ）275. 12875. 05 . 1275. 00

7、 . 125 . 00 . 020 . 0210)1110. 0(0.875) 即210)1110.10011111(159.875) 則碼制 數(shù)字電路處理的信號，都可以用多位二進制數(shù)來數(shù)字電路處理的信號，都可以用多位二進制數(shù)來表示，這種二進制數(shù)叫代碼，給每個代碼賦予一定含表示，這種二進制數(shù)叫代碼，給每個代碼賦予一定含義的過程叫編碼。義的過程叫編碼。 若需要編碼的信息數(shù)量為若需要編碼的信息數(shù)量為N N，則用作代碼的二進，則用作代碼的二進制數(shù)的位數(shù)制數(shù)的位數(shù)n n應該滿足：應該滿足：Nn2 若某一編碼的二進制數(shù)的每一位都有一固定的若某一編碼的二進制數(shù)的每一位都有一固定的權值，這類編碼稱為有權碼；

8、反之，則為無權碼。權值，這類編碼稱為有權碼；反之，則為無權碼。 幾種常用的二進制編碼見表幾種常用的二進制編碼見表8.1.18.1.1（P278P278）概述：開關電路應用的電子器件是數(shù)字電路的基本元開關電路應用的電子器件是數(shù)字電路的基本元件。它只有接通和斷開兩種狀態(tài)，所以，只有兩種取件。它只有接通和斷開兩種狀態(tài)，所以，只有兩種取值值“0”0”和和“1”1”，我們把這種，我們把這種二值變量稱為邏輯變量二值變量稱為邏輯變量。把數(shù)字電路的把數(shù)字電路的輸出輸出信號和輸入信號之間的關系稱為邏信號和輸入信號之間的關系稱為邏輯關系或邏輯函數(shù)輯關系或邏輯函數(shù)。數(shù)字電路所進行的二值運算就叫。數(shù)字電路所進行的二值

9、運算就叫邏輯運算，研究這種運算規(guī)律的數(shù)學叫邏輯代數(shù)（布邏輯運算，研究這種運算規(guī)律的數(shù)學叫邏輯代數(shù)（布爾代數(shù)）。因此，數(shù)字電路也稱為邏輯電路。爾代數(shù)）。因此，數(shù)字電路也稱為邏輯電路。 邏輯代數(shù)中的邏輯代數(shù)中的“0”和和“1”與十進制的與十進制的0和和1有著有著完全不同的含義，在邏輯代數(shù)中，完全不同的含義，在邏輯代數(shù)中，0和和1代表著對立或代表著對立或矛盾著的兩個方面，如開關的接通和斷開，信號的有矛盾著的兩個方面，如開關的接通和斷開，信號的有和無，電位的高和低等等，視具體研究對象而定。和無，電位的高和低等等，視具體研究對象而定。8.2 邏輯運算與邏輯門電路1. 與運算及與運算及“與與”門電路門電路

10、 決定事件決定事件F的所有條件的所有條件A和和B都滿足時，事件都滿足時，事件F才發(fā)生，則才發(fā)生，則稱邏輯函數(shù)稱邏輯函數(shù)F是邏輯變量是邏輯變量A和和B的的“邏輯與邏輯與”。邏輯表達式為：邏輯表達式為：ABBAF與邏輯門電路：與邏輯門電路：AFBE與邏輯門符號：與邏輯門符號：FAB&與邏輯真值表與邏輯真值表A B F0 00 1 011 1 0 0 0 1運算規(guī)則：運算規(guī)則：111001010000基本邏輯運算與基本門基本邏輯運算與基本門R12VFABD1D22. 或運算及或運算及“或或”門電路門電路 決定事件決定事件F的所有條件的所有條件A和和B只要有一個或一個以上得到滿只要有一個或一個

11、以上得到滿足時，事件足時，事件F就發(fā)生，則稱邏輯函數(shù)就發(fā)生，則稱邏輯函數(shù)F是邏輯變量是邏輯變量A和和B的的“邏邏輯或輯或”。邏輯表達式為：邏輯表達式為：BAF或邏輯門電路或邏輯門電路:或邏輯門符號或邏輯門符號:FAB1FBEA或邏輯真值表或邏輯真值表:A B F0 00 1 011 1 0 1 1 1運算規(guī)則運算規(guī)則:111101110000R-12VFABD1D23. 非運算及非運算及“非非”門電路門電路 決定事件決定事件F的條件的條件A不具備時，事件不具備時，事件F才發(fā)生，則稱邏輯函才發(fā)生，則稱邏輯函數(shù)數(shù)F是邏輯變量是邏輯變量A的的“邏輯非邏輯非”。邏輯表達式為：邏輯表達式為：AF 非邏輯

12、門電路：非邏輯門電路：非邏輯門符號：非邏輯門符號：非邏輯真值表非邏輯真值表A F 1 0 0 1 運算規(guī)則：運算規(guī)則：1001FEARFA1-5VAF3V12VRB1RB2RC1. 與非邏輯運算及與非邏輯運算及“與非與非”門門 與非邏輯是與邏輯和非邏輯的與非邏輯是與邏輯和非邏輯的結合。其邏輯函數(shù)表達式為：結合。其邏輯函數(shù)表達式為：CBAFFA&BC與非邏輯真值表與非邏輯真值表A B C F0 0 00 0 10 1 00 1 1 0 01 0 11 1 011 1 1 1 1 1 1 1 1 1 0與非邏輯門：與非邏輯門：與非邏輯特點：與非邏輯特點：全全“1”出出“0”，有有“0”出出

13、“1”復合邏輯運算與其他門電路2.或非邏輯運算及或非邏輯運算及“或非或非”門門或非邏輯是或邏輯和非邏輯的或非邏輯是或邏輯和非邏輯的結合。其邏輯函數(shù)表達式為：結合。其邏輯函數(shù)表達式為：CBAFFA1BC或非邏輯真值表或非邏輯真值表A B C F0 0 00 0 10 1 00 1 1 0 01 0 11 1 011 1 1 1 0 0 0 0 0 0 0或非邏輯門：或非邏輯門：或非邏輯特點：或非邏輯特點：全全“0”出出“1”，有有“1”出出“0”3.與或非邏輯運算及與或非邏輯運算及“與或非與或非”門門與或非邏輯是與邏輯、或邏輯和非與或非邏輯是與邏輯、或邏輯和非邏輯的結合。其邏輯函數(shù)表達式為：邏輯

14、的結合。其邏輯函數(shù)表達式為：DCBAF與或非邏輯真值表與或非邏輯真值表A B C D F0 0 0 00 0 0 10 0 1 00 0 1 1 1 1 1 1 1 1 1 0 0與或非邏輯門：與或非邏輯門：FA1BCD&4.異或邏輯運算及異或邏輯運算及“異或異或”門和同或邏輯運算及門和同或邏輯運算及“同或同或”門門 設設F（A、B）為變量）為變量A、B的邏輯函數(shù)，只有當?shù)倪壿嫼瘮?shù)，只有當A、B取值相異時（即取值相異時（即A=1，B=0或或A=0，B=1），函數(shù)），函數(shù)F（A、B）的取值為的取值為1，否則為，否則為0，我們稱，我們稱F（A、B）為異或邏輯函數(shù)，）為異或邏輯函數(shù)，實現(xiàn)異或

15、邏輯運算的電路稱為異或門。實現(xiàn)異或邏輯運算的電路稱為異或門。BABABAF異或邏輯真值表：異或邏輯真值表：異或邏輯門異或邏輯門異或邏輯表達式為：異或邏輯表達式為：FAB1A B F0 00 1 011 1 0 1 1 0（1）異或邏輯運算及）異或邏輯運算及“異或異或”門門 設設F（A、B）為變量）為變量A、B的邏輯函數(shù)，只有當?shù)倪壿嫼瘮?shù)，只有當A、B取值相同時（即取值相同時（即A=1，B=1或或A=0，B=0），函數(shù)），函數(shù)F（A、B）的取值為的取值為1，否則為，否則為0，我們稱，我們稱F（A、B）為同或邏輯函數(shù)，）為同或邏輯函數(shù)，實現(xiàn)同或邏輯運算的電路稱為同或門。實現(xiàn)同或邏輯運算的電路稱為同

16、或門。同或邏輯真值表同或邏輯真值表同或邏輯門同或邏輯門同或邏輯表達式為：同或邏輯表達式為：FABA B F0 00 1 011 1 1 0 0 1BABAF =A B（2）同或邏輯運算及）同或邏輯運算及“同或同或”門門5. 三態(tài)門三態(tài)門 三態(tài)門就是指具有三種輸出狀態(tài)的門電路，即：它除了可三態(tài)門就是指具有三種輸出狀態(tài)的門電路，即：它除了可輸出高電平和低電平以外，還可以有第三種輸出狀態(tài)輸出高電平和低電平以外，還可以有第三種輸出狀態(tài)高阻高阻態(tài)（也稱禁止狀態(tài)）。此時，輸出端相當于懸空，和所有電路態(tài)（也稱禁止狀態(tài)）。此時，輸出端相當于懸空，和所有電路斷開（內部結構了解）。斷開（內部結構了解）。三態(tài)門的邏

17、輯符號：三態(tài)門的邏輯符號： 三態(tài)門與普通門的區(qū)別在于，它的輸入端有一個控制信號三態(tài)門與普通門的區(qū)別在于，它的輸入端有一個控制信號輸入端：輸入端：EN 稱為使能端。稱為使能端。&ENFBAC&ENFBAC高電平使能高電平使能低電平使能低電平使能ENABCF高電平使能高電平使能F低電平使能低電平使能00110101高阻高阻高阻高阻0101高阻高阻高阻高阻三態(tài)門真值表三態(tài)門真值表 1 0 1 0正邏輯與負邏輯高電平高電平=1，低電平，低電平=0 正邏輯正邏輯高電平高電平=0，低電平，低電平=1 負邏輯負邏輯 在判斷某一具體邏輯電路的邏輯功能時，首先應該在判斷某一具體邏輯電路的邏輯功能

18、時，首先應該明確該電路采用的是正邏輯還是負邏輯。同一電路由明確該電路采用的是正邏輯還是負邏輯。同一電路由于采用的邏輯約定不同，其邏輯關系也不相同。于采用的邏輯約定不同，其邏輯關系也不相同。 可以證明正、負邏輯函數(shù)間滿足如下對偶關系：可以證明正、負邏輯函數(shù)間滿足如下對偶關系： 除特別聲明以外，本除特別聲明以外，本教材均采用正邏輯。教材均采用正邏輯。1）正邏輯與門即為負邏輯或門；）正邏輯與門即為負邏輯或門；2）正邏輯或門即）正邏輯或門即為負邏輯與門（例如下頁）；為負邏輯與門（例如下頁）；3）正邏輯與非門即）正邏輯與非門即為負邏輯或非門；為負邏輯或非門；4）正邏輯或非門即為負邏輯與）正邏輯或非門即為

19、負邏輯與非門；非門；5）正邏輯異或門即為負邏輯同或門；）正邏輯異或門即為負邏輯同或門；6）正）正邏輯同或門即為負邏輯異或門。邏輯同或門即為負邏輯異或門。AFBEA B F0 00 1 011 1 0 0 0 1如圖：開關組成的門電路如圖：開關組成的門電路約定正邏輯：開關閉約定正邏輯：開關閉“1”1”，斷，斷“0”0” 燈亮燈亮“1”1”，滅，滅“0”0”則負邏輯：開關閉則負邏輯：開關閉“0”0”，斷，斷“1”1” 燈亮燈亮“0”0”，滅，滅“1”1”A B F0 00 1 011 1 0 1 1 1F=A BF=A+B8.3 邏輯代數(shù)的運算法則基本法則基本法則基本規(guī)則基本規(guī)則基本定理基本定理邏

20、輯代數(shù)運算的基本法則 0 0A=0A=0 1 1A=AA=A A AA=AA=A A A=0=00+A=A0+A=A1+A=11+A=1A+A=AA+A=AA A+ +=1=1AA 010 , 000111 , 001111 , 000010 , 001110 , 000111 , 101000 , 111110 , 10111 , 00邏輯代數(shù)運算的基本定理定理定理1 交換律交換律ABBAABBA ,定理定理2 結合律結合律CBACBACBACBA)()()()(定理定理3 分配律分配律)()(CABABCAACABCBA定理定理4 吸收律吸收律定理定理5 對和律對和律BBABABBAABA

21、BABAABAAB)()(定理定理6 反演律反演律BABABABAAABABABAAABBAA)(ABAA)(異或運算的主要公式ABBA ) 1 ()()( )2(CBACBAACABCBA)( )3(AA1 )4(AA0 )5(0 )6( AA1 )7( AA邏輯代數(shù)運算的基本規(guī)則1. 代入規(guī)則代入規(guī)則 任意一個邏輯等式，如果將等式中所有出現(xiàn)某一變量的地任意一個邏輯等式，如果將等式中所有出現(xiàn)某一變量的地方，都用同一個邏輯函數(shù)去置換，則此等式仍然成立。方，都用同一個邏輯函數(shù)去置換，則此等式仍然成立。DCADCABABA2. 反演規(guī)律反演規(guī)律CBADFCBADF3. 對偶規(guī)則對偶規(guī)則 對任意一個

22、邏輯函數(shù)對任意一個邏輯函數(shù)F，如果將其中的，如果將其中的“”變成變成“+”， “+”變成變成“”； “0”變成變成“1”；“1”變成變成“0”所得到的新的邏輯函所得到的新的邏輯函數(shù)數(shù)F稱為原函數(shù)的對偶式。稱為原函數(shù)的對偶式。當已知邏輯函數(shù)當已知邏輯函數(shù)F，欲求，欲求F則只要將則只要將F中的所有中的所有“”變成變成“+”“+”變成變成“”；“0”變成變成“1”；“1”變成變成“0”。原變量變成反變量，原變量變成反變量，反變量變成原變量，即得反變量變成原變量，即得 。F邏輯函數(shù)的化簡邏輯函數(shù)的化簡卡諾圖化簡（后一節(jié)內容中介紹）卡諾圖化簡（后一節(jié)內容中介紹） 因為同一邏輯函數(shù)可以寫成不同形式的邏輯表

23、達式，因為同一邏輯函數(shù)可以寫成不同形式的邏輯表達式，在邏輯電路的設計中，邏輯函數(shù)最終都要用邏輯電路來在邏輯電路的設計中，邏輯函數(shù)最終都要用邏輯電路來實現(xiàn)，因此，用最簡單的邏輯函數(shù)設計電路是簡化電路、實現(xiàn)，因此，用最簡單的邏輯函數(shù)設計電路是簡化電路、降低成本和提高系統(tǒng)可靠性的最直接的方法。降低成本和提高系統(tǒng)可靠性的最直接的方法。公式化簡法公式化簡法1.并項法并項法2.吸收法吸收法3.消去法消去法4.配項法配項法邏輯函數(shù)的公式化簡法1.并項法并項法利用對合律將兩乘積項合并，使邏輯函數(shù)利用對合律將兩乘積項合并，使邏輯函數(shù)得到簡化。得到簡化。ABAABCBAABBABA)(CBBABBA)()(CCA

24、A)(CBAABCBABAF)()(化簡：化簡：2.吸收法吸收法利用吸收律，吸收多余的與項，使邏輯函數(shù)利用吸收律，吸收多余的與項，使邏輯函數(shù)簡化。簡化。BCDACBBCAAF)(3.消去法消去法利用吸收律，消去某些與項中的變量，使邏利用吸收律，消去某些與項中的變量，使邏輯函數(shù)得到簡化。輯函數(shù)得到簡化。CBCAABF4.配項法配項法利用基本公式給邏輯函數(shù)配上適當?shù)捻棧估没竟浇o邏輯函數(shù)配上適當?shù)捻?，使邏輯函?shù)得到簡化。邏輯函數(shù)得到簡化。BABAABF)()()(DACBBCABCA)(BCA)(1)(DACBBCACBAAB)(CABCABABBAABBAABBAAABA BABAA AA

25、A BCBBDABCDBCABDDABC證明2 ) 1() 1(CBDBCABDDABC左式證畢證畢 CBDBCBDABC )( DCCDACB )(DCDACBBCACB)1(1.1.化簡化簡 CBACABCBAABCY)()(CCBACCABY解：解：ABBABAAB)(8.4 簡單組合邏輯電路的分析和設計組合邏輯電路的分析組合邏輯電路的分析并介紹函數(shù)的卡諾圖化簡并介紹函數(shù)的卡諾圖化簡1.步驟步驟2.舉例舉例 分析和設計組合邏輯電路時，須要討論它的輸分析和設計組合邏輯電路時，須要討論它的輸出變量與輸入變量間的邏輯函數(shù)關系。邏輯分析就出變量與輸入變量間的邏輯函數(shù)關系。邏輯分析就是分析已給邏輯

26、電路的邏輯功能，找出輸出邏輯函是分析已給邏輯電路的邏輯功能，找出輸出邏輯函數(shù)與輸入邏輯變量之間的邏輯關系。邏輯電路的設數(shù)與輸入邏輯變量之間的邏輯關系。邏輯電路的設計，也稱為邏輯電路的綜合，它是分析的一個相反計，也稱為邏輯電路的綜合，它是分析的一個相反過程。過程。組合邏輯電路的設計組合邏輯電路的設計1.步驟步驟2.舉例舉例 1.分析組合邏輯電路的步驟大致如下：分析組合邏輯電路的步驟大致如下： 組合邏輯電路的分析寫邏輯式寫邏輯式列邏輯狀態(tài)表列邏輯狀態(tài)表分析邏輯功能分析邏輯功能 已知已知邏輯圖邏輯圖運用邏輯代數(shù)運用邏輯代數(shù) 化簡或變換化簡或變換2.舉例舉例例例1：分析圖示邏輯電路的邏輯功能：分析圖示

27、邏輯電路的邏輯功能A&1G2G3G4GFBXYZ解：（解：（1）由）由邏輯圖寫出邏輯圖寫出邏輯式：邏輯式：ABX ABAAXYABBBXZBABABABABBAAABBABAABBABAABBABAYZF )()( A&1G2G3G4GFBXYZ（2）由邏輯式寫出邏輯真值表：）由邏輯式寫出邏輯真值表：異或邏輯真值表異或邏輯真值表A B F0 00 1 011 1 0 1 1 0BABABAF（3）分析邏輯功能得出門電路：）分析邏輯功能得出門電路：異或邏輯門異或邏輯門FAB1A&1G2G3G4GFBXYZ組合邏輯電路的設計 1.設計組合邏輯電路的步驟大致如下：設計組合邏輯

28、電路的步驟大致如下： 寫邏輯式寫邏輯式畫出邏輯圖畫出邏輯圖 2.舉例舉例例例2：試設計一邏輯電路供三人（：試設計一邏輯電路供三人（A、B、C）投票使用，每）投票使用，每人有一電鍵，如果他贊成，就按電鍵，表示人有一電鍵，如果他贊成，就按電鍵，表示“1”，如果他不贊成，如果他不贊成，就不按電鍵，表示就不按電鍵，表示“0”。表決結果用指示燈來表示，如果多數(shù)贊。表決結果用指示燈來表示，如果多數(shù)贊成，則指示燈亮，成，則指示燈亮，F(xiàn)=1；反之不亮，；反之不亮，F(xiàn)=0。已知已知邏輯要求邏輯要求列邏輯列邏輯狀態(tài)表狀態(tài)表運用邏輯代數(shù)運用邏輯代數(shù) 化簡或變換化簡或變換該題共有三人參加投票，所以該題共有三人參加投票

29、，所以應該有應該有8種組合，如下表：種組合，如下表：ABCF00000010010001111000101111011111從表中可見，在從表中可見，在8種組合中，種組合中，F(xiàn)=1只有只有4種。種。a.由表中由表中F=1列寫正邏輯函列寫正邏輯函數(shù)表達式。數(shù)表達式。c.各種組合之間是或的邏輯各種組合之間是或的邏輯關系故取以上各項乘積之和，關系故取以上各項乘積之和，由此寫出邏輯關系式。由此寫出邏輯關系式。b.對一種組合而言，輸入變對一種組合而言，輸入變量是量是“與與”邏輯關系。對應邏輯關系。對應于于F=1，如果輸入變量為，如果輸入變量為1。則用變量本身（如則用變量本身（如A）；如）；如輸入變量為輸

30、入變量為“0”，則取其反，則取其反量（如量（如），而后取乘積項。），而后取乘積項。解：（解：（1）由題意列出邏輯狀態(tài)表）由題意列出邏輯狀態(tài)表ABCCABCBABCAF（3） 簡化邏輯式簡化邏輯式ABACBCCCABBBACAABCABCCABABCCBAABCBCAF)()()( （4） 由邏輯式畫出邏輯圖由邏輯式畫出邏輯圖（2） 由邏輯狀態(tài)表列寫邏輯式由邏輯狀態(tài)表列寫邏輯式ABACBCFA&11G2G3G4GFBCA&1G2G3G4GFBCACBCABBCACABF 在邏輯電路中，在邏輯電路中，與非門是最常用的與非門是最常用的基本元件，通常要基本元件，通常要求邏輯功能用與非求

31、邏輯功能用與非門實現(xiàn)。門實現(xiàn)。邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法 卡諾圖是由許多方格組成的陣列圖，方格又稱單卡諾圖是由許多方格組成的陣列圖，方格又稱單元，單元的個數(shù)等于元，單元的個數(shù)等于 ，n為輸入變量個數(shù)。每個為輸入變量個數(shù)。每個方格表示輸入變量的一種組合狀態(tài)，定義為最小項，方格表示輸入變量的一種組合狀態(tài)，定義為最小項，用用mj表示。表示。m是最小項的符號，若用是最小項的符號，若用“1”代替原變代替原變量，用量，用“0”代替反變量，每一種組合狀態(tài)所對應的代替反變量，每一種組合狀態(tài)所對應的二進制數(shù)就是最小項的下標二進制數(shù)就是最小項的下標j，二變量卡諾圖如下：二變量卡諾圖如下：n2AB

32、010100 m001m110m211m3ABC0100011110m0m1m3m2m4m5m7m6四變量卡諾圖四變量卡諾圖ABCD000100011110m0m1m3m2m4m5m7m61110m12m13m15m14m10m11m9m8三變量卡諾圖三變量卡諾圖按循環(huán)碼順序排列按循環(huán)碼順序排列ABCD000100011110m0m1m3m2m4m5m7m61110m12m13m15m14m10m11m9m8 1）靠近的兩個最小頂）靠近的兩個最小頂m1和和m3 , m1和和m5； 相鄰的概念：相鄰的概念：2）相對）相對: 任意一行或一列的兩頭，如任意一行或一列的兩頭，如m0和和m2 , m0和

33、和m8 4）四角相鄰）四角相鄰: 在四變量圖中在四變量圖中 m0、m2 、 m8、m10 。 3）相重）相重: 對折起來后位置重合。對折起來后位置重合。ABCDE00010000010110101110110111101100五變量卡諾圖五變量卡諾圖 用卡諾圖化簡四個或四個以下變量的邏輯函數(shù)具用卡諾圖化簡四個或四個以下變量的邏輯函數(shù)具有直觀、迅速的優(yōu)點。它實質上是對合律的直接應有直觀、迅速的優(yōu)點。它實質上是對合律的直接應用，即用，即A B+A B=A。ABCF00000010010001111000101111011111三人表決真值表三人表決真值表ABCCABCBABCAFBCACABABC

34、010001111000100111（1）將相鄰為）將相鄰為“1”的項圈起來，圈的項越多，消的項圈起來，圈的項越多，消去的變量就越多，且圈的項為去的變量就越多，且圈的項為2L偶數(shù)項。偶數(shù)項。（2）每畫一個新圈，必須有一個新項；）每畫一個新圈，必須有一個新項；ABC010001111000100111（3）把每一個圈中的公因子找出來，將各個圈中）把每一個圈中的公因子找出來，將各個圈中的公因子相加，即為化簡的邏輯函數(shù)。的公因子相加，即為化簡的邏輯函數(shù)。ABF ACBC例：例：某車間有某車間有A、B、C、D四臺電機四臺電機 ， 要求（要求（1）A機機開機；（開機；（2）或者其它三臺電機至少有兩臺開機

35、。若不）或者其它三臺電機至少有兩臺開機。若不滿足上述要求，指示燈滅，試用與非門組成指示燈亮的滿足上述要求，指示燈滅，試用與非門組成指示燈亮的邏輯電路。邏輯電路。 0 0 0 0 0 A B C D F 0 0 0 1 0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1設開機為設開機為“1”，停機為停機為“0”；燈亮為燈亮為“1”，燈滅為燈滅為“0”，列出真值表。列出真值表。ABCD000100011110111111101 1111111 據(jù)真值表，將輸出據(jù)真值表，將輸出F為為“1”所對應的那些最小項填

36、所對應的那些最小項填上上“1”，其余方格填上，其余方格填上“0”或不填?；虿惶?。AF BCBDCDCDBDBCA最后畫最后畫出邏輯出邏輯電路圖電路圖（略）（略）8.5 8.5 半加器和全加器半加器和全加器半加器半加器全加器全加器 加法器是數(shù)字系統(tǒng)和計算機中最基本的運加法器是數(shù)字系統(tǒng)和計算機中最基本的運算單元。數(shù)字電路的加法器就是實現(xiàn)二進制的算單元。數(shù)字電路的加法器就是實現(xiàn)二進制的加法運算。加法運算。 加法器可分為：加法器可分為：半半 加加 器器 如果加運算電路僅把加數(shù)和被加數(shù)同一位的兩個數(shù)如果加運算電路僅把加數(shù)和被加數(shù)同一位的兩個數(shù)相加，而不考慮從低位送來的進位數(shù)，則這種加法運算相加，而不考慮

37、從低位送來的進位數(shù)，則這種加法運算電路稱為半加器。電路稱為半加器。 可見，半加器的功能是完成兩可見，半加器的功能是完成兩個一位二進制數(shù)相加。二進制數(shù)只個一位二進制數(shù)相加。二進制數(shù)只有有0和和1兩個數(shù)。所以，相加時，應兩個數(shù)。所以，相加時，應該滿足狀態(tài)表：該滿足狀態(tài)表：輸入輸出AiBiSiCi0000011010101101 可見，半加器應該有兩個輸可見，半加器應該有兩個輸入端，兩個輸出端。其中入端，兩個輸出端。其中Ai 、Bi表示兩個相加數(shù)，表示兩個相加數(shù)，Ci表示進位，表示進位，Si表示本位和。表示本位和。輸入輸入輸出輸出AiBiSiCi0000011010101101 由狀態(tài)表可寫出本位和

38、與進位由狀態(tài)表可寫出本位和與進位的邏輯函數(shù)式。的邏輯函數(shù)式。BABABASiiiiiiiiBAC 由邏輯函數(shù)式可畫出由邏輯函數(shù)式可畫出半加器的邏輯電路：半加器的邏輯電路：iA1&iSiBiCiAiBiSiCCO 半加器邏輯符號：半加器邏輯符號：根據(jù)根據(jù)Si=1，按正邏輯寫，按正邏輯寫：全全 加加 器器 如果加運算電路把同一位的加數(shù)和被加數(shù)以及從低位送來如果加運算電路把同一位的加數(shù)和被加數(shù)以及從低位送來的進位數(shù)三者相加，則的進位數(shù)三者相加，則 可見，全加器有三個可見，全加器有三個輸入端輸入端兩個相加數(shù)兩個相加數(shù)Ai和和Bi以及從低位送來的進位以及從低位送來的進位Ci-1，輸出端有兩個，輸

39、出端有兩個本本位和數(shù)位和數(shù)Si和進位數(shù)和進位數(shù)Ci。 列出全加器的真值列出全加器的真值表見右：表見右：輸入輸入輸出輸出A Ai iB Bi iC Ci-1i-1S Si iC Ci i0 00 00 00 00 00 00 01 11 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 1這種加法運算電路稱為這種加法運算電路稱為全加器。全加器。1111iiiiiiiiiiiiiCBACBACBACBASiiiiiiiiiiiiiiiiiiiiiiiiiiiBAC

40、BACCBACBABACBACBACBACBAC11111111)()()( 由邏輯函數(shù)由邏輯函數(shù)式可畫出邏輯電式可畫出邏輯電路如圖。路如圖。輸入輸入輸出輸出A Ai iB Bi iC Ci-1i-1S Si iC Ci i0 00 00 00 00 00 00 01 11 10 00 01 10 01 10 00 01 11 10 01 11 10 00 01 10 01 10 01 10 01 11 11 10 00 01 11 11 11 11 11 1COCOCO1iiBA iiBA1)(iiiCBA1iiiiCBASiC1iCiAiB1111)()()()(iiiiiiiiiiiii

41、iiiCBACBACBABACBABA1)(iiiCBACOCOCO1iiBAiiBA1iiiCBA1iiiiCBASiC1iCiAiBiAiBiSiCCO1iC全加器的邏輯符號全加器的邏輯符號CI8.6 8.6 編編 碼碼 器器三位二進制編碼器的設計三位二進制編碼器的設計二二- -十進制編碼器的設計十進制編碼器的設計 用數(shù)字或某種文字和符號來表示某一對象或信號用數(shù)字或某種文字和符號來表示某一對象或信號的過程稱為編碼。的過程稱為編碼。 十進制編碼或某種文字和符號的編碼難于用電路來十進制編碼或某種文字和符號的編碼難于用電路來實現(xiàn)。在數(shù)字電路中，一般用的是二進制編碼。二進實現(xiàn)。在數(shù)字電路中，一般用

42、的是二進制編碼。二進制只有制只有0 0和和1 1兩個數(shù)碼，可以把若干個兩個數(shù)碼，可以把若干個0 0和和1 1按一定規(guī)律按一定規(guī)律編排起來組成不同的二進制代碼編排起來組成不同的二進制代碼, ,來表示某一對象或信來表示某一對象或信號。一位二進制代碼有號。一位二進制代碼有0 0和和1 1兩種狀態(tài)，可以表示兩個兩種狀態(tài)，可以表示兩個信號，兩位二進制代碼有信號，兩位二進制代碼有0000、0101、1010、1111四種組合，四種組合，可以表示四個信號?？梢员硎舅膫€信號。n n位二進制代碼有位二進制代碼有2 2n n種組合種組合, ,可以表可以表示示2 2n n個信號個信號。這種二進制編碼在電路上容易實現(xiàn)

43、。這種二進制編碼在電路上容易實現(xiàn)。討論兩種編碼器：討論兩種編碼器：三位二進制編碼器的設計1.列編碼表 三位二進三位二進制數(shù)可以表示制數(shù)可以表示8種信號狀態(tài)。種信號狀態(tài)。所以，可以列所以，可以列出其編碼表。出其編碼表。其中其中I0I7為八為八個輸入信號。個輸入信號。Y2Y0為輸出為輸出的三位二進制的三位二進制代碼。代碼。輸 入輸 出I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011112.由編碼表寫出邏輯式按取值為1列寫：76542

44、IIIIY76321IIIIY75310IIIIY7654IIII7632IIII7531IIII 由于我們經常使用與非門，所以轉換成與非邏輯關系。3.由邏輯式畫出輯邏圖：&11111111I2I3I4I5I6I7I10I0Y1Y2Y0I7I1I二-十進制編碼器的設計 二二-十進制編碼器是將十進制的十個數(shù)碼十進制編碼器是將十進制的十個數(shù)碼0、l、2、3、4、5、6、7、8、9編成二進制代碼的電路。輸入的是編成二進制代碼的電路。輸入的是09十個數(shù)十個數(shù)碼，輸出的是對應的二進制代碼。這二進制代碼又稱二碼，輸出的是對應的二進制代碼。這二進制代碼又稱二-十進十進制代碼，簡稱制代碼，簡稱BCD碼

45、。碼。 1確定二進制代碼的位數(shù)確定二進制代碼的位數(shù) 因為輸入為因為輸入為09十個數(shù)碼，要求有十種狀態(tài)，而三位二十個數(shù)碼，要求有十種狀態(tài)，而三位二進制代碼只有八種狀態(tài)進制代碼只有八種狀態(tài)(組合組合)，所以二進制代碼確定為四位，所以二進制代碼確定為四位(2n 10取取n4) 。2列編碼表列編碼表 四位二進制代碼共有十六種狀態(tài)，其中任何十種狀態(tài)都可四位二進制代碼共有十六種狀態(tài)，其中任何十種狀態(tài)都可表示表示09十個數(shù)碼，方案很多。最常用的是十個數(shù)碼，方案很多。最常用的是8421編碼方式，就編碼方式，就是在四位二進制代碼的十六種狀態(tài)中取出前面十種狀態(tài)，表是在四位二進制代碼的十六種狀態(tài)中取出前面十種狀態(tài)，

46、表示示09十個數(shù)碼，后面六種狀態(tài)去掉，見下表。十個數(shù)碼，后面六種狀態(tài)去掉，見下表。輸 入輸 出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y0100000000000000100000000000100100000000010000100000000110000100000010000000100000101000000100001100000000100011100000000101000000000000110013由編碼表寫出邏輯式由編碼表寫出邏輯式76542IIIIY76321IIIIY975310IIIIIY7654IIII7632IIII97531IIIII983IIY98II 4.由邏輯式畫出邏輯圖由邏輯式畫出邏輯圖教材教材P298編碼表輸入編碼表輸入“0”電平有效電平有效&11111111I2I3I4I5I6I7I10I0Y1Y2Y&3Y119I8I二二十進制優(yōu)先權編碼真值表十進制優(yōu)先權編碼真值表P299（略）（略）8.7 譯碼器和數(shù)字顯示二進制譯碼器二進制譯碼器( (n線線2 2n線譯碼器）線譯碼器）二二- -十進制顯示譯碼器十進制顯示譯碼器討論兩種譯碼器：討論兩種譯碼器： 譯碼和編碼的過程相反。編碼是將某種信號或十進譯碼和編碼的過程相反。編碼是將某種信號或十進制的十個數(shù)碼制的十個數(shù)碼( (輸入輸入)