數(shù)字電路第2章習(xí)題解答

1、2-1一個(gè)電路如圖2-43所示，其三極管為硅管，=20，試求：v1小于何值時(shí)，三極管T截止，v1大于何值時(shí)，三極管T飽和。n解：設(shè)vBE=0V時(shí)，三極管T截止。T截止時(shí)，IB=0。此時(shí)10)10(020IvVCCvIvORCR1R2T=2010k2k10k+10V-10V-VBB圖2-43三極管電路vI=2VT臨界飽和時(shí)，vCE=0.7V。此時(shí)mAI0465. 010207 . 010BSmAvII0465. 010)10(7 . 027 . 0IBSBvI=4.2V上述計(jì)算說明vI4.2V時(shí)，T飽和。 2-2 一個(gè)電路如圖2-44所示。 已知VCC=6V，VCES=0.2V，ICS=10mA

2、，求集電極電阻RC的值。 已知三極管的=50、VBE =0.7V、輸入高電平VIH=2V，當(dāng)電路處于臨界飽和時(shí)，Rb值應(yīng)是多少？n解：kIVVR58. 0102 . 06CSCESCCCTRCRbVCCvIvO圖2-44 三極管電路 臨界飽和時(shí)，IB=IBS。 mAII2 . 05010CSBSkIVVR5 . 62 . 07 . 02BSBEIb2-3 在圖2-6所示電路中，當(dāng)電路其他參數(shù)不變，僅Rb減小時(shí)，三極管的飽和程度是減輕還是加深？?jī)HRC減小時(shí)，三極管的飽和程度是減輕還是加深？n解：Rb減少時(shí)，IB增加，在IC不變的前提下，三極管的飽和程度加深了。nRC減小時(shí)，ICS增加，在IB不變

3、的前提下，三極管隨著IC增加，飽和程度將減輕。2-4 為什么說TTL與非門輸入端在以下三種接法時(shí),在邏輯上都屬于輸入為0?n輸入端接地; n輸入端接低于0.8V的電源;n輸入端接同類與非門的輸出低電平0.4V。n解：因?yàn)門TL與非門的VILmax=0.8V，所以小于、等于0.8V的輸入在邏輯上都為0。2-5 為什么說TTL與非門輸入端在以下三種接法時(shí),在邏輯上都屬于輸入為1?1.輸入端接同類與非門的輸出高電平3.6V;2.輸入端接高于2V的電源;3.輸入端懸空。解: TTL與非門的VIH(min)=2V，當(dāng)vI2V時(shí)，邏輯上為1。此時(shí)，發(fā)射極電流不會(huì)從發(fā)射極流出。當(dāng)輸入端懸空時(shí)，因沒有發(fā)射極電

4、流的通路，也不會(huì)有發(fā)射極電流從發(fā)射極流出，與輸入端接高電平等效，故TTL門輸入端懸空，邏輯上認(rèn)為是1。2-6 在挑選TTL門電路時(shí)，都希望選用輸入低電平電流比較小的與非門，為什么？n解：負(fù)載門的輸入端電流小，驅(qū)動(dòng)門的負(fù)載電流才小，才可能帶更多的門。n2-7 在實(shí)際應(yīng)用中，為避免外界干擾的影響，有時(shí)將與非門多余的輸入端與輸入信號(hào)輸入端并聯(lián)使用，這時(shí)對(duì)前級(jí)和與非門有無影響？n解：有影響。將使前級(jí)拉電流負(fù)載隨并聯(lián)輸入端數(shù)成正比例增加。2-8 在用或非門時(shí),對(duì)多余輸入端的處理方法同與非門處理方法有什么區(qū)別?與非：接高電平；與非：接高電平；或非：接低電平?；蚍牵航拥碗娖?。=A B=A +B2-9 異或門

5、能作為非門使用嗎?為什么?AFBAFBBABAF，01所以一端接高電平即可構(gòu)成非門電路。2-10 根據(jù)圖2-7(a)TTL與非門的電壓傳輸特性、輸入特性、輸出特性和輸入端負(fù)載特性，求圖中(b)中的vo1v o7的各個(gè)值。3.60.20123vI(V)vO(V)vO(V)iL(mA)00.40.20.60.8510 1520vI(V)iI(mA)-1.41.40123vI(V)RI(k)1.40123 (a)TTL與非門的電壓傳輸特性、輸入特性、輸出特性和輸入端負(fù)載特性2-10 根據(jù)圖2-7(a)TTL與非門的電壓傳輸特性、輸入特性、輸出特性和輸入端負(fù)載特性，求圖中(b)中的vo1v o7的各個(gè)

6、值。圖2-45 TTL與非門的特性及門電路vO12V&vO4&vO53.6V300&vO23V0.3V&vO3懸空&vO64V4.7k&vO73.6VG1G2G10&111(b) TTL與非門的門電路2-13 圖2-43中的(a)、(b)、(c) 三個(gè)邏輯電路的功能是否一樣，并分別寫出F1、F2、F3的邏輯表達(dá)式CAABCAABFCAABFCAABCAABF2-14寫出圖2-44中的各邏輯電路的輸出F1、F2的邏輯表達(dá)式。CDEABEFCDFEABFGE11112G10高阻，高阻，G1G22-14寫出圖2-44中的各邏輯電路的輸出F1、F

7、2的邏輯表達(dá)式。BCF 22-17已知幾種門電路及其輸入A、B的波形如圖2-51(a)、(b)所示,試分別寫出F1 F5的邏輯函數(shù)表達(dá)式，并畫出它們的波形圖。ABF 1BAF2BABAF3ABBAF4BABAF5ABF1F4F2F3F5題 2-17 波形圖2-20 指出圖2-52中個(gè)門電路的輸出是什么狀態(tài)? 已知門電路是74系列TTL電路。2-20 指出圖2-52中個(gè)門電路的輸出是什么狀態(tài)?已知門電路是74系列TTL電路。n與非門的三個(gè)輸入端接高電平，輸出為Y1=0 n或非門的輸入分別為高、低電平，輸出為Y2=02-20 指出圖2-52中個(gè)門電路的輸出是什么狀態(tài)?已知門電路是74系列TTL 電

8、路?；蚍情T的輸入一高一低，輸出為Y4=0n與非門的輸入端一接高電平，一接低電平，輸出為Y3=1 2-20 指出圖2-52中個(gè)門電路的輸出是什么狀態(tài)?已知門電路是74系列TTL電路 。n三態(tài)門的使能端輸入無效電平，輸出Y5為高阻態(tài)。 n三態(tài)門的使能端輸入依然是無效電平，輸出Y6為高阻態(tài)。 2-20 指出圖2-52中個(gè)門電路的輸出是什么狀態(tài) ?已知門電路是74系列TTL電路。n異或門的輸入端一為高電平，一為低電平，輸出Y7=1。n與或非門的三個(gè)輸入端接高電平，一個(gè)輸入為低電平，輸出為Y8=0 2-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達(dá)式。2-21 圖2-53中所示門電路

9、均為CMOS電路，寫出各電路輸出的表達(dá)式。EDCBAF12-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達(dá)式。EDCBAF2a、b兩圖常用于擴(kuò)展輸入端。能否用于擴(kuò)展TTL電路？為什么？2-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達(dá)式。不能用于擴(kuò)展TTL電路。在a圖中，當(dāng)C、D、E中有低電平輸入時(shí)，分立元件與門輸入到TTL電路的電平已大于其VILmax，在邏輯上可能相當(dāng)于1，這樣分立元件與門已實(shí)現(xiàn)不了“與”功能了。2-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達(dá)式。不能用于擴(kuò)展TTL電路。在b圖中，當(dāng)C、D、E均為低電平時(shí)，三個(gè)二

10、極管均截止，100k電阻會(huì)使TTL或非門輸入相當(dāng)于邏輯1，因而，分立元件或非門實(shí)現(xiàn)不了“或”運(yùn)算。2-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達(dá)式。FEDCBAF32-21 圖2-53中所示門電路均為CMOS電路，寫出各電路輸出的表達(dá)式。FEDCBAF4c、d兩圖也常用于擴(kuò)展輸入端。能否用于擴(kuò)展TTL電路？為什么？可以用于擴(kuò)展TTL電路。n只要滿足F后接負(fù)載電路對(duì)nc圖輸出高電平VO比TTL電路輸出高電平低一個(gè)二極管導(dǎo)通壓降，即VO=VOH-VD；nd圖輸出低電平VO比TTL電路輸出低電平高一個(gè)二極管導(dǎo)通壓降，即VO=VOL+VD；n如果F的負(fù)載仍然是TTL電路。則不可

11、以。n因?yàn)樵赾圖中輸出高電平可能低于VIHmin；n而在d圖中輸出低電平可能高于VILmax。1-11判斷下列邏輯運(yùn)算是否正確?n若A+B=A，則B=0n若AB=AC，則B=Cn若1+B=AB，則A=B=1n解：A=1時(shí)，無論B=1或B=0，A=1，故運(yùn)算錯(cuò)誤。nA=0，無論B、C取何值，AB=AC=0 ，故運(yùn)算錯(cuò)誤。n1+B=1，A=B=1時(shí)，AB=1，故運(yùn)算正確。填空n采用5V電壓供電的 CMOS門的抗干擾噪聲容限比5V電壓供電的TTL門的抗干擾噪聲容限要（ ）。nTTL門帶同類門的負(fù)載能力比CMOS門帶同類門的負(fù)載能力要（ ）。寬寬弱弱判斷n判斷下列各電路能否實(shí)現(xiàn)輸出邏輯功能，能者，在括

12、號(hào)中打號(hào)，否則打號(hào)。對(duì)CMOS電路，圖中給予標(biāo)注，未加標(biāo)注的為TTL電路。F1=AA1M （ ）CMOS&F2=AAVDD （ ）CMOS&判斷F4=AA1 （ ）懸空AF6=AB （ ）F3=AA （ ）=1F5=AA10k （ ）&判斷ABVCCF7 =A+B（ ）&F1=AB+CA10 （ ） BC1&判斷TGTGvo1vo2vIDCMOSvo1=D vI（ ） vo2=D vI（ ）1要實(shí)現(xiàn)下面邏輯電路輸出端的邏輯關(guān)系，請(qǐng)正確選擇懸空端的輸入。B0AAF=A+B1=1“1”F=A1要實(shí)現(xiàn)下面邏輯電路輸出端的邏輯關(guān)系，請(qǐng)正確選擇懸空端的輸入。F=A

13、+BVCCRPABAB111F=A B&回答下列各題請(qǐng) 把 用 8 4 2 1 - B C D 碼 表 示 的 十 進(jìn) 制 數(shù)00110000.00100101(8421-BCD)轉(zhuǎn)換為二進(jìn)制數(shù)和十六進(jìn)制數(shù)。用卡諾圖法化簡(jiǎn)函數(shù)F(A,B,C,D) =m（3，5，6，7，10）約束條件：d（0，1，2，4，8）= 0。DCAABDCDBAF用公式法化簡(jiǎn)函數(shù)回答下列各題門電路組成的電路如圖所示，請(qǐng)寫出F1、F2的邏輯表達(dá)式，當(dāng)輸入如圖所示信號(hào)波形時(shí)，畫出F1、F2端的波形。 &EN&A1CBF1TTLB1EN=1ACF2TTL練習(xí)題1對(duì)于圖示電路分別寫出門電路為TTL和CM

14、OS時(shí)的輸出F的表達(dá)式。 &EN&BCAFTTL20k練習(xí)題1 TTL電路：解：當(dāng)C=1時(shí)，如果B=1，三態(tài)門輸出低電平，將20k電阻短路，無論A為何值，輸出F=1；當(dāng)B=0時(shí)，三態(tài)門輸出為1，與非門輸出 &EN&BCAFTTL20kAF BACF當(dāng)C=0時(shí)，三態(tài)門高阻，與非門輸出 AF ACFACBACFT練習(xí)題1 CMOS電路：解：當(dāng)C=1時(shí)，如果B=1，三態(tài)門輸出低電平，將20k電阻短路，無論A為何值，輸出F=1；當(dāng)B=0時(shí)，三態(tài)門輸出為1，將20k電阻上端提升，為高電平；與非門輸出 &EN&BCAFCMOS20kAF BACF當(dāng)C=0時(shí)，

15、三態(tài)門高阻，與非門輸出F=1 CF CBACFC練習(xí)題2 試判斷如圖所示電路能否按各圖所要求的邏輯關(guān)系正常工作？若不能正常工作，請(qǐng)做相應(yīng)的改動(dòng)。若電路接法有錯(cuò)，改電路；若電路正確但給定的邏輯關(guān)系不對(duì)，則寫出正確的邏輯表達(dá)式。能正常工作的在圖中括號(hào)內(nèi)打“”，否則打“”。已知TTL門的IOH/IOL=0.4mA/10mA，VOH/VOL=3.6V/0.3V，CMOS門的VDD=5V，VOH/VOL=5V/0V，IOH/IOL=0.51mA/0.51mA。 練習(xí)題2 &ABTTL門RL15kF11ABCMOS門RL 5kF2VDD&ABTTL或CMOS門F3&CDABF 1B

16、AF2CDABF31ABTTL或CMOS門F41 &ABTTL OC門F5 &CD &ABTTL TS門F1 &ABENENC( ) ( ) ( )BAF4CDABF5)(6CABCBAF( ) ( ) ( )練習(xí)題2n解：題目主要是復(fù)習(xí)門電路的輸出特性。對(duì)于一般TTL、CMOS門的輸出端來說，不能直接相連實(shí)現(xiàn)邏輯與(線與)，同時(shí)輸出端不能直接接地或接電源。帶負(fù)載時(shí)輸出高電平的拉電流和輸出低電平的灌電流均受到一定的限制，其數(shù)值可通過查閱手冊(cè)得到。TTL OC門和CMOS OD門均可將輸出端并接在一起實(shí)現(xiàn)線與，但必須外接電阻和電源。三態(tài)門也可以將輸出端并接，但是不

17、是邏輯與的關(guān)系，而是通過對(duì)使能端的控制，將不同門的輸入、輸出關(guān)系逐個(gè)反映在輸出端上。練習(xí)題2n解：電路正常工作而F1處于高電平時(shí)拉電流負(fù)載IL應(yīng)小于IOH，即mARVILOHL24. 0156 . 3已知IOH=0.4mA，故ILIOL，因此負(fù)載過大，在實(shí)際使用時(shí)應(yīng)予以避免。為保證電路能正常工作，應(yīng)加大RL的阻值。 kIVROLDDL8 . 951. 05將RL改為10k電阻即可。 返回1ABCMOS門RL 5kF2VDD練習(xí)題2n不允許電路接成F3這種形式。當(dāng)兩個(gè)門輸出狀態(tài)不一致時(shí)，過大的電流將使門燒毀，對(duì)一般的TTL和CMOS門電路來說，這種接法是不允許的。 返回&ABTTL或CMOS門F3&CD練習(xí)題2nF4相當(dāng)于兩個(gè)門并聯(lián)使用。由于兩個(gè)門的輸出狀態(tài)總是相同的，因而不會(huì)