VLSI設計導論概述

1、杭州電子科技大學杭州電子科技大學VLSI系統(tǒng)設計導論系統(tǒng)設計導論2第二節(jié)第二節(jié) 集成電路產業(yè)鏈集成電路產業(yè)鏈 第一節(jié)第一節(jié) 集成電路發(fā)展及應用集成電路發(fā)展及應用第三節(jié)第三節(jié) 集成電路設計概述集成電路設計概述本章主要內容本章主要內容第一節(jié)第一節(jié) 集成電路發(fā)展及應用集成電路發(fā)展及應用1.什么是集成電路什么是集成電路(芯片芯片)intergrate circuit (IC) 集成電路就是在一個半導體基片(si)上集成一定數(shù)量的器件(晶體管、R、C、L）,具有一定功能的電路.2. 集成電路的功能集成電路的功能數(shù)據(jù)的運算和處理：CPU 、DSP數(shù)據(jù)的存貯： Flash、 DRAM數(shù)據(jù)傳輸和交換： USB

2、 、GSM、路由器數(shù)據(jù)的壓縮和解壓： MP3、MPED4、JPEG2000等等43. 集成電路的應用系統(tǒng)集成電路的應用系統(tǒng)n1952年年5月，英國科學家月，英國科學家G. W. A. Dummer提出了集成電路的設想。提出了集成電路的設想。n1958年年TI公司公司Clair Kilby的研究小組發(fā)明了第一塊集成電路，的研究小組發(fā)明了第一塊集成電路，12個元件，鍺個元件，鍺半導體半導體4. 集成電路的發(fā)展歷程集成電路的發(fā)展歷程集成電路的發(fā)展規(guī)律：摩爾定律集成電路的發(fā)展規(guī)律：摩爾定律nMoores Law的提出：的提出：Gordon Moore，Intel的創(chuàng)立者之一的創(chuàng)立者之一 每每18個月集

3、成度增加一倍個月集成度增加一倍, 成本降低一半成本降低一半超深亞微米超深亞微米片上系統(tǒng)片上系統(tǒng)(SOC,SOPC,.）集成化、集成化、微型化微型化系統(tǒng)化系統(tǒng)化制造（制造（ManufacturingManufacturing）n制造工藝的發(fā)展趨勢制造工藝的發(fā)展趨勢特征尺寸越來越?。禾卣鞒叽缭絹碓叫。? (單位單位: um): um) 1 1微米微米, 0.8, 0.6, 0.5, 0.35, 0.25, 0.18, , 0.8, 0.6, 0.5, 0.35, 0.25, 0.18, 0.15,0.13, 0.09 0.15,0.13, 0.09，0.0650.065， 0.0450.045晶圓

4、直徑越來越大：晶圓直徑越來越大： 4 4英寸英寸, 5, 5英寸英寸, 6, 6英寸英寸, 8, 8英寸英寸, 12, 12英寸英寸密度越來越高：密度越來越高：結果：規(guī)模越來越大，性能越來越高，集成度越來越高，單片制造成結果：規(guī)模越來越大，性能越來越高，集成度越來越高，單片制造成本相對越來越低本相對越來越低n制造工藝的種類制造工藝的種類BipolarBipolarMOSMOS（NMOSNMOS、PMOSPMOS）CMOSCMOS（當前主流工藝）（當前主流工藝）BiCMOSBiCMOS,.,.其它特殊工藝其它特殊工藝8 表表1 發(fā)展規(guī)劃代次的指標發(fā)展規(guī)劃代次的指標年份 1997 1999 200

5、1 2003 2006 2009 2012最小線寬 0.25 0.18 0.15 0.13 0.10 0.07 0.01(m） DRAM容量 256M 1G 1G4G 4G 16G 64G 256G每片晶體管數(shù) 11 21 40 76 200520 1400（M）芯片尺寸 300 440 385 430 520 620750(平方毫米） 頻率 750 1200 1400 1600 2000 2500 3000(兆赫） 金屬化層層數(shù) 6 6-7 7 7 7-88-9 9最低供電電壓 1.8-2.5 11.5-1.8 1.2-1.5 1.2-1.5 0.9-1.20.6-0.90.5-0.6（v）

6、 最大晶圓直徑 200 300 300 300 300450450（mm）摩爾定律：微處理器的發(fā)展摩爾定律：微處理器的發(fā)展集成度集成度80808086802868038680486PentiumPentiumProItanium10英特爾英特爾 酷?？犷?i7-990X 處理器至尊版處理器至尊版 3.46 GHz 主頻速度 高達 3.73 GHz，支持英特爾 睿頻加速技術 6 個內核和 12 個處理線程，支持英特爾 超線程技術 12 MB 英特爾 智能高速緩存 支持 3 通道 DDR3 1066 MHz 內存 32 納米制造處理技術 英特爾最新臺式處理器英特爾最新臺式處理器第二節(jié)第二節(jié) 集成電

7、路產業(yè)鏈集成電路產業(yè)鏈集成電路的產業(yè)鏈集成電路的產業(yè)鏈制造、封裝與測試制造、封裝與測試制造（制造（ManufacturingManufacturing） 從空白晶圓（從空白晶圓（WaferWafer）到圖案化的晶圓）到圖案化的晶圓芯片芯片 / 管芯管芯ChipDieWafer(圓片)單晶棒制造（制造（ManufacturingManufacturing）n芯片制造芯片制造 掩模版（光刻版、掩模版（光刻版、MaskMask）制作）制作 對每層版圖都要制作一層掩模版，實際是光刻工序的次數(shù)對每層版圖都要制作一層掩模版，實際是光刻工序的次數(shù) 除金屬層外，一般除金屬層外，一般CMOSCMOS電路至少需要

8、電路至少需要8 81212層掩模版層掩模版 晶圓加工（晶圓加工（Wafer ManufacturingWafer Manufacturing），目前一座），目前一座90nm90nm的晶圓加工廠的的晶圓加工廠的成本大概在成本大概在2020億美金左右。億美金左右。n世界知名的制造廠世界知名的制造廠代工廠（代工廠（FoundryFoundry）-無自有電路產品無自有電路產品, ,只提供制造服務只提供制造服務 TSMCTSMC、UMCUMC、SMIC SMIC 、CharterCharterIDM-IDM-有自己的電路產品有自己的電路產品, ,有自己的制造廠有自己的制造廠 IntelIntel、Sam

9、sungSamsung、TITI、ST, NAST, NA封裝（封裝（PackagingPackaging）DiePackagen封裝可以滿足以下幾個需要封裝可以滿足以下幾個需要 給予芯片機械支撐給予芯片機械支撐 引腳可以提供芯片在整機中的有效焊接引腳可以提供芯片在整機中的有效焊接 協(xié)助芯片向周圍環(huán)境散熱，保護芯片免受化學腐蝕協(xié)助芯片向周圍環(huán)境散熱，保護芯片免受化學腐蝕n封裝類型封裝類型 DIPDIP雙列直插式雙列直插式 QFPQFP塑料方型扁平式塑料方型扁平式 PFPPFP塑料扁平組件式塑料扁平組件式 PLCCPLCC塑料有引線芯片載體塑料有引線芯片載體 PGAPGA插針網格陣列插針網格陣列

10、 BGABGA球柵陣列球柵陣列 CSPCSP芯片尺寸封裝芯片尺寸封裝 MCMMCM多芯片模塊多芯片模塊n我國知名的封裝廠我國知名的封裝廠 長電科技長電科技 南通富士通南通富士通封裝（封裝（PackagingPackaging）測試（測試（TestingTesting）n中測（晶圓測試、中測（晶圓測試、 Wafer Testing Wafer Testing ）：晶圓制造完成后的測試）：晶圓制造完成后的測試 測試在制造過程中形成的故障測試在制造過程中形成的故障 不能測試在封裝過程中形成的故障，所以中測以后必須進行成測不能測試在封裝過程中形成的故障，所以中測以后必須進行成測 可以在封裝前測試出故障

11、芯片，避免這部分故障芯片的封裝費用，可以在封裝前測試出故障芯片，避免這部分故障芯片的封裝費用，適用于封裝費用比較昂貴的芯片。所以，封裝費用低廉的芯片可以適用于封裝費用比較昂貴的芯片。所以，封裝費用低廉的芯片可以省去中測省去中測n成測（成品測試、成測（成品測試、Final Testing Final Testing ）：芯片封裝完成后的測試，）：芯片封裝完成后的測試，需對每個芯片進行測試需對每個芯片進行測試 測試在制造、封裝過程中形成的故障測試在制造、封裝過程中形成的故障 是必須經過的過程是必須經過的過程測試測試（TestingTesting）n世界知名的測試儀器和設備世界知名的測試儀器和設備

12、AdvantestAdvantest（愛德萬）（愛德萬） TeradyneTeradyne（泰瑞達）（泰瑞達） CredenceCredence（科利登）（科利登） VerigyVerigy（原（原Agilent Agilent 安捷倫半導體測試部門安捷倫半導體測試部門) )中測成測19 我國集成電路制造產業(yè)現(xiàn)狀我國集成電路制造產業(yè)現(xiàn)狀 1、我國和歐美等國的發(fā)展差距在1015年之間 。 2、目前我國主要采用的工藝線是0.13um0.5um制程， 產品主要集中在中低端。 3、集成電路制造有往我國轉移的趨勢。在建和即將建成 的生產線有近二十條，主要分布在: 長三角、珠三角和京津地區(qū), TSMC和U

13、MC已分別在上海和蘇州建廠。 國內最大的集成電路制造廠SMIC(中芯國際)位于上海 張江, 代工廠里全球排名第三. 主流工藝 45nm / 65nm / 90nm /0.13和0.18 um20三、集成電路設計概述三、集成電路設計概述集成電路設計需要的知識集成電路設計需要的知識:集成電路工藝： 目 標： 器件材料、器件工作特性、制造工藝流程 所需知識： 物理學、 光學、化學集成電路CAD:： 目 標： 器件建模、制造流程仿真、建立系統(tǒng)和電路 設計平臺 所需知識： 電路理論、計算機CAD、EDA工程集成電路系統(tǒng)設計知識： 目 標： 把功能和概念化的系統(tǒng)用電路和芯片實現(xiàn) 所需知識： 電路理論、系統(tǒng)

14、知識、EDA工程21 集成電路CAD工具非常重要,VLSI設計工程師應該全面 理解和掌握相應的EDA工具 CAD工具可以分為如下幾大類： 1、工藝仿真和建模 2、系統(tǒng)分析 3、CODE (功能)仿真和調試 4、電路仿真和性能分析 5、時序分析和驗證 6、物理設計 7、設計驗證22 集成電路設計的分解集成電路設計的分解 系統(tǒng)架構設計 行為(功能)設計,仿真 前端設計前端設計 電路設計 可測試性設計 物理版圖設計 后端設計后端設計 設計驗證和參數(shù)提取 工藝設計和調試23集成電路設計層次描述集成電路設計層次描述設計層次行為描述描述方式設計考慮系統(tǒng)描述系統(tǒng)性能、指標、結構方框圖系統(tǒng)性能成本芯片級算法芯

15、片性能、實現(xiàn)成本寄存器級（RTL）VHDL、Verilog、 基本宏單元電路時序、測試邏輯級布爾方程、卡諾圖 邏輯門、觸發(fā)器時序、測試電路級電流、電壓的微分方程晶體管、R、L、C 電路性能、延時、噪聲版圖級 幾何圖形形與設計規(guī)則24VLSI層次化、結構化的設計方法層次化、結構化的設計方法 層次化的設計方法層次化的設計方法：使復雜的電子系統(tǒng)簡化，并能在不：使復雜的電子系統(tǒng)簡化，并能在不同的設計層次及時發(fā)現(xiàn)錯誤并加以糾正同的設計層次及時發(fā)現(xiàn)錯誤并加以糾正 結構化的設計方法結構化的設計方法：把復雜抽象的系統(tǒng)劃分成一些可操：把復雜抽象的系統(tǒng)劃分成一些可操作的模塊，允許多個設計者同時設計，而且某些模塊的

16、作的模塊，允許多個設計者同時設計，而且某些模塊的資源可以共用資源可以共用 VLSI設計過程設計過程：把高層次的系統(tǒng)抽象描述逐級向下進：把高層次的系統(tǒng)抽象描述逐級向下進行綜合、驗證、實現(xiàn)，直到物理版圖級的低層次描述行綜合、驗證、實現(xiàn)，直到物理版圖級的低層次描述25集成電路設計層次分解集成電路設計層次分解系統(tǒng)設計模塊A模塊B模塊CA1A2B1B2B3C1C2invor2nand326CMOS 集成電路設計的流程集成電路設計的流程(Top-Down)系統(tǒng)設計制定系統(tǒng)規(guī)范、技術標準，性能預測，功能說明確定制造工藝,測試方案,預測成本和設計周期等行為設計系統(tǒng)劃分綜合物理設計設計驗證總體結構劃分、軟硬件劃

17、分、模塊劃分用文本描述各模塊的功能把文本描述按照一定的規(guī)則轉化成底層電路網表描述把綜合的結果轉化為物理版圖的描述參數(shù)提取，用CAD工具驗證最終結果是否滿足指標時序分析驗證電路系統(tǒng)的工作時序是否正確27CMOS 集成電路設計流程范例集成電路設計流程范例-mp3播放器芯片設計流程播放器芯片設計流程系統(tǒng)設計支持何種音頻壓縮格式(mp3,avs),支持多大的flash,USB2.0通信協(xié)議液晶顯示,確定TSMC0.13um 工藝系統(tǒng)劃分硬件部分（單CPU+音頻解壓硬件模塊+USB2.0+液晶顯示控制）軟件部分（CPU及外圍初始化程序、管理）功能設計把音頻解壓算法等硬件實現(xiàn)轉化為VHDL或Verilog

18、描述，功能驗證，外圍邏輯的功能設計和仿真綜合采用Synophsys Design Coompiler綜合工具，TSMC0.13um 工藝庫物理設計 設計驗證驗證電路的工作時序是否滿足設計要求驗證芯片最終工作性能是否滿足預定指標：工作速度、功耗、成本時序分析把各模塊轉化為最終物理版圖，并按照優(yōu)化的原則互連為一個整體28HDLHDL驗證（驗證（Verification)Verification)n驗證：主要是檢驗用戶的驗證：主要是檢驗用戶的HDLHDL設計是否實現(xiàn)了設計是否實現(xiàn)了Spec.Spec.需要的功能需要的功能 n常用的驗證常用的驗證EDA工具：工具： VCS (Synopsys），），M

19、odelsim（Mentor），），NC（Cadence）nTestbench ：對設計進行一系列的輸入或者激勵，然后有選擇的觀察響應：對設計進行一系列的輸入或者激勵，然后有選擇的觀察響應n激勵與控制：輸入端口設置，測試向量，測試模式設置，同步響應激勵與控制：輸入端口設置，測試向量，測試模式設置，同步響應n分析器和監(jiān)測器：可以及時監(jiān)控輸出信號變化，可以判斷輸出信號是正確、分析器和監(jiān)測器：可以及時監(jiān)控輸出信號變化，可以判斷輸出信號是正確、合法、錯誤、非法等等。合法、錯誤、非法等等。29綜合（綜合（Synthesis)Synthesis) n綜合：是將描述電路的綜合：是將描述電路的RTLRTL級級

20、HDLHDL轉換到門級的過程轉換到門級的過程 根據(jù)一個系統(tǒng)邏輯功能與性能的要求，在一個包含眾多結構、根據(jù)一個系統(tǒng)邏輯功能與性能的要求，在一個包含眾多結構、功能、性能均已知的邏輯元件的單元庫的支持下，尋找出一個功能、性能均已知的邏輯元件的單元庫的支持下，尋找出一個邏輯網絡結構的最佳實現(xiàn)方案邏輯網絡結構的最佳實現(xiàn)方案n綜合綜合EDAEDA工具主要包括三個階段：轉換工具主要包括三個階段：轉換(Translation)(Translation)、優(yōu)化、優(yōu)化(Optimization)(Optimization)與映射與映射(Mapping)(Mapping) 轉換階段：將轉換階段：將RTLRTL用門級

21、邏輯來實現(xiàn)，構成初始的未優(yōu)化電路。用門級邏輯來實現(xiàn)，構成初始的未優(yōu)化電路。 優(yōu)化與映射：對已有的初始電路進行分析，去掉電路中的冗余優(yōu)化與映射：對已有的初始電路進行分析，去掉電路中的冗余單元，并對不滿足限制條件的路徑進行優(yōu)化，然后將優(yōu)化之后單元，并對不滿足限制條件的路徑進行優(yōu)化，然后將優(yōu)化之后的電路映射到由制造商提供的工藝庫上的電路映射到由制造商提供的工藝庫上n常用的驗證常用的驗證EDAEDA工具：工具：Design CompilerDesign Compiler（Synopsys)Synopsys)30綜合工具原理綜合工具原理31靜態(tài)時序分析靜態(tài)時序分析STASTA( (Static Timi

22、ng Analysis)Static Timing Analysis) n靜態(tài)時序分析靜態(tài)時序分析STA（Static Timing Analysis）: 驗證設計的時序驗證設計的時序是否正確的一種非常有效的方法是否正確的一種非常有效的方法nSTA工具的基本思想工具的基本思想: 在設計中找到關鍵路徑在設計中找到關鍵路徑 關鍵路徑是設計中決定芯片最大工作頻率的信號傳播路徑關鍵路徑是設計中決定芯片最大工作頻率的信號傳播路徑 nSTA工具可以分為三個基本步驟工具可以分為三個基本步驟: 第一步是將電路網表看成一個拓撲圖第一步是將電路網表看成一個拓撲圖 第二步是延遲計算。第二步是延遲計算。 連線延時連線

23、延時(net delay) 單元延時單元延時(cell delay) 第三步是延遲計算第三步是延遲計算 ：采用寬度優(yōu)先查找法，找到關鍵路徑：采用寬度優(yōu)先查找法，找到關鍵路徑n常用的時序驗證常用的時序驗證EDA工具工具:PrimeTime（Synopsys) 32靜態(tài)時序分析工具原理靜態(tài)時序分析工具原理拓撲結構 單元延時 連線延時 33布局布線布局布線 (Place and Route)(Place and Route) n布局布線布局布線: : 將前端提供的網表（將前端提供的網表（netlistnetlist）實現(xiàn)成版圖）實現(xiàn)成版圖(layout) (layout) n常用的常用的EDAEDA

24、工具：工具：EncounterEncounter（CadenceCadence）、）、AstroAstro (Synopsys) (Synopsys)34版圖驗證（版圖驗證（Layout VerificationLayout Verification）nDRCDRC（Design Rule CheckDesign Rule Check）：保證版圖滿足流片廠家的設計規(guī)則）：保證版圖滿足流片廠家的設計規(guī)則nLVSLVS（Layout Versus SchematicLayout Versus Schematic）：證明版圖與網表的一致性）：證明版圖與網表的一致性n參數(shù)提取：提取版圖的連線延時信息（

25、參數(shù)提取：提取版圖的連線延時信息（RC ExtractRC Extract）n常用的常用的DRC/LVS EDADRC/LVS EDA工具工具 Mentor Mentor 的的CalibreCalibre SynopsysSynopsys的的HerculesHercules CadenceCadence的的DraculaDracula n常用的參數(shù)提取常用的參數(shù)提取EDAEDA工具工具 SynopsysSynopsys的的StarRCXTStarRCXT35CMOS 集成電路設計主要驅動力集成電路設計主要驅動力 1、芯片的性能：處理數(shù)據(jù)的能力，功、芯片的性能：處理數(shù)據(jù)的能力，功 耗耗 2、芯片

26、的價格：芯片的面積，封裝成、芯片的價格：芯片的面積，封裝成 本，工藝成本本，工藝成本 3、面向市場的時間、面向市場的時間: 包括設計周期和制造周期包括設計周期和制造周期36國內的集成電路設計水平和產業(yè)現(xiàn)狀國內的集成電路設計水平和產業(yè)現(xiàn)狀國內目前主要的IC設計企業(yè)：通信行業(yè)華為、中興、大唐設計公司晶門科技手機LCD顯示屏驅動芯片大唐微電子手機SIM卡芯片士蘭微電子消費類芯片上海展訊北京中星微珠海炬力手機芯片移動多媒體芯片,Nasdaq上市Mp3等多媒體芯片,Nasdaq上市龍芯通用CPU37*國內設計生產的芯片占國內總需求的15%左右，目前國內從事集成電路設計工作的工程師大概在1.65萬人。*芯

27、片設計業(yè)的產值大概在350億人民幣。到2010年將達到100億美金。*平均技術水平和國際先進水平差兩代.企業(yè)弱小，還不具備同國外先進企業(yè)直接競爭的實力企業(yè)弱小，還不具備同國外先進企業(yè)直接競爭的實力例如例如: Intel公司公司2003年僅在年僅在R&D方面的投入方面的投入就達就達42億美元，億美元，而我國整個集成電路行業(yè)去年的銷售額才而我國整個集成電路行業(yè)去年的銷售額才351.4億元人民幣億元人民幣(數(shù)據(jù)來源：數(shù)據(jù)來源：CCID)。人力資源成本較低在這些高端應用領域優(yōu)勢無法體現(xiàn)。人力資源成本較低在這些高端應用領域優(yōu)勢無法體現(xiàn)。 因為高端領域的產品要求最先進的設計方法、因為高端領域的產品要求最先

28、進的設計方法、EDA工具和制造工藝，工具和制造工藝，相關的費用極高，相關的費用極高， 例如例如0.18微米工藝的掩膜（微米工藝的掩膜（mask）費用在）費用在25萬美元左右，萬美元左右， 90納米工藝納米工藝中這一費中這一費 用將達到上百萬美元；用將達到上百萬美元； 又如又如Cadence公司的公司的Encounter深亞微米深亞微米IC設計平臺單個運行許可設計平臺單個運行許可（license）的費用在）的費用在45萬美元左右。萬美元左右。 38國家重大戰(zhàn)略部署國家重大戰(zhàn)略部署n國務院國家中長期科學和技術發(fā)展規(guī)劃綱要(二00六二0二0年)確定的十六個重大專項包括： 核心電子器件、高端通用芯片及

29、基礎軟件 極大規(guī)模集成電路制造技術及成套工藝 新一代寬帶無線移動通信，大型飛機，等 n科技部國家“十一五”科學技術發(fā)展規(guī)劃（以下簡稱規(guī)劃）圍繞國家發(fā)展的重大戰(zhàn)略需求，規(guī)劃提出的十三項“十一五”期間重大專項重點實施的內容和目標中，前三項均與信息產業(yè)有關。 重大專項之一：重大專項之一：核心電子器件、高端通用芯片及基礎軟件產品 重大專項之二：重大專項之二： 極大規(guī)模集成電路制造裝備及成套工藝 重大專項之三：重大專項之三：新一代寬帶無線移動通信網 n信息產業(yè)“十一五”發(fā)展規(guī)劃中，集成電路和軟件也繼續(xù)被列為重點發(fā)展領域。并將為政策立法39 四、本課程概述四、本課程概述1、集成電路設計的主要工作、集成電路設計的主要工作音頻、靜態(tài)圖象、視頻多媒體通信CDMA、WCDMA、CDMA200、GSM、PHSPC/網絡PC、服務器、小型機、工作站、網卡、路由器接口USB、PS/2、RS232、PCI、并口、SPI、I2C顯示驅動LCD、TFT-LCD、LED、OLED集成電路主要領域儀器儀表電力測量、壓力測量集成電路設計涵蓋了整個電子信息領域集成電路設計涵蓋了整個電子信息領域,集成電路集成電路設計實際上是一門交叉型學科設計實際上是一門交叉型學科40USB2.0數(shù)據(jù)解壓縮數(shù)據(jù)解壓縮（MP3、WAV、ASF等）等）控制器控制器LCD顯顯示示D/A轉換轉換音音頻頻放放大大MP3播播放放器器結結構構USB接