數(shù)字電子技術(shù)(第三版)[高吉祥][電子教案]第七章

1、 第七章第七章 半導(dǎo)體存儲器半導(dǎo)體存儲器7.1 概述概述7.2 只讀存儲器只讀存儲器(ROM)7.3 隨機存儲器隨機存儲器(RAM)7.4 存儲器容量的擴展存儲器容量的擴展7.5 用存儲器實現(xiàn)組合邏輯函數(shù)用存儲器實現(xiàn)組合邏輯函數(shù)7.6 存儲器的存儲器的VHDL描述描述概述概述半導(dǎo)體存儲器半導(dǎo)體存儲器是一種能存儲大量二值信息是一種能存儲大量二值信息(或稱為二值數(shù)據(jù)或稱為二值數(shù)據(jù))的半導(dǎo)體器件，其功能是在數(shù)的半導(dǎo)體器件，其功能是在數(shù)字系統(tǒng)中存放不同程序的操作指令及各種需要計字系統(tǒng)中存放不同程序的操作指令及各種需要計算處理的數(shù)據(jù)。半導(dǎo)體存儲器是電子計算機以及算處理的數(shù)據(jù)。半導(dǎo)體存儲器是電子計算機以及

2、一些數(shù)字系統(tǒng)的不可缺少的組成部分。一些數(shù)字系統(tǒng)的不可缺少的組成部分。半導(dǎo)體存儲器從存、取功能上可以分為兩半導(dǎo)體存儲器從存、取功能上可以分為兩大類：大類：（1）只讀存儲器只讀存儲器(Read Only Memory，簡稱，簡稱ROM)只讀存儲器只讀存儲器(ROM)又分為又分為掩模掩模ROM、可編可編程程ROM(Programmable ReadOnly Memory,簡簡稱稱PROM)和和可擦除的可編程可擦除的可編程ROM(Erasable Pr ogrammable Read Only Memory，簡稱，簡稱EPROM)幾種不同類型。幾種不同類型。（2）隨機存儲器隨機存儲器(Random A

3、ccess Memory,簡稱簡稱RAM)隨機存儲器隨機存儲器(RAM)根據(jù)所采用的存儲單元根據(jù)所采用的存儲單元工作原理的不同，又分為工作原理的不同，又分為靜態(tài)存儲器靜態(tài)存儲器(Static Ra ndom Access Memory,簡稱簡稱SRAM)和和動態(tài)存動態(tài)存儲器儲器(Dynamic Random Access Memory,簡稱簡稱DRAM)。從制造工藝上又可以把半導(dǎo)體存儲器分為從制造工藝上又可以把半導(dǎo)體存儲器分為雙極型和雙極型和MOS型。型。MOS電路電路(尤其是尤其是CMOS電路電路)具有功耗低、集成度高的優(yōu)點，目前大容量的具有功耗低、集成度高的優(yōu)點，目前大容量的存儲器都是采用

4、存儲器都是采用MOS工藝制作。工藝制作。只讀存儲器只讀存儲器(ROM)(ROM)7.2.1 7.2.1 只讀存儲器的電路結(jié)構(gòu)只讀存儲器的電路結(jié)構(gòu)只讀存儲器只讀存儲器屬于非易失存儲器，斷電后所屬于非易失存儲器，斷電后所存儲的數(shù)據(jù)不消失。在只讀存儲器中的掩模存儲的數(shù)據(jù)不消失。在只讀存儲器中的掩模ROM、可編程、可編程ROM、可擦除的可編程、可擦除的可編程ROM(如如EPROM)，一旦數(shù)據(jù)寫入，正常工作時所存儲的，一旦數(shù)據(jù)寫入，正常工作時所存儲的數(shù)據(jù)是固定不變的，只能讀出，不能隨時寫入。數(shù)據(jù)是固定不變的，只能讀出，不能隨時寫入。電信號可擦除的可編程電信號可擦除的可編程ROM(如如EEPROM)、快、

5、快閃存儲器閃存儲器(Flash Memory)在正常工作時所存儲在正常工作時所存儲的數(shù)據(jù)是可以讀出，也可以隨時寫入，斷電后所的數(shù)據(jù)是可以讀出，也可以隨時寫入，斷電后所存儲的數(shù)據(jù)不消失。存儲的數(shù)據(jù)不消失。只讀存儲器只讀存儲器(ROM)的電路結(jié)構(gòu)如圖的電路結(jié)構(gòu)如圖7.2.1所所示。示。圖圖7.2.1 ROM的電路結(jié)構(gòu)圖的電路結(jié)構(gòu)圖ROM的內(nèi)部電路由存儲矩陣、地址譯碼的內(nèi)部電路由存儲矩陣、地址譯碼器、輸出緩沖器和存儲器控制等組成。器、輸出緩沖器和存儲器控制等組成。每一個存儲單元或基本存儲單元有一個對每一個存儲單元或基本存儲單元有一個對應(yīng)的地址編碼，以其對應(yīng)的地址編碼來尋找。若應(yīng)的地址編碼，以其對應(yīng)的

6、地址編碼來尋找。若按編址形式，存儲單元可分為：按編址形式，存儲單元可分為：(1)字結(jié)構(gòu)方式字結(jié)構(gòu)方式即一旦被選地址選中，讀出一個存儲單元的信息即一旦被選地址選中，讀出一個存儲單元的信息.譯碼器采用線選法；譯碼器采用線選法；(2)位結(jié)構(gòu)方式即一旦被地位結(jié)構(gòu)方式即一旦被地址選中，讀出一個基本存儲單元的信息。譯碼器址選中，讀出一個基本存儲單元的信息。譯碼器采用重合選擇法。采用重合選擇法。地址譯碼器的作用是將輸入的地址代碼譯地址譯碼器的作用是將輸入的地址代碼譯成相應(yīng)的控制信號，利用這個控制信號從存儲矩成相應(yīng)的控制信號，利用這個控制信號從存儲矩陣中把指定的單元選出，并把其中的數(shù)據(jù)送到輸陣中把指定的單元選

7、出，并把其中的數(shù)據(jù)送到輸出緩沖器。出緩沖器。輸出緩沖器的作用有兩個，一是能提高存輸出緩沖器的作用有兩個，一是能提高存儲器的帶負(fù)載能力，二是實現(xiàn)對輸出狀態(tài)的三態(tài)儲器的帶負(fù)載能力，二是實現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線連接?？刂?，以便與系統(tǒng)的總線連接。7.2.2 7.2.2 掩模只讀存儲器掩模只讀存儲器掩模只讀存儲器所存儲的數(shù)據(jù)是按照用戶掩模只讀存儲器所存儲的數(shù)據(jù)是按照用戶的要求而專門設(shè)計的，由用戶向生產(chǎn)廠訂做，在的要求而專門設(shè)計的，由用戶向生產(chǎn)廠訂做，在出廠時內(nèi)部存儲的數(shù)據(jù)就已經(jīng)被出廠時內(nèi)部存儲的數(shù)據(jù)就已經(jīng)被“固化固化”在里邊在里邊了了,只能讀出，不能寫入。存儲單元可以用二極管構(gòu)只能讀出

8、，不能寫入。存儲單元可以用二極管構(gòu)成，也可以用雙極型三極管或成，也可以用雙極型三極管或MOS管構(gòu)成。每管構(gòu)成。每個單元能存放個單元能存放1位二值代碼位二值代碼(0或或1)每一個或一組每一個或一組存儲單元有一個對應(yīng)的地址代碼。存儲單元有一個對應(yīng)的地址代碼。一個由一個由MOS管構(gòu)成具有管構(gòu)成具有2位地址輸入碼位地址輸入碼A1、A和和4位數(shù)據(jù)輸出位數(shù)據(jù)輸出D0D3的掩模只讀存儲器電的掩模只讀存儲器電路如圖路如圖7.2.2所示。所示。 圖圖7.2.2用用MOS管管 構(gòu)成的構(gòu)成的掩模只讀掩模只讀 存儲器存儲器存儲矩陣存儲矩陣7.2.3 7.2.3 可編程只讀存儲器可編程只讀存儲器(PROM)(PROM)

9、 PROM的總體結(jié)構(gòu)與掩模的總體結(jié)構(gòu)與掩模ROM相同，所不相同，所不同的是在出廠時已經(jīng)在存儲矩陣的所有交叉點上同的是在出廠時已經(jīng)在存儲矩陣的所有交叉點上全部制作了存儲元件。存儲元件通常有兩種電路全部制作了存儲元件。存儲元件通常有兩種電路形式：形式： 一種是由二極管組成的結(jié)破壞型電路；一種是由二極管組成的結(jié)破壞型電路；另一種是由晶體三極管組成的熔絲型電路，結(jié)構(gòu)另一種是由晶體三極管組成的熔絲型電路，結(jié)構(gòu)示意圖如圖示意圖如圖7.2.3所示。所示。 圖圖7.2.3 PROM 結(jié)構(gòu)結(jié)構(gòu) 示意圖示意圖圖圖7.2.4是一個是一個4位熔絲型位熔絲型PROM結(jié)構(gòu)結(jié)構(gòu)示示意圖。它由存儲矩陣、地址譯碼驅(qū)動器以及讀寫

10、意圖。它由存儲矩陣、地址譯碼驅(qū)動器以及讀寫控制電路組成。圖中存儲矩陣由控制電路組成。圖中存儲矩陣由4個存儲單個存儲單元組成。元組成。圖圖7.2.4 熔絲型熔絲型4位位 PROM 結(jié)構(gòu)結(jié)構(gòu)示意圖示意圖7.2.4 7.2.4 可擦除的可編程只讀存儲器可擦除的可編程只讀存儲器(EPROM)(EPROM)最早研究成功并投入使用的最早研究成功并投入使用的 EPROM 是用是用紫外線照射進行擦除的，紫外線照射進行擦除的， 并被稱之為并被稱之為EPROM。因此，因此， 現(xiàn)在一提到現(xiàn)在一提到EPROM， 就指的是這種用就指的是這種用紫外線擦除的可編程紫外線擦除的可編程ROM(Ultra-Violet Eras

11、able Programmable Read-Only Memory，簡稱，簡稱UVEPROM)。EPROM采用采用MOS型電路結(jié)構(gòu)，其存儲單型電路結(jié)構(gòu)，其存儲單元通常由疊柵型元通常由疊柵型MOS管組成。疊柵型管組成。疊柵型MOS管通管通常采用增強型場效應(yīng)管結(jié)構(gòu)。疊柵注入常采用增強型場效應(yīng)管結(jié)構(gòu)。疊柵注入MOS管管(Stacked-gate Injection Metal-Oxide-Semico nductor,簡稱簡稱SIMOS管管)的結(jié)構(gòu)原理圖和符號如的結(jié)構(gòu)原理圖和符號如下圖所示。下圖所示。 由由SIMOS管組成的管組成的256位位EPROM如圖如圖7.2.6所示，寫入數(shù)據(jù)時漏極和控制柵

12、極的控制所示，寫入數(shù)據(jù)時漏極和控制柵極的控制電路沒有畫出。電路沒有畫出。256個存儲單元排列成個存儲單元排列成1616矩矩陣。輸入地址的高陣。輸入地址的高4位加到行地址譯碼器上，從位加到行地址譯碼器上，從16行存儲單元中選出要讀的一行。輸入地址的行存儲單元中選出要讀的一行。輸入地址的低低4位加到列地址譯碼器上，再從選中的一行存位加到列地址譯碼器上，再從選中的一行存儲單元中選出要讀的一位。如果這時儲單元中選出要讀的一位。如果這時 =0，則，則這一位數(shù)據(jù)便出現(xiàn)在輸出端上。這一位數(shù)據(jù)便出現(xiàn)在輸出端上。EN 圖圖7.2.6 使用使用 SIMOS管管 組成的組成的256位位 EPROM7.2.5 7.2

13、.5 電信號擦除的可編程電信號擦除的可編程ROM(EEPROM)ROM(EEPROM)EEPROM(也有寫成也有寫成E2PROM)是一種可以是一種可以用電信號擦除和改寫的可編程用電信號擦除和改寫的可編程ROM。EEPROM的擦除和改寫電流很小，在普通工作電源條件下的擦除和改寫電流很小，在普通工作電源條件下即可進行，擦除時不需要將器件從系統(tǒng)上拆卸下即可進行，擦除時不需要將器件從系統(tǒng)上拆卸下來。來。EEPROM不僅可以整體擦除存儲單元內(nèi)容不僅可以整體擦除存儲單元內(nèi)容,還可進行逐字擦除和逐字改寫。還可進行逐字擦除和逐字改寫。EEPROM的電路結(jié)構(gòu)與的電路結(jié)構(gòu)與UVEPROM的主要的主要區(qū)別是構(gòu)成存儲

14、單元的區(qū)別是構(gòu)成存儲單元的MOS管的結(jié)構(gòu)不同。管的結(jié)構(gòu)不同。EE PROM的存儲單元采用浮置柵型場效應(yīng)管的存儲單元采用浮置柵型場效應(yīng)管(Float ing gate Tunnel Oxide,簡稱簡稱Flotox 管管)，其結(jié)，其結(jié)構(gòu)如圖構(gòu)如圖7.2.7所示。所示。圖圖7.2.7 Flotox 管的結(jié)構(gòu)和符號管的結(jié)構(gòu)和符號7.2.6 7.2.6 快閃存儲器快閃存儲器(Flash Memory)(Flash Memory) 快閃存儲器快閃存儲器也是一種電信號擦除的可編程也是一種電信號擦除的可編程ROM?？扉W存儲器采用了一種類似于。快閃存儲器采用了一種類似于EPROM的的單管疊柵結(jié)構(gòu)的存儲單元，結(jié)

15、構(gòu)示意圖如圖單管疊柵結(jié)構(gòu)的存儲單元，結(jié)構(gòu)示意圖如圖7.2.9所示。所示?？扉W存儲器的存儲單元如圖快閃存儲器的存儲單元如圖7.2.10所示。所示。在讀出狀態(tài)下，字線給出在讀出狀態(tài)下，字線給出+5V的邏輯高電平，存的邏輯高電平，存儲單元公共端儲單元公共端VSS為為0電平。如果浮置柵上沒有電平。如果浮置柵上沒有充電，則疊柵充電，則疊柵MOS管導(dǎo)通，位線上輸出低電平管導(dǎo)通，位線上輸出低電平;如果浮置柵上充有負(fù)電荷，則疊柵如果浮置柵上充有負(fù)電荷，則疊柵MOS管截止管截止,位線上輸出高電平。位線上輸出高電平。圖圖7.2.9快閃存儲器中的疊柵快閃存儲器中的疊柵MOS管和符號管和符號圖圖7.2.10 快閃存儲

16、器的存儲單元快閃存儲器的存儲單元7.3 7.3 隨機存儲器隨機存儲器(RAM)(RAM)隨機存儲器隨機存儲器也叫隨機讀也叫隨機讀/寫存儲器，簡稱寫存儲器，簡稱RAM。在。在RAM工作時可以隨時從任何一個指定工作時可以隨時從任何一個指定地址讀出數(shù)據(jù)，也可以隨時將數(shù)據(jù)寫入任何一個地址讀出數(shù)據(jù)，也可以隨時將數(shù)據(jù)寫入任何一個指定的存儲單元中去。指定的存儲單元中去。優(yōu)點優(yōu)點是讀、寫方便，使用是讀、寫方便，使用靈活。靈活。缺點缺點是一旦斷電以后所存儲的數(shù)據(jù)將隨之是一旦斷電以后所存儲的數(shù)據(jù)將隨之丟失，即存在數(shù)據(jù)易失性的問題。丟失，即存在數(shù)據(jù)易失性的問題。 RAM電路通常由存儲矩陣、地址譯碼器和電路通常由存儲

17、矩陣、地址譯碼器和讀讀/寫控制電路寫控制電路(也叫輸入也叫輸入/輸出電路輸出電路)幾部分組成幾部分組成,電路結(jié)構(gòu)框圖如圖電路結(jié)構(gòu)框圖如圖7.3.1所示。所示。RAM根據(jù)存儲單元的工作原理的不同分為根據(jù)存儲單元的工作原理的不同分為靜態(tài)隨機存儲器靜態(tài)隨機存儲器SRAM和動態(tài)隨機存儲器和動態(tài)隨機存儲器DRAM兩大類。兩大類。圖圖7.3.1 RAM電路結(jié)構(gòu)框圖電路結(jié)構(gòu)框圖7.3.1 7.3.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器(SRAM)(SRAM)靜態(tài)隨機存儲器靜態(tài)隨機存儲器SRAM的存儲單元是在靜的存儲單元是在靜態(tài)觸發(fā)器的基礎(chǔ)上附加控制線或門控管而構(gòu)成的態(tài)觸發(fā)器的基礎(chǔ)上附加控制線或門控管而構(gòu)成的.它們

18、是靠電路狀態(tài)的自保功能存儲數(shù)據(jù)的。由于它們是靠電路狀態(tài)的自保功能存儲數(shù)據(jù)的。由于使用的器件不同，靜態(tài)存儲單元又分為使用的器件不同，靜態(tài)存儲單元又分為MOS型型和雙極型兩種。基本的電路結(jié)構(gòu)如圖和雙極型兩種?；镜碾娐方Y(jié)構(gòu)如圖7.3.2所示所示.圖圖7.3.2 SRAM 電路電路 基本基本 結(jié)構(gòu)結(jié)構(gòu)7.3.2 7.3.2 動態(tài)隨機存儲器（動態(tài)隨機存儲器（DRAMDRAM）動態(tài)隨機存儲器動態(tài)隨機存儲器DRAM的存儲單元是利用的存儲單元是利用MOS管柵極電容能夠存儲電荷的原理制成的。管柵極電容能夠存儲電荷的原理制成的。電路結(jié)構(gòu)比較簡單，但由于柵極電容的容量很小電路結(jié)構(gòu)比較簡單，但由于柵極電容的容量很小

19、(只有幾皮法只有幾皮法)，而漏電流不可能為零，所以電荷，而漏電流不可能為零，所以電荷的存儲時間有限。為了及時補充泄漏掉的電荷以的存儲時間有限。為了及時補充泄漏掉的電荷以避免存儲信號丟失，必須定時給柵極電容補充電避免存儲信號丟失，必須定時給柵極電容補充電荷。通常把這種操作叫做刷新或再生。因此，工荷。通常把這種操作叫做刷新或再生。因此，工作時必須輔以比較復(fù)雜的刷新電路。作時必須輔以比較復(fù)雜的刷新電路。單管動態(tài)存儲單元是所有存儲單元中電路單管動態(tài)存儲單元是所有存儲單元中電路結(jié)構(gòu)簡單的一種。雖然它的外圍控制電路比較復(fù)結(jié)構(gòu)簡單的一種。雖然它的外圍控制電路比較復(fù)雜，單由于在提高集成度上所具有的優(yōu)勢，使它雜

20、，單由于在提高集成度上所具有的優(yōu)勢，使它成為目前所有大容量成為目前所有大容量DRAM首選的存儲單元。單首選的存儲單元。單管動態(tài)管動態(tài)MOS存儲單元的電路結(jié)構(gòu)圖如下圖所存儲單元的電路結(jié)構(gòu)圖如下圖所示。示。 存儲單元由一只存儲單元由一只N溝道增強型溝道增強型MOS管管VT和和一個電容一個電容CS組成。在進行寫操作時，字線給出組成。在進行寫操作時，字線給出高電平，使高電平，使VT導(dǎo)通，位線上的數(shù)據(jù)就經(jīng)過導(dǎo)通，位線上的數(shù)據(jù)就經(jīng)過VT被被存入存入CS中。在進行讀操作時，字線同樣給出高中。在進行讀操作時，字線同樣給出高電平，并使電平，并使VT導(dǎo)通。這時，導(dǎo)通。這時， CS經(jīng)經(jīng)VT向位線上的向位線上的電容電

21、容CB提供電荷，使位線獲得讀出的信號電平提供電荷，使位線獲得讀出的信號電平.因為在實際的存儲器電路中位線上總是同時接有因為在實際的存儲器電路中位線上總是同時接有很多存儲單元，使很多存儲單元，使CB遠(yuǎn)遠(yuǎn)大于遠(yuǎn)遠(yuǎn)大于CS，所以位線上，所以位線上讀出的電壓信號很小。因此，需要在讀出的電壓信號很小。因此，需要在DRAM中設(shè)中設(shè)置靈敏的讀出放大器，一方面將讀出信號加以放置靈敏的讀出放大器，一方面將讀出信號加以放大，另一方面將存儲單元里原來的信號恢復(fù)。大，另一方面將存儲單元里原來的信號恢復(fù)。7.4 7.4 存儲器容量的擴展存儲器容量的擴展當(dāng)使用一片當(dāng)使用一片ROM或或RAM器件不能滿足對存器件不能滿足對存

22、儲容量的要求時，就需要將若干片儲容量的要求時，就需要將若干片ROM或或RAM組合起來，形成一個容量更大的存儲器。存儲器組合起來，形成一個容量更大的存儲器。存儲器的擴展主要工作是地址線、數(shù)據(jù)線和控制信號線的擴展主要工作是地址線、數(shù)據(jù)線和控制信號線的連接。的連接。7.4.1 7.4.1 位擴展方式位擴展方式如果每一片如果每一片ROM或或RAM中的字?jǐn)?shù)已經(jīng)夠用中的字?jǐn)?shù)已經(jīng)夠用而每個字的位數(shù)不夠用時，而每個字的位數(shù)不夠用時， 應(yīng)采用位擴展的連應(yīng)采用位擴展的連接方式，將多片接方式，將多片ROM或或RAM組合成位數(shù)更多的組合成位數(shù)更多的存儲器。存儲器。位擴展的連接方法如下：根據(jù)所需擴展的位擴展的連接方法如

23、下：根據(jù)所需擴展的位數(shù)確定位數(shù)確定RAM/ROM芯片數(shù)；將所有芯片的地址芯片數(shù)；將所有芯片的地址線、片選線線、片選線 、RAM的的 讀線、讀線、 寫線或者寫線或者ROM的的 使能線分別并聯(lián)起來；每個芯片的使能線分別并聯(lián)起來；每個芯片的I/O端口作為擴展后的整個端口作為擴展后的整個RAM輸入輸入/輸出數(shù)據(jù)端輸出數(shù)據(jù)端OEWEENCE的一部分的一部分圖圖7.4.1(c)給出一個用兩片給出一個用兩片128K8位的位的RAM構(gòu)成的構(gòu)成的128K16位的位的RAM電路實例。芯電路實例。芯片型號是片型號是DS1245W(3.3V SRAM)，芯片封裝如，芯片封裝如圖圖7.4.1(a)和和(b)所示，芯片采

24、用所示，芯片采用JEDEC標(biāo)準(zhǔn)標(biāo)準(zhǔn)32-pin DIP封裝或電源罩模塊封裝或電源罩模塊(Power Cap Module(PCM)34pin封裝，芯片引腳端封裝，芯片引腳端A0A16為地址輸為地址輸入，入，DQ0DQ7數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出，輸出， 為芯片使能為芯片使能(片片選線選線)， 寫使能，寫使能， 輸出使能，輸出使能，VCC電源電源(+3.3V)，GND地，地，NC為空腳。為空腳。CEWEOE圖圖7.4.1 位擴展方式電路例位擴展方式電路例7.4.2 7.4.2 字?jǐn)U展方式字?jǐn)U展方式如果每一片存儲器的數(shù)據(jù)位數(shù)夠用而字?jǐn)?shù)如果每一片存儲器的數(shù)據(jù)位數(shù)夠用而字?jǐn)?shù)不夠用時，則需要采用字?jǐn)U展方式，

25、將多片存儲不夠用時，則需要采用字?jǐn)U展方式，將多片存儲器器(RAM或或ROM)芯片接成一個字?jǐn)?shù)更多的存儲芯片接成一個字?jǐn)?shù)更多的存儲器。器。位擴展的連接方法如下：根據(jù)所需擴展的位擴展的連接方法如下：根據(jù)所需擴展的字?jǐn)?shù)確定字?jǐn)?shù)確定RAM/ROM芯片數(shù)；將所有芯片的地址芯片數(shù)；將所有芯片的地址線、輸入線、輸入/輸出數(shù)據(jù)端輸出數(shù)據(jù)端I/O線、線、RAM的的 讀線、讀線、 寫線或者寫線或者ROM的的 使能線分別并聯(lián)起來；各芯使能線分別并聯(lián)起來；各芯片的片選線片的片選線 根據(jù)擴展后的存儲器的存儲空間根據(jù)擴展后的存儲器的存儲空間地址分布（各存儲芯片的存儲映象），分別與高地址分布（各存儲芯片的存儲映象），分別與

26、高OEWEENCE位地址譯碼器的輸出相連接。位地址譯碼器的輸出相連接。圖圖7.4.2(c)給出一個用兩片給出一個用兩片512K8位的位的RAM構(gòu)成的構(gòu)成的10248位的位的RAM電路例。芯片電路例。芯片型號是型號是DS1250W(3.3V SRAM)，芯片封裝如圖，芯片封裝如圖7.4.2(a)和和(b)所示，芯片采用所示，芯片采用JEDEC標(biāo)準(zhǔn)標(biāo)準(zhǔn)32-pin DIP封裝或電源罩模塊封裝或電源罩模塊(Power Cap Module(PCM)34pin封裝，芯片引腳端封裝，芯片引腳端A0A18為地址輸為地址輸入，入，DQ0DQ7數(shù)據(jù)輸入數(shù)據(jù)輸入/輸出，輸出， 芯片使能芯片使能(片片選線選線)，

27、 寫使能，寫使能， 輸出使能，輸出使能，VCC電源電源(+3.3V)，GND地，地，NC空腳。空腳。CEWEOE圖圖7.4.2 字?jǐn)U展方式電路例字?jǐn)U展方式電路例7.5 7.5 用存儲器實現(xiàn)組合邏輯函數(shù)用存儲器實現(xiàn)組合邏輯函數(shù)將多個輸入和多個輸出的組合邏輯電路框?qū)⒍鄠€輸入和多個輸出的組合邏輯電路框圖與存儲器的電路框圖進行比較，可以發(fā)現(xiàn)將存圖與存儲器的電路框圖進行比較，可以發(fā)現(xiàn)將存儲器的地址線作為輸入變量，將存儲器的數(shù)據(jù)線儲器的地址線作為輸入變量，將存儲器的數(shù)據(jù)線作為輸出變量，可以實現(xiàn)多輸入、多輸出的組合作為輸出變量，可以實現(xiàn)多輸入、多輸出的組合邏輯電路功能，即可以用存儲器實現(xiàn)組合邏輯函邏輯電路功

28、能，即可以用存儲器實現(xiàn)組合邏輯函數(shù)。數(shù)。以以EPROM 2716芯片為例，其邏輯結(jié)構(gòu)如芯片為例，其邏輯結(jié)構(gòu)如圖圖7.5.1所示。所示。圖圖7.5.1 2716的邏輯結(jié)構(gòu)圖的邏輯結(jié)構(gòu)圖該芯片的主要信號引腳為：該芯片的主要信號引腳為：A10A0為為11位位地址，地址，O7O0為為8位數(shù)據(jù)輸出讀出，位數(shù)據(jù)輸出讀出， /PGM為為片選片選/編程雙重功能控制線。當(dāng)正常使用時，它編程雙重功能控制線。當(dāng)正常使用時，它為片選信號為片選信號( )，低電平有效。當(dāng)編程時，它，低電平有效。當(dāng)編程時，它為編程控制信號為編程控制信號(PGM)，用于引入編程脈沖。，用于引入編程脈沖。為輸出允許信號。當(dāng)為輸出允許信號。當(dāng)

29、=0時，輸出緩沖器打開時，輸出緩沖器打開,被尋址單元的內(nèi)容才能被讀出。被尋址單元的內(nèi)容才能被讀出。將將2716存儲器的存儲器的A10A0這這11位地址線作為位地址線作為輸入變量，將輸入變量，將2716存儲器的存儲器的O7O0這這8位數(shù)據(jù)線位數(shù)據(jù)線作為輸出變量，可以實現(xiàn)作為輸出變量，可以實現(xiàn)11位輸入變量、位輸入變量、8位輸位輸CECEOEOE出變量的組合邏輯電路功能。出變量的組合邏輯電路功能。用用2716存儲器可以實現(xiàn)的數(shù)據(jù)表如下表存儲器可以實現(xiàn)的數(shù)據(jù)表如下表7.5.1所示。所示。 A10A9A8A7A6A5A4A3A2A1A0O7 O6 O5 O4 O3 O2 O1 O0 0 0 0 0 0

30、 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 表中表中A10A0變化范圍從變化范圍從“00000000000”到到“11111111111”共共2K個存儲單元，每個存儲單個存儲單元，每個存儲單元可以根據(jù)用戶需要存入相應(yīng)的數(shù)據(jù)。元可以根據(jù)用戶需要存入相應(yīng)的數(shù)據(jù)。A10A0給定一個確定的地址，將找到一個確定的存儲單給定一個確定的地址，將找到一個確定的存儲單元，對應(yīng)的數(shù)據(jù)輸出端元，對應(yīng)的數(shù)據(jù)輸出端O7O0將輸出該存儲單元將輸出該存儲單元所存儲的數(shù)據(jù)。所存儲的數(shù)據(jù)。 【例【例7.5.1】一個

31、三位二進制譯碼器的真值】一個三位二進制譯碼器的真值表如表表如表7.5.2所示。所示。對比表對比表7.5.1和表和表7.5.2，用表，用表7.5.1中中的的A2A0作為輸入，作為輸入，O7O0作為輸出作為輸出Y7Y0,將將Y7Y0的數(shù)據(jù)表存入的數(shù)據(jù)表存入A2A0所確定的存儲所確定的存儲單元單元(存儲單元的地址范圍為存儲單元的地址范圍為000111，地，地址為址為“000”存儲單元存儲數(shù)據(jù)存儲單元存儲數(shù)據(jù)“00000001”,地址為地址為“001”存儲單元存儲數(shù)據(jù)存儲單元存儲數(shù)據(jù)“00000010”，地址為，地址為“010”存儲單元存儲數(shù)據(jù)存儲單元存儲數(shù)據(jù)“00000表表7.5.2 3位二進制譯碼

32、器的真值表位二進制譯碼器的真值表輸輸 入入輸輸 出出A2 A1 A0Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00000010100111001011101110000000100000010000001000000100000010000000000000100000010000000100”，如此類推，地址為，如此類推，地址為“111”存儲單元存儲存儲單元存儲數(shù)數(shù)據(jù)據(jù)“10000000”)，即可用，即可用2716實現(xiàn)一個實現(xiàn)一個3位二位二進進制譯碼器制譯碼器(注意注意EPROM2716作為譯碼器使用時作為譯碼器使用時,片選信號端片選信號端( )和輸出允許信號端和輸出允許信號端 必須接地必

33、須接地).如下圖所示。如下圖所示。CEOE 【例【例7.5.2】一個】一個BCD-七段顯示譯碼器的七段顯示譯碼器的真值表如表真值表如表7.5.3所示。所示。對比表對比表7.5.1和表和表7.5.3，用表，用表7.5.1中中的的A3A0作為輸入，作為輸入，O6O0作為輸出作為輸出YaYg,將將YaYg的數(shù)據(jù)表存入的數(shù)據(jù)表存入A3A0所確定的存儲所確定的存儲單元單元(存儲單元的地址范圍為存儲單元的地址范圍為00001111，地址為地址為“0000”存儲單元存儲數(shù)據(jù)存儲單元存儲數(shù)據(jù)“1111110”，地址為地址為“0001”存儲單元存儲數(shù)據(jù)存儲單元存儲數(shù)據(jù)“0110000”，地址為，地址為“0010

34、”存儲單元存儲數(shù)據(jù)存儲單元存儲數(shù)據(jù)“1表表7.5.3 BCD-七段顯示譯碼器的真值表七段顯示譯碼器的真值表輸輸 入入輸輸 出出數(shù)字?jǐn)?shù)字0123456789101112131415A3A2A1A00000000100100011010001010110011110001001101010111100110111101111Ya Yb Yc Yd Ye Yf Yg1111110011000011011011111001011001110110110011111111000011111111110011000110100110010100011100101100011110000000字形字形012

35、3456789101101”，以次類推，地址為，以次類推，地址為“1001”存儲單元存儲單元存儲數(shù)據(jù)存儲數(shù)據(jù)“1110011”)，即可用，即可用2716實現(xiàn)實現(xiàn)一個一個BCD-七段顯示譯碼器七段顯示譯碼器(注意注意EPROM2716作作為譯碼器使用時為譯碼器使用時,片選信號端片選信號端( )和輸出允許信和輸出允許信號端號端 必須接地。必須接地。 的取值可以是的取值可以是0或者是或者是1.)CEOE7.6 7.6 存儲器的存儲器的VHDLVHDL描述描述一、一、 2564 ROM存儲器的存儲器的VHDL描述描述LIBRART IEEE;USE IEEE.STD_LOGIC_1164.ALL;US

36、E IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ROM IS PORT (g1,g2:IN STD_LOGIC;-g1,g2:2位選位選 擇控制線擇控制線 Adr:IN STD_LOGIC_VECTOR(7 DO WNTO 0);-Adr(0)Adr(7):ROM 的的8位地址線位地址線 Dout:OUT STD_LOGIC_VECTOR(3 D OWNTO 0); -Dout(3) Dout(0): 4位數(shù)據(jù)輸出線位數(shù)據(jù)輸出線END ROM；ARCHITECTURE behav OF ROM ISSUBTYPE word IS STD_LOGIC_VECTOR(3

37、DOWNTO 0); TYPE memory IS ARRAY(0 TO 255)OF word;SIGNAL adr-in: INTEGER RANGE 0 TO 255;VAREBLE rom: memory;變量說明變量說明VARIBLE l: LINE;VARIBLE j: INTEGER;FIFE romin: TEXT IS IN ”ROM.in”;BEGIN PROCESS(q1,q2,adr) IF startup THEN; 初始化程序初始化程序 FOR j IN romRANGE LOOP READLINE(romin,l); READ(l,rom(j); END LOOP

38、; Startup:=FALSE; END IF; adr-in=CONV-INTEGER(adr); IF(g1=1AND g2=1) THEN Dout=rom(adr-in); ELSE Dout=“ZZ ZZ”;數(shù)據(jù)輸出為高阻態(tài)數(shù)據(jù)輸出為高阻態(tài) END IF; END PROCESS;END behav;二、二、 88RAM存儲器的存儲器的VHDL描述描述LIBRART IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY RAM IS GENERIC(k: INTEGER:=8); w: INTEGER:=8); PORT( wr,rd,cs: IN STD

39、_LOGIC; wr:寫控制線寫控制線,rd:讀控制線讀控制線,cs:片選控片選控 制線制線 Adr:IN STD_LOGIC_VECTOR(w-1D OWNTO 0); Adr:地址線地址線 Din:IN STD_LOGIC_VECTOR(k-1DO WNTO 0); Din:數(shù)據(jù)輸入線數(shù)據(jù)輸入線 Dout:OUT STD_LOGIC_VECTOR(k-1 DOWNTO 0);Dout:數(shù)據(jù)輸出線數(shù)據(jù)輸出線END RAM;ARCHITECTURE behav OF RAM ISSUBTYPE word IS STD_LOGIC_VECTOR(k-1 DOWNTO 0);TYPE memory

40、 IS ARRAY(0 TO 2*w-1)OF word;SIGNAL sram: memory;SIGNAL din-change, wr-rise: TIME:=0ps;BEGIN Adr-in=CONV INTEGER (adr);位矢位矢 量變換成整數(shù)量變換成整數(shù) PROCESS(wr) BEGIN IF(wrEVENT AND wr=1)THEN IF(cs= 1 AND wr=1)THEN Sram(adr-in)=din AFTER 2ns; END IF; END IF; Wr rise=800ps) REPORT”SETUP ERROR din(sram)” SEVERITY WARNING;din建立建立 時間檢查時間檢查 END PROCESS; PROCESS(rd,cs) BEGIN IF(rd= 0 AND cs= 1 )THEN Dout=sram(adr-in)AFTER 3ns; ELSE Dout=”ZZZZZZZZI” AFTER 4ns; END IF; END PROCESS; PROCESS(din) BEGIN Din-chanq=300ps) REPORT”HOLD ERROR din (sram) ” SEVERITY WARNING; din